JP2005129696A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005129696A
JP2005129696A JP2003363121A JP2003363121A JP2005129696A JP 2005129696 A JP2005129696 A JP 2005129696A JP 2003363121 A JP2003363121 A JP 2003363121A JP 2003363121 A JP2003363121 A JP 2003363121A JP 2005129696 A JP2005129696 A JP 2005129696A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
contact portion
layer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003363121A
Other languages
English (en)
Other versions
JP2005129696A5 (ja
Inventor
Atsuhiko Kanda
敦彦 神田
Tomohiro Murata
智洋 村田
Yutaka Hirose
裕 廣瀬
Yasuhiro Uemoto
康裕 上本
Takeshi Tanaka
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003363121A priority Critical patent/JP2005129696A/ja
Priority to US10/970,026 priority patent/US7247891B2/en
Publication of JP2005129696A publication Critical patent/JP2005129696A/ja
Publication of JP2005129696A5 publication Critical patent/JP2005129696A5/ja
Priority to US11/819,198 priority patent/US20070254419A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】 III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】 半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。
【選択図】 図１

Description

本発明は、III-Ｖ族窒化物半導体からなる半導体装置に関し、特に、III-Ｖ族窒化物半導体層にオーミック電極が形成された半導体装置及びその製造方法に関する。
III-Ｖ族窒化物半導体、すなわち一般式がＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表わされる混晶型の化合物半導体は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを利用した光学素子への応用だけでなく、破壊電界と飽和電子速度とが大きいという特徴を利用した電子デバイスへの応用も検討されている。特に、半絶縁性基板上にエピタキシャル成長したＡｌXＧａ1-XＮ層（但し、０＜Ｘ≦１である。）とＧａＮ層との界面に現われる２次元電子ガス（2-Dimensional Electron Gas、以下、２ＤＥＧと呼ぶ。）を利用するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor、以下、ＨＦＥＴと呼ぶ。）や、ヘテロバイポーラトランジスタ（Hetero-junction Bipolar Transistor、以下、ＨＢＴと呼ぶ。）は、高出力型高周波デバイスとして開発が進められている。
ＨＦＥＴは、そのチャネルに対して、例えばＡｌＧａＮからなりｎ型の障壁層であるキャリア供給層からの電子が供給されるのに加え、分極効果（自発分極すなわちピエゾ分極）による電荷が供給されるため、その電子密度は１０13ｃｍ-2を超える。この電子密度はＡｌＧａＡｓ系化合物半導体からなるＨＦＥＴと比べて１桁程度大きい。
さらに、III-Ｖ族窒化物半導体、例えば窒化ガリウム（ＧａＮ）はそのバンドギャップエネルギーが３．４ｅＶと相対的に大きいため耐圧特性も高い。このように高耐圧で且つ高電流密度を有する電気的特性を期待できることから、ＨＦＥＴやＨＢＴを中心とするIII-Ｖ族窒化物半導体を用いた電子デバイスは超高速素子として、また素子のサイズをより小さくした大出力素子として応用が検討されている。
このように、III-Ｖ族窒化物半導体を用いた電子デバイスは、超高速且つ高出力素子として有望ではあるが、この窒化物半導体から超高速且つ高出力素子を実現するには様々な工夫が必要となる。
まず、III-Ｖ族窒化物半導体を用いて超高速且つ高出力素子を実現するための問題として、コンタクト抵抗の低減が挙げられる。
以下、従来のIII-Ｖ族窒化物半導体を用いたＧａＮ系半導体装置（ＨＦＥＴ）について図１６を参照しながら説明する（例えば、特許文献１を参照。）。
図１６に示すように、ＧａＮ系半導体装置Ａは、基板１の上にバッファ層２を介在させて形成されたアンドープのＧａＮからなる第１の半導体層３と、該第１の半導体層３の上に形成され、バンドギャップエネルギーが第１の半導体層３よりも大きいアンドープのＡｌＧａＮからなる第２の半導体層４が形成されている。これにより、第１の半導体層３における第２の半導体層４との界面の近傍には２ＤＥＧ層６が形成される。
第２の半導体層４の上にはショットキ型のゲート電極Ｇが形成され、第２の半導体層４におけるゲート電極Ｇの両側方の領域は掘り込まれて２つのコンタクト部４Ａが形成されている。各コンタクト部４Ａの上にはオーミック電極であるソース電極Ｓ及びドレイン電極Ｄがそれぞれ形成されている。また、第２の半導体層４の露出面は絶縁膜７により覆われている。
このように、従来のＧａＮ系半導体装置Ａは、第１の半導体層３に２ＤＥＧ層６を生成するための第２の半導体層４の上部を掘り込むことにより、オーミック電極形成領域であるコンタクト部４Ａを形成し、これにより、２ＤＥＧ層６との距離を短縮して、各オーミック電極Ｓ、Ｄと第１の半導体層３とのコンタクト抵抗の低減を図っている。
特開２００３−５９９４６号公報
しかしながら、前記従来のＧａＮ系の半導体装置は、コンタクト部４Ａを形成する際のエッチングによる第２の半導体層４に対するエッチングダメージや、該第２の半導体層４に対するエッチングダメージによる２ＤＥＧ層６の電子ガス濃度が低下する等の問題がある。
また、第２の半導体層４の表面、特にゲート電極Ｇの両側方は絶縁膜７により覆われているものの、端面の露出による表面準位の影響を受けて、ゲート電極Ｇと第２の半導体層４との間にリーク電流（ゲートリーク）が生じやすくなるため、たとえコンタクト抵抗の低減を得られたとしても、デバイス自体の電気的特性（動作特性）は劣化してしまう。
さらに、掘り込まれたコンタクト部４Ａのエッチング停止位置を見極めることが困難であるという問題をも有している。
本発明は、前記従来の問題を解決し、III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの動作特性を向上できるようにすることを目的とする。
本願発明者らは、III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減できるように、種々の検討を重ねた結果、以下のような知見を得ている。すなわち、前記従来の半導体装置（ＨＦＥＴ）のように、第２の半導体層４を第１の半導体層３の上面に対して平行に掘り下げるだけでは、オーミックコンタクトの直列抵抗成分は減少するものの、逆に２ＤＥＧ層６における電子ガス濃度は低下する。従って、コンタクト抵抗の低減と電子ガス濃度の増大とは互いにトレードオフの関係にある。
この知見により、第１の半導体層及び該第１の半導体層の上に形成され２ＤＥＧ層を第１の半導体層の上部に生成する第２の半導体層を有する半導体装置であって、本発明に係る第１の半導体装置を、第２の半導体層に、第１の半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のオーミックコンタクト部を形成する構成とする。
また、本発明に係る第２の半導体装置を、第１の半導体層に、その２ＤＥＧ層に直接に接するオーミックコンタクト部を形成する構成とする。
また、本発明に係る第３の半導体装置を、第２の半導体層におけるオーミックコンタクト部の下側に不純物が導入された第３の半導体層を埋め込む構成とする。
また、本発明に係る第４の半導体装置を、第２の半導体層におけるオーミックコンタクト部を掘り込むと共に、掘り込まれてなる凹部の底部に不純物を導入し且つ内壁を絶縁膜により覆う構成とする。
また、本発明に係る第５の半導体装置を、第２の半導体層の上にいわゆるキャップ層となる第３の半導体層を設けた構成においても、本発明の第１の半導体装置の構成、すなわち第３の半導体層に、第２の半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のオーミックコンタクト部を形成する構成とする。
また、本発明に係る第６の半導体装置は、２ＤＥＧ層を有さない例えばIII-Ｖ族窒化物半導体からなるレーザ素子又はＨＢＴを対象とし、オーミックコンタクト部をキャリアが導入された半導体層におけるキャリア濃度のピーク位置又はその近傍にまで掘り込む構成とする。
具体的に、本発明に係る第１の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス（２ＤＥＧ）層を生成する組成を有する第２の窒化物半導体層と、第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、第２の窒化物半導体層は、底面又は壁面が第１の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を有し、電極はコンタクト部に形成されていることを特徴とする。
第１の半導体装置によると、第１の窒化物半導体層の上部に２ＤＥＧ層を生成する組成を有する第２の窒化物半導体層は、底面又は壁面が第１の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を有しているため、コンタクト部の底部は２ＤＥＧ層との距離が直線的に変化する。このため、傾斜部を持つコンタクト部には、コンタクト抵抗が低減し且つ電子ガス濃度の値も十分となる最適領域が少なくとも１箇所は存在するので、オーム性を持つ電極のコンタクト抵抗を低減しながらデバイスの動作特性を向上することができる。
第１の半導体装置において、コンタクト部の底部は、２次元電子ガス層から上側の距離が１ｎｍ以上で且つ１μｍ以下となる位置に設けられていることが好ましい。
また、第１の半導体装置において、コンタクト部の底部には、断面凹凸状で且つ縞状のパターンが形成されており、パターンの周期は１ｎｍ〜１μｍであることが好ましい。このようにすると、コンタクト部には、コンタクト抵抗が低減し且つ電子ガス濃度の値も十分となる最適領域が複数の箇所で存在するため、オーム性を持つ電極のコンタクト抵抗がさらに低減する。
また、第１の半導体装置において、オーム性を持つ電極はコンタクト部の内面及び壁面を覆うように形成されていることが好ましい。このようにすると、壁面に生じる表面準位を介して流れるリーク電流がオーム性を持つ電極に吸収されるため、動作特性を向上することができる。
本発明に係る第１の半導体装置の製造方法は、第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、第２の窒化物半導体層の上部に、底面又は壁面が第２の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を選択的に形成する工程と、コンタクト部にオーム性を持つ電極を形成する工程とを備えていることを特徴とする。
第１の半導体装置の製造方法によると、第１の半導体装置の効果を得られる上に、コンタクト部の底部を傾斜させているため、コンタクト部をエッチングにより形成する場合には、エッチング停止位置が上下に多少ずれたとしても、コンタクト抵抗が低減し且つ電子ガス濃度の値も十分となる最適領域が必ず存在するので、デバイスの特性に悪影響を与えるおそれがない。
第１の半導体装置の製造方法において、コンタクト部を形成する工程は、第２の窒化物半導体層の上にレジスト膜を成膜した後、干渉露光法を用いてレジスト膜のコンタクト部形成領域に対してアンダードーズで露光することにより、レジスト膜のコンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する工程と、周期パターンが形成されたレジスト膜をマスクとして第２の窒化物半導体層に対してエッチングを行なうことにより、第２の窒化物半導体層のコンタクト部に周期パターンを転写する工程とを含むことが好ましい。
このようにすると、第２の窒化物半導体層のコンタクト部に断面凹凸状で且つ縞状の周期パターンを確実に形成することができる。
また、第１の半導体装置の製造方法において、コンタクト部を形成する工程は、第２の窒化物半導体層の上にレジスト膜を成膜した後、電子ビーム露光法を用いてレジスト膜におけるコンタクト部形成領域に対して近接効果を生じるように露光することにより、レジスト膜のコンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する工程と、周期パターンが形成されたレジスト膜をマスクとして第２の窒化物半導体層に対してエッチングを行なうことにより、第２の窒化物半導体層のコンタクト部に周期パターンを転写する工程とを含むことが好ましい。
このようにすると、第２の窒化物半導体層のコンタクト部に断面凹凸状で且つ縞状の周期パターンを確実に形成することができる。
また、第１の半導体装置の製造方法において、コンタクト部を形成する工程は、第２の窒化物半導体層のコンタクト部形成領域に対してイオンビームを照射することにより、第２の窒化物半導体層のコンタクト部に断面凹凸状で且つ縞状の周期パターンを形成する工程を含むことが好ましい。
このようにすると、第２の窒化物半導体層のコンタクト部に断面凹凸状で且つ縞状の周期パターンを確実に形成することができる。
本発明に係る第２の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体層の一部が露出されたコンタクト部を有し且つ第１の窒化物半導体層の上部に２次元電子ガス（２ＤＥＧ）層を生成する組成を持つ第２の窒化物半導体層と、コンタクト部に形成されたオーム性を持つ電極とを備え、コンタクト部は、第１の窒化物半導体層がその上面から２次元電子ガス層に達する程度に掘り込まれてなる露出部と第２の窒化物半導体層における露出部に面する端部とからなる段差部であり、電極は段差部を跨ぐように形成されていることを特徴とする。
第２の半導体装置によると、コンタクト部を、第１の窒化物半導体層がその上面から２次元電子ガス層に達する程度に掘り込まれてなる露出部と第２の窒化物半導体層における露出部に面する端部とからなる段差部とし、オーム性を持つ電極が該段差部を跨ぐように形成されているため、該電極は２ＤＥＧ層と直接にコンタクトを取ることができる。このため、オーム性を持つ電極のコンタクト抵抗が低減されるだけでなくチャネル抵抗をも低減されるので、デバイスとしての動作特性を大幅に向上させることが可能となる。
第２の半導体装置において、段差部における第１の窒化物半導体層及び第２の窒化物半導体層の界面近傍には、導電性を示す不純物が導入されていることが好ましい。このようにすると、第１の窒化物半導体層及び第２の窒化物半導体層と電極との界面におけるポテンシャル障壁が低くなるため、オーム性を持つ電極のコンタクト抵抗をより低減することができる。
この場合に、ｎ型の不純物としてシリコンを用いることができる。また、ｐ型の不純物としてマグネシウムを用いることができる。
本発明に係る第３の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、断面凹状のコンタクト部形成領域を有し且つ第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、第２の窒化物半導体層は、導電性を示す第１の不純物が導入された第３の窒化物半導体層がコンタクト部形成領域に埋め込まれてなるコンタクト部を有し、電極はコンタクト部の上に形成されていることを特徴とする。
第３の半導体装置によると、オーム性を持つ電極は、導電性を示す第１の不純物が導入された第３の窒化物半導体層がコンタクト部形成領域に埋め込まれてなるコンタクト部の上に形成されているため、第１の不純物が導入された第３の窒化物半導体層によって電極と第２の窒化物半導体層との間のポテンシャル障壁を下げられるので、２ＤＥＧ層の電子ガス濃度を低下させることなくオーム性を持つ電極のコンタクト抵抗を低減できるようになり、その結果、デバイスの動作特性を向上させることができる。
この場合に、第２の窒化物半導体層におけるコンタクト部形成領域の底部には、第１の不純物と同一の導電性を示す第２の不純物が導入されていることが好ましい。このようにすると、第２の窒化物半導体層における第３の窒化物半導体層との界面の近傍のポテンシャル障壁をも下げられるため、オーム性を持つ電極のコンタクト抵抗をより低減できる。
また、この場合に、ｎ型を示す第１の不純物及び第２の不純物としてシリコンを用いることができるで。また、ｐ型を示す第１の不純物及び第２の不純物としてマグネシウムを用いることができる。
本発明に係る第３の半導体装置の製造方法は、第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、第２の窒化物半導体層の上部に、断面凹状のコンタクト部形成領域を選択的に形成する工程と、第２の窒化物半導体層のコンタクト部形成領域に、導電性を示す第１の不純物を導入しながら第３の窒化物半導体層を成長させて埋め込むことにより、コンタクト部形成領域に第３の窒化物半導体層からなるコンタクト部を形成する工程と、コンタクト部の上にオーム性を持つ電極を形成する工程とを備えていることを特徴とする。
第３の半導体装置の製造方法は、コンタクト部形成するよりも前に、第２の窒化物半導体層におけるコンタクト部形成領域の底部に、第１の不純物と同一の導電性を示す第２の不純物を導入する工程をさらに備えていることが好ましい。
本発明に係る第４の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、第２の窒化物半導体層は断面凹状のコンタクト部を有し、該コンタクト部はその底部に導電性を示す不純物が導入され且つ内壁面上に絶縁膜からなるサイドウォールが形成されており、電極はサイドウォールを含めコンタクト部の内側を覆うように形成されていることを特徴とする。
第４の半導体装置によると、絶縁膜からなるサイドウォールによって、断面凹状のコンタクト部を加工する際に壁面が受けるダメージにより該壁面に生じるリーク電流を抑制することができるため、オーム性を持つ電極のコンタクト抵抗を低減しながらデバイスの動作特性を向上させることができる。
本発明に係る第４の半導体装置の製造方法は、第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、第２の窒化物半導体層の上部に、断面凹状のコンタクト部を選択的に形成する工程と、第２の窒化物半導体層の上にコンタクト部を含む全面にわたって絶縁膜を形成する工程と、形成された絶縁膜に対してエッチバックを行なって、コンタクト部の内壁面上に絶縁膜からなるサイドウォールを形成する工程と、第２の窒化物半導体層におけるコンタクト部の底部に、導電性を示す不純物を導入する工程と、サイドウォールを含めコンタクト部の内側を覆うようにオーム性を持つ電極を形成する工程とを備えていることを特徴とする。
本発明に係る第５の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが第２の窒化物半導体層よりも小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、第３の窒化物半導体層は、底面又は壁面が第２の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を有し、電極はコンタクト部に形成されていることを特徴とする。
第１〜第５の半導体装置において、オーム性を持つ電極には、チタン、ストロンチウム、アルミニウム、ニオビウム、バナジウム、ジルコニウム、ハフニウム、クロム、タングステン、モリブデン、ロジウム、レニウム、コバルト及びランタンからなる群より選択される１つの金属層、又は当該群より選択される少なくとも２層からなる金属層、又は当該群より選択される少なくとも２つの金属を含む合金層、又は当該群より選択される少なくとも１つの金属と酸素、窒素若しくはホウ素とを含む導電性化合物を用いることができる。
第１〜第４の半導体装置において、第１の窒化物半導体層の一般式はＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であり、第２の窒化物半導体層の一般式はＡｌuＩｎvＧａ1-u-v Ｎ（但し、ｕ，ｖは０≦ｕ≦１，０≦ｖ≦１，０≦ｕ＋ｖ≦１）であり、第２の窒化物半導体層及び第１の窒化物半導体層の組成は、Ａｌ組成において組成ｕは組成ｘよりも大きく、且つＩｎ組成において組成ｖは組成ｙよりも小さいことが好ましい。
また、第５の半導体装置において、第１の窒化物半導体層の一般式はＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であり、第２の窒化物半導体層の一般式はＡｌuＩｎvＧａ1-u-v Ｎ（但し、ｕ，ｖは０≦ｕ≦１，０≦ｖ≦１，０≦ｕ＋ｖ≦１）であり、第３の窒化物半導体層の一般式はＡｌlＩｎmＧａ1-l-m Ｎ（但し、ｌ，ｍは０≦ｌ≦１，０≦ｍ≦１，０≦ｌ＋ｍ≦１）であり、第２の窒化物半導体層及び第１の窒化物半導体層の組成は、Ａｌ組成において組成ｕは組成ｘよりも大きく、且つＩｎ組成において組成ｖは組成ｙよりも小さく、第３の窒化物半導体層及び第２の窒化物半導体層の組成は、Ａｌ組成において組成ｌは組成ｕよりも小さく、且つＩｎ組成において組成ｍは組成ｖよりも大きいことが好ましい。
本発明に係る第６の半導体装置は、キャリア濃度が深さ方向に分布を有する半導体層と、半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、半導体層はその上部が掘り込まれてなるコンタクト部を有し、電極はコンタクト部に形成されていることを特徴とする。
第６の半導体装置によると、キャリア濃度が深さ方向に分布を有する半導体層はその上部が掘り込まれてなるコンタクト部を有し、該コンタクト部にオーム性を持つ電極が形成されているため、電極と半導体層とのコンタクト抵抗を低減することができ、デバイスの動作特性を向上することができる。
第６の半導体装置において、コンタクト部の底部は、半導体層におけるキャリア濃度のピーク位置から上側の距離が１ｎｍ以上で且つ５０ｎｍ以下となる位置に設けられていることが好ましい。
第６の半導体装置において、コンタクト部の底部は、半導体層におけるキャリア濃度のピーク位置に一致する位置に設けられていることが好ましい。
第６の半導体装置において、半導体層は、一般式がＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であるIII-Ｖ族窒化物半導体からなることが好ましい。
第６の半導体装置において、オーム性を持つ電極は白金又パラジウムを含むことが好ましい。
本発明に係る第１〜第４の半導体装置によると、III-Ｖ族窒化物半導体層に設けるオーミック電極のコンタクト抵抗を低減できるため、III-Ｖ族窒化物半導体を用いた半導体装置の高速化及び高出力化を実現することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図１に示すように、例えば、炭化ケイ素（ＳｉＣ）からなる基板１１の上に、厚さが約１μｍで窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）からなるバッファ層１２と、厚さが約１μｍでｎ型キャリア密度が小さいすなわちｉ型の窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層１３と、厚さが約２５ｎｍでｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とが順次形成されている。
ここで、第２の窒化物半導体層１４を構成するＡｌ0.26Ｇａ0.74Ｎは、第１の窒化物半導体層１３を構成するＧａＮと比べて電子のバンドギャップエネルギーが大きいため、第１の窒化物半導体層１３における第２の窒化物半導体層１４との界面の近傍、より具体的には該界面から１０ｎｍ程度の深さに２ＤＥＧ層１３ａが形成される。
第２の窒化物半導体層１４の上には、該第２の窒化物半導体層１４とショットキ接触する例えばニッケル（Ｎｉ）と金（Ａｕ）との積層膜からなるゲート電極１５が形成されている。第２の窒化物半導体層１４におけるゲート電極１５の両側方の領域には、底面が第１の窒化物半導体層１３の上面に対して外側に傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａが形成されており、各コンタクト部１４ａの上には、コンタクト部１４ａの底面及び壁面を覆うように、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜からなるオーム性を持つ（オーミック性の）ソース電極１６及びドレイン電極１７が形成されている。
なお、ここでは、第２の窒化物半導体層１４の厚さは２ｎｍ〜１μｍ程度が好ましい。
また、各コンタクト部１４ａの底部は、２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上となる位置に設けることが好ましい。また、第２の窒化物半導体層１４の厚さが１μｍを超える場合には、各コンタクト部１４ａの底部は２ＤＥＧ層１３ａから上側の距離が１μｍ以下となる位置に設けることが好ましい。
このように、第１の実施形態によると、第１の窒化物半導体層１３の上部に２ＤＥＧ層１３ａを生成する第２の窒化物半導体層１４は、底面が第１の窒化物半導体層１３の上面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有しているため、各コンタクト部１４ａの底部は２ＤＥＧ層１３ａとの距離が直線的に変化する。このため、底部に傾斜を持つコンタクト部１４ａにおいて、コンタクト抵抗が低減し且つ電子ガス濃度が十分な値を持つ最適領域が少なくとも１箇所は存在することになる。その結果、オーミック性のソース電極１６及びドレイン電極１７のコンタクト抵抗を低減しながら、十分な電子ガス濃度を持つ２ＤＥＧ層１３ａにより、デバイスの動作特性をも向上することができる。
以下、前記のように構成されたＨＦＥＴの製造方法について図面を参照しながら説明する。図２（ａ）〜図２（ｃ）は本発明の第１の実施形態に係るＨＦＥＴの製造方法の工程順の断面構成を示している。
まず、図２（ａ）に示すように、例えば有機化学気相堆積（Metalorganic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、炭化ケイ素からなる基板１１の上に、窒化アルミニウム又は窒化ガリウムからなるバッファ層１２と、ｉ型の窒化ガリウムからなる第１の窒化物半導体層１３と、ｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とを順次成長して形成する。ここで、各窒化物半導体層の成膜方法は、ＭＯＣＶＤ法に限られず、該ＭＯＣＶＤ法に代えて分子線エピタキシ（Molecular Beam Epitaxy：ＭＢＥ）法を用いてもよい。
次に、図２（ｂ）に示すように、リソグラフィ法及び塩素ガスを用いたドライエッチング法により、コンタクト部形成領域に開口部を持つ第１のレジストパターン（図示せず）をマスクとして、底面が第１の窒化物半導体層１３の上面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを互いに間隔をおくように形成する。ここで、コンタクト部１４ａにおける底面が傾斜した傾斜部を形成するには、レジストパターンの開口部（凹部）自体に深さ方向の傾斜部を形成する。具体的には、オーバードーズによりパターン露光を行なうか、又は通常のパターニング後に熱処理を加えて、レジストパターンに深さ方向の傾斜部を形成する。
次に、図２（ｃ）に示すように、アッシング等により第１のレジストパターンを除去した後、リソグラフィ法により、第２の窒化物半導体層１４の上にコンタクト部１４ａを露出する開口部を有する第２のレジストパターン（図示せず）を形成し、形成した第２のレジストパターンの上に、例えば電子線蒸着法によりチタン及びアルミニウムの積層膜からなる電極形成膜を成膜する。続いて、成膜した電極形成膜における不要部分を第２のレジストパターンと共に除去するいわゆるリフトオフ法により、各コンタクト部１４ａに電極形成膜からなるオーミック性のソース電極１６及びドレイン電極１７を形成する。続いて、ソース電極１６及びドレイン電極１７の間にゲート電極形成領域を露出する開口部を有する第３のレジストパターン（図示せず）を形成し、例えば電子線蒸着法によりニッケル及び金からなるゲート電極形成膜を成膜し、さらに、リフトオフを行なって、ゲート電極形成膜からゲート電極１５を形成する。なお、ソース電極１６及びドレイン電極１７とゲート電極１５との互いの形成順序は問われない。
第１の実施形態においては、各コンタクト部１４ａの断面形状をゲート電極１５の各側面から遠ざかるに連れて深く傾斜する断面逆直角三角形状とし、さらにソース電極１６及びドレイン電極１７を各コンタクト部１４ａの傾斜部及び内壁面を覆い且つ端部が第２の窒化物半導体層１４の上面にまで達するように形成している。これにより、各コンタクト部１４ａの基板面に対してほぼ垂直な壁面がゲート電極１５に対して外側に位置するため、第２の窒化物半導体層１４における壁面に生じやすい表面準位を介したリーク電流を抑制することができる。さらに、ソース電極１６及びドレイン電極１７は各コンタクト部１４ａの底面（傾斜部）及び壁面をも完全に覆っているため、コンタクト部１４ａを形成する際のエッチングによるエッチングダメージを受けた部位が露出せず、その結果、エッチングダメージによるトランジスタの動作特性への悪影響を防止することができる。
以下、第２の窒化物半導体層１４に設けるオーミック電極形成用のコンタクト部１４ａの断面形状及びオーミック電極の形状の他の構成例を図３（ａ）〜図３（ｅ）に基づいて説明する。
各構成例は、第１の実施形態において説明したように、各コンタクト部１４ａの基板面に対してほぼ垂直な壁面をゲート電極１５の反対側に設けること、及び各コンタクト部１４ａの内面を電極がすべて覆うこととの２つの条件は備えていないものの、各コンタクト部１４ａの底面が第１の窒化物半導体層１３の上面に対して傾斜しているため、各コンタクト部１４ａが深さ方向で２ＤＥＧ層に近い領域と遠い領域とが形成されるので、オーミック電極であるソース電極１６及びドレイン電極１７の各コンタクト抵抗が低減し且つ電子ガス濃度の値も十分となる最適領域が少なくとも１箇所は存在するという作用を得ることができる。その結果、各オーミック電極１６、１７のコンタクト抵抗を低減しながら、デバイスの動作特性をも向上することができる。
まず、図３（ａ）に示す第１構成例は、各コンタクト部１４ａの断面形状は第１の実施形態と同様であり、オーミック電極であるソース電極１６及びドレイン電極１７を各コンタクト部１４の傾斜部（底面）上の一部にのみ形成している。このようにすると、オーミック電極形成用の材料を節約することができる。
また、図３（ｂ）に示す第２構成例は、各コンタクト部１４ａの断面形状を逆二等辺三角形（Ｖ字形）状としている。このようにすると、断面逆直角三角形状の構成と比べてコンタクト部１４ａの加工が容易となる。
また、図３（ｃ）に示す第３構成例は、第２構成例に係る断面Ｖ字形の各コンタクト部１４ａの底面の一部にオーミック電極１６、１７を形成している。
また、図３（ｄ）に示す第４構成例は、各コンタクト部１４ａにおける傾斜部をゲート電極１５の各側面に近づくに連れて深く傾斜する断面逆直角三角形状とし、且つ各オーミック電極１６、１７は底面及び壁面を覆うように形成している。
また、図３（ｅ）に示す第５構成例は、第４構成例に係る各コンタクト部１４ａの底面の一部にオーミック電極１６、１７を形成している。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図４は本発明の第２の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図４において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第２の実施形態に係る第２の窒化物半導体層１４に設けられるコンタクト部１４ｂは、断面凹凸状で且つ縞状のパターンが形成されており、該縞状のパターンの周期は１ｎｍ〜１μｍである。
このようにすると、各コンタクト部１４ｂには、コンタクト抵抗が低減し且つ電子ガス濃度の値も十分となる最適領域が周期の数だけ複数の箇所で存在するため、各オーミック電極１６、１７のコンタクト抵抗がさらに低減する。
なお、第２の実施形態に係る第２の窒化物半導体層１４の厚さは２ｎｍ〜１μｍ程度が好ましい。
また、各コンタクト部１４ｂの最深部は、２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上且つ１μｍ以下となる位置に設けることが好ましい。
以下、前記のように構成されたＨＦＥＴの製造方法について図面を参照しながら説明する。図５（ａ）〜図５（ｃ）は本発明の第２の実施形態に係るＨＦＥＴの製造方法の工程順の断面構成を示している。
まず、図５（ａ）に示すように、例えばＭＯＣＶＤ法により、炭化ケイ素（ＳｉＣ）からなる基板１１の上に、窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）からなるバッファ層１２と、ｉ型の窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層１３と、ｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とを順次成長して形成する。ここで、各窒化物半導体層の成膜方法には、ＭＯＣＶＤ法に代えて、ＭＢＥ法を用いてもよい。
続いて、第２の窒化物半導体層１４の上にレジスト膜６０を塗布した後、リソグラフィ工程において干渉露光法を用いると共に、レジスト膜６０におけるコンタクト部形成領域に対して、通常よりも露光量を抑えたアンダードーズ状態で露光することにより、レジスト膜６０におけるコンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する。すなわち、レジスト膜６０に形成された周期パターンのラインアンドスペースにおけるスペース部分は開口（貫通）していない。
次に、周期パターンが形成されたレジスト膜６０をマスクとして前記第２の窒化物半導体層に対して、塩素ガスを用いたドライエッチングを行ない、その後、レジスト膜６０を除去することにより、図５（ｂ）に示すように、第２の窒化物半導体層１４のコンタクト部１４ｂに周期パターンを転写する。
次に、図５（ｃ）に示すように、リソグラフィ法により、第２の窒化物半導体層１４の上にコンタクト部１４ｂを露出する開口部を有する第１のレジストパターン（図示せず）を形成し、形成した第１のレジストパターンの上に、例えば電子線蒸着法によりチタン及びアルミニウムの積層膜からなる電極形成膜を成膜する。続いて、リフトオフ法により、各コンタクト部１４ａに電極形成膜からなるオーミック性のソース電極１６及びドレイン電極１７を形成する。続いて、ソース電極１６及びドレイン電極１７の間にゲート電極形成領域を露出する開口部を有する第２のレジストパターン（図示せず）を形成し、例えば電子線蒸着法によりニッケル及び金の積層膜からなるゲート電極形成膜を成膜し、さらに、リフトオフを行なって、ゲート電極形成膜からゲート電極１５を形成する。なお、ここでも、ソース電極１６及びドレイン電極１７とゲート電極１５との互いの形成順序は問われない。
また、各コンタクト部１４ｂに設ける周期パターンは、図４に示したように、電流の流れる方向、すなわちソース電極１６とドレイン電極１７とが互いに対向する方向に対して垂直な方向とすることが好ましい。
（製造方法の第１変形例）
ここで、各コンタクト部１４ｂの底部に設ける周期パターンの形成方法の第１変形例を説明する。
例えば、レジスト膜６０の周期パターンを、電子ビーム露光法を用いると共に、レジスト膜６０のコンタクト部形成領域に対して近接効果を生じるように露光することにより、レジスト膜６０のコンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する。その後は、第２の実施形態と同様に、周期パターンが形成されたレジスト膜６０をマスクとして、第２の窒化物半導体層１４に対してドライエッチングを行なう。
（製造方法の第２変形例）
さらに、第２変形例として、レジスト膜６０を用いずに、第２の窒化物半導体層１４のコンタクト部形成領域に対してアルゴン（Ａｒ）等のイオンビームを直接に照射することにより、第２の窒化物半導体層１４のコンタクト部１４ｂに断面凹凸状で且つ縞状の周期パターンを形成してもよい。
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
図６は本発明の第３の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図６において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第３の実施形態に係る第１の窒化物半導体層１３は、オーミック電極であるソース電極１６及びドレイン電極１７の形成領域である各コンタクト部１３ｂを、第１の窒化物半導体層１３をその上面から２次元電子ガス層１３ａに達する程度にまで掘り込んで露出した露出部と、第２の半導体層１４における第１の半導体層の露出部に面する端部とからなる段差部として構成している。従って、ソース電極１６及びドレイン電極１７はこれらの段差部をそれぞれ跨ぐように形成されている。
第３の実施形態によると、ソース電極１６及びドレイン電極１７は２ＤＥＧ層１３ａと直接にコンタクトを取ることができるため、コンタクト抵抗だけでなくチャネル抵抗をも低減されるので、デバイスとしての動作特性を大幅に向上させることができる。
なお、第２の窒化物半導体層１４におけるコンタクト部（段差部）１３ｂに面する各端部に対して、２ＤＥＧ層１３ａに接触するように、シリコン等からなるｎ型ドーパントを導入することが好ましい。このようにすると、第１の窒化物半導体層１３及び第２の窒化物半導体層１４とオーミック電極１６、１７とのポテンシャル障壁が低くなるので、該オーミック電極１６、１７の各コンタクト抵抗がさらに低減する。
以下、前記のように構成されたＨＦＥＴの製造方法について図面を参照しながら説明する。図７（ａ）〜図７（ｃ）は本発明の第３の実施形態に係るＨＦＥＴの製造方法の工程順の断面構成を示している。
まず、図７（ａ）に示すように、例えばＭＯＣＶＤ法により、炭化ケイ素（ＳｉＣ）からなる基板１１の上に、窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）からなるバッファ層１２と、ｉ型の窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層１３と、ｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とを順次成長して形成する。ここで、各窒化物半導体層の成膜方法には、ＭＯＣＶＤ法に代えて、ＭＢＥ法を用いてもよい。
次に、図７（ｂ）に示すように、リソグラフィ法及び塩素ガスを用いたドライエッチング法により、コンタクト部形成領域に開口部を持つ第１のレジストパターン（図示せず）をマスクとして、第２の窒化物半導体層１４及び第１の窒化物半導体層１３におけるコンタクト部形成領域をエッチングする。ここでは、第１の窒化物半導体層１３の上部を１０ｎｍ程度にまで掘り込むエッチングを行なう。
次に、図７（ｃ）に示すように、第１のレジストパターンを除去した後、リソグラフィ法により、第２の窒化物半導体層１４の上にコンタクト部１３ｂを露出する開口部を有する第２のレジストパターン（図示せず）を形成し、形成した第２のレジストパターンの上に、例えば電子線蒸着法によりチタン及びアルミニウムの積層膜からなる電極形成膜を成膜する。続いて、リフトオフ法により、各コンタクト部１３ｂに電極形成膜からなるオーミック性のソース電極１６及びドレイン電極１７を形成する。続いて、ソース電極１６及びドレイン電極１７の間にゲート電極形成領域を露出する開口部を有する第３のレジストパターン（図示せず）を形成し、例えば電子線蒸着法によりニッケル及び金の積層膜からなるゲート電極形成膜を成膜し、さらに、リフトオフを行なって、ゲート電極形成膜からゲート電極１５を形成する。なお、ここでも、ソース電極１６及びドレイン電極１７とゲート電極１５との互いの形成順序は問われない。
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
図８は本発明の第４の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図８において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第４の実施形態は、オーミック電極であるソース電極１６及びドレイン電極１７が形成される第２の窒化物半導体層１４における該電極１６、１７のそれぞれの下側の領域に、シリコンが導入されたｎ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第３の窒化物半導体層が埋め込まれ、埋め込まれてなる第３の窒化物半導体層によりコンタクト部２１が形成されている。
さらに、第２の窒化物半導体層１４におけるコンタクト部２１との界面近傍には、第３の窒化物半導体層と同一の導電型となるドーパントが導入されたドープ領域１４ｃが形成されている。
第４の実施形態によると、例えばｎ型のドーパントが導入された第３の窒化物半導体層からなるコンタクト部２１によって、第２の窒化物半導体層１４と各オーミック電極１６、１７との間の電子のポテンシャル障壁を下げられる。その上、ドープ領域１４ｃによっても、第２の窒化物半導体層１４とコンタクト部２１（第３の窒化物半導体層）との間のポテンシャル障壁が低下するので、２ＤＥＧ層１３ａの電子ガス濃度を低下させることなくコンタクト抵抗を低減できるようになり、その結果、デバイスの動作特性を向上させることができる。
なお、第２の窒化物半導体層１４におけるコンタクト部２１と接触する領域にドープ領域１４ｃを設けたが、該ドープ領域１４ｃは必ずしも設ける必要はない。
ここで、第４の実施形態のように、第２の窒化物半導体層１４に該第２の半導体層１４と同一の組成で且つ導電型を持たせた第３の窒化物半導体層を埋め込むような構成を採らずに、第２の窒化物半導体層１４自体に導電型を持たせる構成も考えられる。しかしながら、第２の窒化物半導体層１４自体に導電型を持たせると、コンタクト抵抗は低減できるものの、ドーパントによる散乱、例えばｎ型の場合はドナー散乱が大きくなるため、トランジスタの高周波特性が劣化する。また、第２の窒化物半導体層１４をｉ型のままとすると、２ＤＥＧ層１３ａの電子ガスの濃度が低下する上にコンタクト抵抗が大きくなる。すなわち、第２の窒化物半導体層１４に対する不純物のドーピング量には最適領域が存在する。
従って、第４の実施形態においては、各オーミック電極１６、１７の下側のコンタクト部２１に対してのみ選択的に不純物を導入しているため、高周波特性を劣化させることなく該オーミック電極１６、１７のコンタクト抵抗を十分に低減させることができる。
以下、前記のように構成されたＨＦＥＴの製造方法について図面を参照しながら説明する。図９（ａ）〜図９（ｄ）は本発明の第４の実施形態に係るＨＦＥＴの製造方法の工程順の断面構成を示している。
まず、図９（ａ）に示すように、例えばＭＯＣＶＤ法により、炭化ケイ素（ＳｉＣ）からなる基板１１の上に、窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）からなるバッファ層１２と、ｉ型の窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層１３と、ｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とを順次成長して形成する。ここで、各窒化物半導体層の成膜方法には、ＭＯＣＶＤ法に代えて、ＭＢＥ法を用いてもよい。
次に、図９（ｂ）に示すように、リソグラフィ法及び塩素ガスを用いたドライエッチング法により、コンタクト部形成領域１４ｄに開口部を持つ第１のレジストパターン（図示せず）をマスクとして、第２の窒化物半導体層１４のコンタクト部形成領域１４ｄをエッチングする。ここでは、コンタクト部形成領域１４ｄの底部を２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上となる位置に設けることが好ましい。
次に、図９（ｃ）に示すように、図示しない第１のレジストパターン又は該第１のレジストパターンと同一のパターンを有する第２のレジストパターン（図示せず）をマスクとして、イオン注入法により、例えばシリコンをイオン注入して、第２の窒化物半導体層１４におけるコンタクト部形成領域１４ｄの露出領域にｎ型のドープ領域１４ｃを形成する。
次に、図９（ｄ）に示すように、ＣＶＤ法により、コンタクト部形成領域１４ｄに開口部を持つ酸化シリコン（ＳｉＯ2 ）等からなるマスク膜（ハードマスク）（図示せず）を形成し、形成したマスク膜を用いて、ドープ領域１４ｃと同一の導電型となるシリコンを添加しながら第３の窒化物半導体層３５を再成長して、第３の窒化物半導体層からなるコンタクト部２１を形成する。
その後、リソグラフィ法により、第２の窒化物半導体層１４の上にコンタクト部２１を露出する開口部を有する第３のレジストパターン（図示せず）を形成し、形成した第３のレジストパターンの上に、例えば電子線蒸着法によりチタン及びアルミニウムの積層膜からなる電極形成膜を成膜する。続いて、リフトオフ法により、各コンタクト部２１に電極形成膜からなるオーミック性のソース電極１６及びドレイン電極１７を形成する。続いて、ソース電極１６及びドレイン電極１７の間にゲート電極形成領域を露出する開口部を有する第４のレジストパターン（図示せず）を形成し、例えば電子線蒸着法によりニッケル及び金の積層膜からなるゲート電極形成膜を成膜し、さらに、リフトオフを行なって、ゲート電極形成膜からゲート電極１５を形成する。なお、ここでも、ソース電極１６及びドレイン電極１７とゲート電極１５との互いの形成順序は問われない。
なお、コンタクト部形成領域１４ｄの内壁面上に、例えば酸化シリコン（ＳｉＯ2 ）からなるサイドウォールを設けてもよい。
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
図１０は本発明の第５の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図１０において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第５の実施形態は、オーミック電極であるソース電極１６及びドレイン電極１７を形成する断面凹状のコンタクト部１４ａを有する第２の窒化物半導体層１４における該電極１６、１７のそれぞれの下側の領域には、ｎ型を示すドーパントが導入されたドープ領域１４ｃが形成されている。さらに、コンタクト部１４ａの内壁面上には、例えば酸化シリコン（ＳｉＯ2 ）からなるサイドウォール２２が設けられている。
なお、第５の窒化物半導体層１４の厚さは２ｎｍ〜１μｍ程度が好ましい。
また、各コンタクト部１４ａの底部は、２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上且つ１μｍ以下となる位置に設けることが好ましい。
第５の実施形態によると、第２の窒化物半導体層１４におけるコンタクト部１４ａの底部にドーパントを導入しているため、第２の窒化物半導体層１４と各オーミック電極１６、１７との間のポテンシャル障壁が低減される。さらに、断面凹状のコンタクト部１４ａの内壁面上にサイドウォール２２を設けているため、コンタクト部１４ａを形成する際のエッチングダメージを受けた壁面を露出しないようにしているので、エッチングダメージにより壁面に生じる表面準位を介して流れるリーク電流を防止できる。
従って、第２の窒化物半導体層１４に設けたオーミック電極１６、１７を２ＤＥＧ層１３ａに近づける断面凹状のコンタクト部１４ａと、その底部に設けたポテンシャル障壁を低減するドープ領域１４ｃとによりコンタクト抵抗を低減できると共に、エッチングダメージを受けた壁面を覆うサイドウォール２２により、トランジスタの動作特性を向上させることができる。
以下、前記のように構成されたＨＦＥＴの製造方法について図面を参照しながら説明する。図１１（ａ）〜図１１（ｄ）は本発明の第５の実施形態に係るＨＦＥＴの製造方法の工程順の断面構成を示している。
まず、図１１（ａ）に示すように、例えばＭＯＣＶＤ法により、炭化ケイ素（ＳｉＣ）からなる基板１１の上に、窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）からなるバッファ層１２と、ｉ型の窒化ガリウム（ＧａＮ）からなる第１の窒化物半導体層１３と、ｉ型の窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体層１４とを順次成長して形成する。ここで、各窒化物半導体層の成膜方法には、ＭＯＣＶＤ法に代えて、ＭＢＥ法を用いてもよい。
次に、図１１（ｂ）に示すように、リソグラフィ法及び塩素ガスを用いたドライエッチング法により、コンタクト部形成領域に開口部を持つ第１のレジストパターン（図示せず）をマスクとして、第２の窒化物半導体層１４のコンタクト部形成領域をエッチングして、断面凹状のコンタクト部１４ａを形成する。ここでは、コンタクト部１４ａの底部を２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上となる位置に設けることが好ましい。
続いて、第１のレジストパターンを除去した後、第２の窒化物半導体層１４の上にコンタクト部１４ａを含む全面にわたって酸化シリコンからなる絶縁膜を形成し、形成された絶縁膜に対してエッチバックを行なって、コンタクト部１４ａの内壁面上に絶縁膜からなるサイドウォール２２を形成する。
次に、図１１（ｃ）に示すように、各コンタクト部１４ａを露出する開口部を持つ第２のレジストパターン（図示せず）をマスクとして、イオン注入法により、例えばシリコンをイオン注入して、第２の窒化物半導体層１４におけるコンタクト部１４ａにｎ型のドープ領域１４ｃを形成する。
次に、図１１（ｄ）に示すように、第２のレジストパターンを除去した後、第２の窒化物半導体層１４の上にコンタクト部１４ａを露出する開口部を有する第３のレジストパターン（図示せず）を形成し、形成した第３のレジストパターンの上に、例えば電子線蒸着法によりチタン及びアルミニウムの積層膜からなる電極形成膜を成膜する。続いて、リフトオフ法により、各コンタクト部１４ａに電極形成膜からなるオーミック性のソース電極１６及びドレイン電極１７を形成する。続いて、ソース電極１６及びドレイン電極１７の間にゲート電極形成領域を露出する開口部を有する第４のレジストパターン（図示せず）を形成し、例えば電子線蒸着法によりニッケル及び金からなるゲート電極形成膜を成膜し、さらに、リフトオフを行なって、ゲート電極形成膜からゲート電極１５を形成する。なお、第３のレジストパターンを第２のレジストパターンで代用してもよい。また、ソース電極１６及びドレイン電極１７とゲート電極１５との互いの形成順序は問われない。
（第６の実施形態）
以下、本発明の第６の実施形態について図面を参照しながら説明する。
図１２（ａ）は本発明の第４の実施形態に係る半導体装置であってＨＦＥＴの断面構成を示している。図１２（ａ）において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図１２（ａ）に示すように、第６の実施形態に係るＨＦＥＴは、チャネル層となる２ＤＥＧ層１３ａを第１の窒化物半導体層１３の上部に生成する窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.74Ｎ）からなる第２の窒化物半導体装置１４の上に形成され、オーミック電極を形成するキャップ層としての、例えば厚さが約５０ｎｍのｎ型の窒化ガリウム（ＧａＮ）からなる第３の窒化物半導体層２３を有している。ここで、第３の窒化物半導体層２３には、ｎ型ドーパントであるシリコン（Ｓｉ）が約１×１０19ｃｍ-3の濃度で導入されている。
第３の窒化物半導体層２３の上には、例えばニッケル（Ｎｉ）と金（Ａｕ）との積層膜からなるショットキ型のゲート電極１５が選択的に形成されており、第３の窒化物半導体層２３におけるゲート電極１５の両側方の領域には、底面が第２の窒化物半導体層１４の上面に対して外側に傾斜した傾斜部を持つ断面凹状のコンタクト部２３ａが形成されており、各コンタクト部２３ａの上には、コンタクト部２３ａの底面及び壁面を覆うように、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）の積層膜からなるオーミック性のソース電極１６及びドレイン電極１７が形成されている。
第６の実施形態によると、キャップ層である第３の窒化物半導体層２３は、第１の窒化物半導体層１３と同様に組成にアルミニウム（Ａｌ）を含んでいないため、そのバンドギャップエネルギーがアルミニウムを含む第２の窒化物半導体層１４と比べて小さいので、各オーミック電極１６、１７との間のポテンシャル障壁が低くなる。その上、第３の窒化物半導体層２３は、それぞれ断面凹状のコンタクト部２３ａ上に設けられているため、第１の窒化物半導体層１３に至るまでの直列抵抗が小さくなる。
さらに、各コンタクト部２３ａの断面形状は、ゲート電極１５から遠ざかるに連れて深くなるように形成されているため、基板面に対してほぼ垂直な壁面がゲート電極１５に対して反対側となるので、壁面に生じる表面準位を介して流れるリーク電流を抑制することができる。これにより、オーミック性のソース電極１６及びドレイン電極１７のコンタクト抵抗を低減しながら、デバイスの動作特性をも向上することができる。
（第６の実施形態の第１変形例）
図１２（ｂ）は第６の実施形態の第１変形例に係るＨＦＥＴの断面構成を示している。図１２（ｂ）に示すように、第１変形例に係るＨＦＥＴは、断面凹状のコンタクト部２３ａにおける傾斜した底部の隅部がキャップ層である第３の窒化物半導体層２３を貫通して第２の窒化物半導体層１４の下部にまで到達するように設けられている。
ここでは、各コンタクト部２３ａの底部は、２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上且つ１μｍ以下となる位置に設けられていることが好ましい。
これにより、第１の実施形態と同様に、底部に傾斜を持つコンタクト部２３ａにおいて、コンタクト抵抗が低減し且つ２ＤＥＧ層１３ａにおける電子ガス濃度が十分な値となる最適領域が少なくとも１箇所は存在するため、オーミック性のソース電極１６及びドレイン電極１７のコンタクト抵抗を低減しながら、十分な電子ガス濃度を持つ２ＤＥＧ層１３ａにより、デバイスの動作特性をさらに向上することができる。
（第６の実施形態の第２変形例）
図１２（ｃ）は第６の実施形態の第２変形例に係るＨＦＥＴの断面構成を示している。図１２（ｂ）に示すように、第２変形例に係るＨＦＥＴは、断面凹状のコンタクト部２３ａにおける傾斜した底部全体が第３の窒化物半導体層２３の下側の第２の窒化物半導体層１４に設けられている。
ここでも、各コンタクト部２３ａの底部は、２ＤＥＧ層１３ａから上側の距離が１ｎｍ以上且つ１μｍ以下となる位置に設けられていることが好ましい。
これにより、第１変形例と比べてコンタクト抵抗がさらに低減する共に、２ＤＥＧ層１３ａにおける電子ガス濃度が十分な値となる最適領域が少なくとも１箇所は存在するため、オーミック性のソース電極１６及びドレイン電極１７のコンタクト抵抗をより低減しながら、十分な電子ガス濃度を持つ２ＤＥＧ層１３ａにより、デバイスの動作特性をより一層向上することができる。
なお、第１〜第６の各実施形態において、基板１には炭化ケイ素（ＳｉＣ）を用いたが、これに代えて、サファイア（単結晶Ａｌ2Ｏ3）、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）を用いることができる。
また、バッファ層１２には、窒化アルミニウムと窒化ガリウムとの積層体を用いてもよい。
また、第２の窒化物半導体層１４を構成する窒化アルミニウムガリウム（ＡｌxＧａ1-xＮ）のＡｌ組成ｘは０．２６に限られず、０．１≦ｘ≦０．５であればよい。
さらに、第２の窒化物半導体層１４の組成は、そのバンドギャップエネルギーが第１の窒化物半導体層１３のバンドギャップエネルギーよりも大きければよく、例えば、第１の窒化物半導体層１３を窒化ガリウム（ＧａＮ）に代えて窒化インジウムガリウム（ＩｎＧａＮ）とした場合には、Ａｌ組成のｘを０とすることも可能である。逆に、第１の窒化物半導体層１３を窒化アルミニウムガリウム（ＡｌyＧａ1-yＮ）とした場合には、第１の窒化物半導体層１４のＡｌ組成ｙを第２の窒化物半導体層１４のＡｌ組成ｘよりも小さくする必要がある。
また、第１の窒化物半導体層１３はｉ型に限られず、ｎ型とし、そのキャリア濃度に所定の分布、例えば上方に向かうに連れてキャリア濃度が高くなる濃度分布を持たせた単層構造又は積層構造としてもよい。
また、ソース電極１６及びドレイン電極１７の電極材料には、チタン（Ｔｉ：仕事関数４．３３ｅＶ）、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ：仕事関数４．２８ｅＶ）、ニオビウム（Ｎｂ：仕事関数４．３０ｅＶ）、バナジウム（Ｖ：仕事関数４．３０ｅＶ）、ジルコニウム（Ｚｒ：仕事関数４．０５ｅＶ）、ハフニウム（Ｈｆ：仕事関数３．９０ｅＶ）、クロム（Ｃｒ：仕事関数４．５０ｅＶ）、タングステン（Ｗ：仕事関数４．５５ｅＶ）、モリブデン（Ｍｏ：仕事関数４．６０ｅＶ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）、コバルト（Ｃｏ：仕事関数５．００ｅＶ）及びランタン（Ｌａ）からなる群より選択される１つの金属、又は該群より選択される少なくとも２つの金属からなる積層膜、又は該群より選択される少なくとも２つの金属を含む合金、又は該群より選択される少なくとも１つの金属と酸素（Ｏ）、窒素（Ｎ）若しくはホウ素（Ｂ）とを含む導電性化合物を用いることができる。
（第７の実施形態）
以下、本発明の第７の実施形態について図面を参照しながら説明する。
図１３は本発明の第７の実施形態に係る半導体装置であって半導体レーザ装置を示している。図１３に示すように、第７の実施形態に係る半導体レーザ装置は、例えばｎ型の窒化ガリウム（ＧａＮ）からなる基板３１の上に順次形成された、厚さが２μｍでｎ型の窒化ガリウム（ＧａＮ）からなるバッファ層３２と、厚さが１μｍでｎ型の窒化アルミニウムガリウム（Ａｌ0.15Ｇａ0.85Ｎ）からなるｎ型クラッド層３３と、厚さが３ｎｍの窒化インジウムガリウム（Ｉｎ0.1Ｇａ0.9Ｎ）からなる活性層３４と、リッジ部の厚さが１．２μｍでｐ型の窒化アルミニウムガリウム（Ａｌ0.15Ｇａ0.85Ｎ）からなるｐ型クラッド層３５と、厚さが５０ｎｍでその上部が掘り込まれた凹部を有するｐ型の窒化ガリウム（ＧａＮ）からなるｐ型コンタクト層３６と、例えばニッケル（Ｎｉ）と白金（Ｐｔ）と金（Ａｕ）との積層体からなり、ｐ型コンタクト層３６の凹部に埋め込まれたｐ側オーミック電極３７と、基板３１におけるバッファ層３２の反対側の面上に形成された例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなるｎ側オーミック電極３８とにより構成されている。
ここで、活性層３４は、窒化ガリウムからなる障壁層と窒化インジウムガリウムからなる井戸層とを２〜１０組程度含む多重量子井戸構造が好ましい。
周知のように、ｐ側オーミック電極３７から注入された正孔とｎ側オーミック電極３８から注入された電子とが活性層３４において再結合を起こし、この生成された再結合光は該活性層３４よりもバンドギャップエネルギーと屈折率とが共に大きいｎ型クラッド層３３及びｐ型クラッド層３５に閉じ込められ且つ共振し、活性層３４の一方の端面から、約４００ｎｍの波長を持つレーザ光として出力される。
第７の実施形態の特徴として、ｐ型の窒化ガリウムからなるｐ型コンタクト層３６の上に形成されたｐ側オーミック電極３７は、ｐ型コンタクト層３６の上部が掘り込まれてなる凹部に形成されている。凹部の深さは、不純物濃度すなわちアクセプタ濃度のピーク位置から上側に約１ｎｍとなるように形成されている。
具体的には、図１３（ｂ）に示すように、ｐ型コンタクト層３６の厚さは約５０ｎｍであり、ＭＯＣＶＤ法等により、ｐ型不純物であるマグネシウムが一様にドープされている場合でも、所定の濃度分布が生じる。
従って、図１３（ｃ）に示すように、本実施形態においては、ｐ側オーミック電極３７を形成するよりも前に、エッチング又はイオンビーム等により、成長後のｐ型コンタクト層３６の表面をアクセプタ濃度のピーク位置の上側に約１ｎｍの間隔があくように掘り込んでいる。なお、ピーク位置の上側の間隔は、１ｎｍ以上で且つ１００ｎｍ以下であればよい。これにより、ｐ側オーミック電極３７のコンタクト抵抗を確実に低減することができる。
なお、第７の実施形態に係るｐ型コンタクト層３６の掘り込み形状として、本発明の第１〜第５の各実施形態に係るコンタクト部の形状を適用してもよい。
（第８の実施形態）
以下、本発明の第８の実施形態について図面を参照しながら説明する。
図１４は本発明の第８の実施形態に係る半導体装置であってＨＢＴを示している。図１４に示すように、第８の実施形態に係るＨＢＴは、例えばサファイアからなる基板４１の上に順次形成された、厚さが約２０ｎｍの窒化アルミニウム（ＡｌＮ）からなる第１のバッファ層４２と、厚さが約１５ｎｍの窒化ガリウム（ＧａＮ）からなる第２のバッファ層４３と、厚さが約５００ｎｍのｎ型の窒化ガリウム（ＧａＮ）からなるサブコレクタ層４４と、厚さが約５００ｎｍのｎ型の窒化アルミニウムガリウム（Ａｌ0.1Ｇａ0.9Ｎ）からなるコレクタ層４５と、厚さが約７０ｎｍのｐ型の窒化ガリウム（ＧａＮ）からなるベース層４６と、厚さが約３０ｎｍのｎ型の窒化アルミニウムガリウム（Ａｌ0.25Ｇａ0.75Ｎ）からなるエミッタ層４７とにより構成されている。
エミッタ層４７の上には例えばニッケル（Ｎｉ）と白金（Ｐｔ）と金（Ａｕ）との積層体からなるオーミック性のエミッタ電極４８が形成され、一部が露出されたベース層４６の露出部には例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなるオーミック性のベース電極４９が形成され、一部が露出されたサブコレクタ層４４の露出部には例えば例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなるオーミック性のコレクタ電極５０が形成されている。
第８の実施形態の特徴として、ｐ型の窒化ガリウムからなるベース層４６には、該ベース層４６のｐ型の不純物濃度、すなわちアクセプタ濃度のピーク位置とほぼ一致する位置にまで掘り込まれたコンタクト部４６ａが形成されており、ベース電極４９はこの掘り込まれたコンタクト部４６ａの上に形成されている。
図１４（ｂ）に示すように、結晶成長後のｐ型のベース層４６は、ＭＯＣＶＤ法等により、ｐ型不純物であるマグネシウムが一様にドープされている場合でも、所定の濃度分布が生じる。
従って、図１４（ｃ）に示すように、本実施形態においては、ベース電極４９を形成するよりも前に、露出後のベース層４６の表面の全面又は少なくとも一部をアクセプタ濃度のピーク位置とほぼ一致するように掘り込んでいる。これにより、ベース電極４９のコンタクト抵抗を確実に低減することができる。
以下、前記のように構成されたＨＢＴの製造方法について図面を参照しながら説明する。図１５（ａ）〜図１５（ｄ）は本発明の第８の実施形態に係るＨＢＴの製造方法の工程順の断面構成を示している。
まず、図１５（ａ）に示すように、例えばＭＢＥ法により、サファイアからなる基板４１の上に、厚さが約２０ｎｍの窒化アルミニウム（ＡｌＮ）からなる第１のバッファ層４２と、厚さが約１５ｎｍの窒化ガリウム（ＧａＮ）からなる第２のバッファ層４３とを形成する。続いて、第２のバッファ層４３の窒素極性面上に、シリコン（Ｓｉ）を１×１０19ｃｍ-3と比較的高濃度にドープした厚さが約５００ｎｍのｎ型の窒化ガリウム（ＧａＮ）からなるサブコレクタ層４４と、シリコン（Ｓｉ）を２×１０17ｃｍ-3の濃度にドープした厚さが約５００ｎｍのｎ型の窒化アルミニウムガリウム（Ａｌ0.1Ｇａ0.9Ｎ）からなるコレクタ層４５とを順次形成する。続いて、コレクタ層４５の上に、マグネシウム（Ｍｇ）を４×１０19ｃｍ-3と比較的高濃度にドープした厚さが約７０ｎｍのｐ型の窒化ガリウム（ＧａＮ）からなるベース層４６を形成する。続いて、ベース層４６の上に、シリコン（Ｓｉ）を５×１０17ｃｍ-3の濃度にドープした厚さが約３０ｎｍのｎ型の窒化アルミニウムガリウム（Ａｌ0.25Ｇａ0.75Ｎ）からなるエミッタ層４７を形成する。
次に、図１５（ｂ）に示すように、エミッタ層４７の上にエミッタ形成領域をマスクする酸化シリコンからなる第１のマスクパターン（図示せず）を形成し、形成した第１のマスクパターンを用いて塩素ガスによるドライエッチングを行なうことにより、エミッタメサを形成してその下のベース層４６を露出する。
次に、図１５（ｃ）に示すように、第１のマスクパターンを除去した後、エミッタ層４７及び露出したベース層４６におけるベース形成領域をマスクする酸化シリコンからなる第２のマスクパターン（図示せず）を形成し、形成した第２のマスクパターンを用いて、ベース層４６及びコレクタ層４５に対して塩素ガスによるドライエッチングを行なうことにより、ベースメサ及びコレクタメサを形成してサブコレクタ層４４を露出する。
続いて、エッチング又はイオンビーム等により、露出後のベース層４６の表面の全面又は少なくとも一部を掘り込むことにより、その底部がアクセプタ濃度のピーク位置とほぼ一致するコンタクト部４６ａを形成する。なお、コンタクト部４６ａは、サブコレクタ層４４を露出するよりも前に形成してもよい。
次に、図１５（ｄ）に示すように、第２のマスクパターンを除去した後、例えば電子線蒸着法により、エミッタ層４７の上にはエミッタ電極４８を形成し、ベース層４６のコンタクト部４６ａの上にはベース電極４９を形成し、サブコレクタ層４４の上にはコレクタ電極５０を形成する。なお、各電極４８、４９、５０の形成順序は問われない。
この構成により、ベース層４６の内部にコレクタ層４５からエミッタ層４７に向けて電解が発生し、キャリアの走行時間が短縮されて高周波特性を向上させることができる。
その上、ベース層４６の内部に発生した電解によって正孔がベース電極４９の近傍に蓄積するため、ベース抵抗が低減する。
なお、第８の実施形態に係るベース層４６に設けたコンタクト部４６ａは、ヘテロ接合を持たないバイポーラトランジスタに適用してもよい。
また、第８の実施形態に係るベース層４６に設けたコンタクト部４６ａの断面形状に、本発明の第１〜第５の各実施形態に係るコンタクト部の形状を適用してもよい。
本発明に係る半導体装置及びその製造方法は、III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減でき、該窒化物半導体を用いた半導体装置の高速化及び高出力化を実現することができるという効果を有し、従って、窒化物半導体層にオーミック電極が形成された半導体装置等として有用である。
本発明の第１の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 （ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置におけるオーミック電極の構成例を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の第３の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の第４の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の第５の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 （ａ）は本発明の第６の実施形態に係る半導体装置を示す構成断面図である。（ｂ）は本発明の第６の実施形態の第１変形例に係る半導体装置を示す構成断面図である。（ｃ）は本発明の第６の実施形態の第２変形例に係る半導体装置を示す構成断面図である。 （ａ）は本発明の第７の実施形態に係る半導体装置を示す斜視図である。（ｂ）は本発明の第７の実施形態に係る半導体装置におけるｐ型コンタクト層の加工前の構成断面図である。（ｃ）は本発明の第７の実施形態に係る半導体装置におけるｐ型コンタクト層の加工後の構成断面図である。 （ａ）は本発明の第８の実施形態に係る半導体装置を示す構成断面図である。（ｂ）は本発明の第８の実施形態に係る半導体装置におけるベース層の加工前の構成断面図である。（ｃ）は本発明の第８の実施形態に係る半導体装置におけるベース層の加工後の構成断面図である。 （ａ）〜（ｄ）は本発明の第８の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 従来の半導体装置（ＨＦＥＴ）を示す構成断面図である。
符号の説明
１１ 基板
１２ バッファ層
１３ 第１の窒化物半導体層
１３ａ ２ＤＥＧ層
１３ｂ コンタクト部（段差部）
１４ 第２の窒化物半導体層
１４ａ コンタクト部
１４ｂ コンタクト部
１４ｃ ドープ領域
１４ｄ コンタクト部形成領域
１５ ゲート電極
１６ ソース電極（オーミック電極）
１７ ドレイン電極（オーミック電極）
２１ コンタクト部（第３の半導体層）
２２ サイドウォール
２３ 第３の窒化物半導体層
２３ａ コンタクト部
３１ 基板
３２ バッファ層
３３ ｎ型クラッド層
３４ 活性層
３５ ｐ型クラッド層
３６ ｐ型コンタクト層
３７ ｐ側オーミック電極
３８ ｎ側オーミック電極
４１ 基板
４２ 第１のバッファ層
４３ 第２のバッファ層
４４ サブコレクタ層
４５ コレクタ層
４６ ベース層
４６ａ コンタクト部
４７ エミッタ層
４８ エミッタ電極
４９ ベース電極
５０ コレクタ電極
６０ レジスト膜

Claims (29)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、
    前記第２の窒化物半導体層は、底面又は壁面が前記第１の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を有し、
    前記電極は前記コンタクト部に形成されていることを特徴とする半導体装置。
  2. 前記コンタクト部の底部は、前記２次元電子ガス層から上側の距離が１ｎｍ以上で且つ１μｍ以下となる位置に設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記コンタクト部の底部には、断面凹凸状で且つ縞状のパターンが形成されており、前記パターンの周期は１ｎｍ〜１μｍであることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記電極は、前記コンタクト部の内面及び壁面を覆うように形成されていることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
  5. 第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、
    前記第２の窒化物半導体層の上部に、底面又は壁面が前記第２の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を選択的に形成する工程と、
    前記コンタクト部にオーム性を持つ電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  6. 前記コンタクト部を形成する工程は、
    前記第２の窒化物半導体層の上にレジスト膜を成膜した後、干渉露光法を用いて前記レジスト膜のコンタクト部形成領域に対してアンダードーズで露光することにより、前記レジスト膜の前記コンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する工程と、
    前記周期パターンが形成された前記レジスト膜をマスクとして前記第２の窒化物半導体層に対してエッチングを行なうことにより、前記第２の窒化物半導体層の前記コンタクト部に前記周期パターンを転写する工程とを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記コンタクト部を形成する工程は、
    前記第２の窒化物半導体層の上にレジスト膜を成膜した後、電子ビーム露光法を用いて前記レジスト膜におけるコンタクト部形成領域に対して近接効果を生じるように露光することにより、前記レジスト膜の前記コンタクト部形成領域に断面凹凸状で且つ縞状の周期パターンを形成する工程と、
    前記周期パターンが形成された前記レジスト膜をマスクとして前記第２の窒化物半導体層に対してエッチングを行なうことにより、前記第２の窒化物半導体層の前記コンタクト部に前記周期パターンを転写する工程とを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 前記コンタクト部を形成する工程は、
    前記第２の窒化物半導体層のコンタクト部形成領域に対してイオンビームを照射することにより、前記第２の窒化物半導体層の前記コンタクト部に断面凹凸状で且つ縞状の周期パターンを形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  9. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体層の一部が露出されたコンタクト部を有し且つ前記第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を持つ第２の窒化物半導体層と、
    前記コンタクト部に形成されたオーム性を持つ電極とを備え、
    前記コンタクト部は、前記第１の窒化物半導体層がその上面から前記２次元電子ガス層に達する程度に掘り込まれてなる露出部と前記第２の窒化物半導体層における前記露出部に面する端部とからなる段差部であり、
    前記電極は前記段差部を跨ぐように形成されていることを特徴とする半導体装置。
  10. 前記段差部における前記第１の窒化物半導体層及び第２の窒化物半導体層の界面近傍には、導電性を示す不純物が導入されていることを特徴とする請求項９に記載の半導体装置。
  11. 前記不純物はｎ型を示すシリコンであることを特徴とする請求項１０に記載の半導体装置。
  12. 前記不純物はｐ型を示すマグネシウムであることを特徴とする請求項１０に記載の半導体装置。
  13. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、断面凹状のコンタクト部形成領域を有し且つ前記第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、
    前記第２の窒化物半導体層は、導電性を示す第１の不純物が導入された第３の窒化物半導体層が前記コンタクト部形成領域に埋め込まれてなるコンタクト部を有し、
    前記電極は前記コンタクト部の上に形成されていることを特徴とする半導体装置。
  14. 前記第２の窒化物半導体層における前記コンタクト部形成領域の底部には、前記第１の不純物と同一の導電性を示す第２の不純物が導入されていることを特徴とする請求項１３に記載の半導体装置。
  15. 前記第１の不純物及び第２の不純物はｎ型を示すシリコンであることを特徴とする請求項１４に記載の半導体装置。
  16. 前記第１の不純物及び第２の不純物はｐ型を示すマグネシウムであることを特徴とする請求項１４に記載の半導体装置。
  17. 第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、
    前記第２の窒化物半導体層の上部に、断面凹状のコンタクト部形成領域を選択的に形成する工程と、
    前記第２の窒化物半導体層の前記コンタクト部形成領域に、導電性を示す第１の不純物を導入しながら第３の窒化物半導体層を成長させて埋め込むことにより、前記コンタクト部形成領域に前記第３の窒化物半導体層からなるコンタクト部を形成する工程と、
    前記コンタクト部の上にオーム性を持つ電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  18. 前記コンタクト部形成するよりも前に、
    前記第２の窒化物半導体層における前記コンタクト部形成領域の底部に、前記第１の不純物と同一の導電性を示す第２の不純物を導入する工程をさらに備えていることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、
    前記第２の窒化物半導体層は断面凹状のコンタクト部を有し、
    前記コンタクト部は、その底部に導電性を示す不純物が導入され且つ内壁面上に絶縁膜からなるサイドウォールが形成されており、
    前記電極は、前記サイドウォールを含め前記コンタクト部の内側を覆うように形成されていることを特徴とする半導体装置。
  20. 第１の窒化物半導体層の上に、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層を形成する工程と、
    前記第２の窒化物半導体層の上部に、断面凹状のコンタクト部を選択的に形成する工程と、
    前記第２の窒化物半導体層の上に前記コンタクト部を含む全面にわたって絶縁膜を形成する工程と、
    形成された前記絶縁膜に対してエッチバックを行なって、前記コンタクト部の内壁面上に前記絶縁膜からなるサイドウォールを形成する工程と、
    前記第２の窒化物半導体層における前記コンタクト部の底部に、導電性を示す不純物を導入する工程と、
    前記サイドウォールを含め前記コンタクト部の内側を覆うようにオーム性を持つ電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  21. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、該第１の窒化物半導体層の上部に２次元電子ガス層を生成する組成を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第２の窒化物半導体層よりも小さい第３の窒化物半導体層と、
    前記第３の窒化物半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、
    前記第３の窒化物半導体層は、底面又は壁面が前記第２の窒化物半導体層の上面に対して傾斜した少なくとも１つの傾斜部を持つ断面凹状のコンタクト部を有し、
    前記電極は前記コンタクト部に形成されていることを特徴とする半導体装置。
  22. 前記電極は、チタン、ストロンチウム、アルミニウム、ニオビウム、バナジウム、ジルコニウム、ハフニウム、クロム、タングステン、モリブデン、ロジウム、レニウム、コバルト及びランタンからなる群より選択される１つの金属層、又は前記群より選択される少なくとも２層からなる金属層、又は前記群より選択される少なくとも２つの金属を含む合金層、又は前記群より選択される少なくとも１つの金属と酸素、窒素若しくはホウ素とを含む導電性化合物により構成されていることを特徴とする請求項１〜４、９〜１６、１９、２１のうちのいずれか１項に記載の半導体装置。
  23. 前記第１の窒化物半導体層の一般式はＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であり、
    前記第２の窒化物半導体層の一般式はＡｌuＩｎvＧａ1-u-v Ｎ（但し、ｕ，ｖは０≦ｕ≦１，０≦ｖ≦１，０≦ｕ＋ｖ≦１）であり、
    前記第２の窒化物半導体層及び第１の窒化物半導体層の組成は、Ａｌ組成において組成ｕは組成ｘよりも大きく、且つＩｎ組成において組成ｖは組成ｙよりも小さいことを特徴とする請求項１〜４、９〜１６、１９、２１のうちのいずれか１項に記載の半導体装置。
  24. 前記第１の窒化物半導体層の一般式はＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であり、
    前記第２の窒化物半導体層の一般式はＡｌuＩｎvＧａ1-u-v Ｎ（但し、ｕ，ｖは０≦ｕ≦１，０≦ｖ≦１，０≦ｕ＋ｖ≦１）であり、
    前記第３の窒化物半導体層の一般式はＡｌlＩｎmＧａ1-l-m Ｎ（但し、ｌ，ｍは０≦ｌ≦１，０≦ｍ≦１，０≦ｌ＋ｍ≦１）であり、
    前記第２の窒化物半導体層及び第１の窒化物半導体層の組成は、Ａｌ組成において組成ｕは組成ｘよりも大きく、且つＩｎ組成において組成ｖは組成ｙよりも小さく、
    前記第３の窒化物半導体層及び第２の窒化物半導体層の組成は、Ａｌ組成において組成ｌは組成ｕよりも小さく、且つＩｎ組成において組成ｍは組成ｖよりも大きいことを特徴とする請求項２１に記載の半導体装置。
  25. キャリア濃度が深さ方向に分布を有する半導体層と、
    前記半導体層の上に選択的に形成されたオーム性を持つ電極とを備え、
    前記半導体層は、その上部が掘り込まれてなるコンタクト部を有し、
    前記電極は前記コンタクト部に形成されていることを特徴とする半導体装置。
  26. 前記コンタクト部の底部は、前記半導体層におけるキャリア濃度のピーク位置から上側の距離が１ｎｍ以上で且つ５０ｎｍ以下となる位置に設けられていることを特徴とする請求項２５に記載の半導体装置。
  27. 前記コンタクト部の底部は、前記半導体層におけるキャリア濃度のピーク位置に一致する位置に設けられていることを特徴とする請求項２５に記載の半導体装置。
  28. 前記半導体層は、一般式がＡｌxＩｎyＧａ1-x-y Ｎ（但し、ｘ，ｙは０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）であるIII-Ｖ族窒化物半導体からなることを特徴とする請求項２５〜２７のうちのいずれか１項に記載の半導体装置。
  29. 前記電極は白金又パラジウムを含むことを特徴とする請求項２７又は２８に記載の半導体装置。
JP2003363121A 2003-10-23 2003-10-23 半導体装置及びその製造方法 Pending JP2005129696A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003363121A JP2005129696A (ja) 2003-10-23 2003-10-23 半導体装置及びその製造方法
US10/970,026 US7247891B2 (en) 2003-10-23 2004-10-22 Semiconductor device and method for fabricating the same
US11/819,198 US20070254419A1 (en) 2003-10-23 2007-06-26 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003363121A JP2005129696A (ja) 2003-10-23 2003-10-23 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010200817A Division JP4907731B2 (ja) 2010-09-08 2010-09-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005129696A true JP2005129696A (ja) 2005-05-19
JP2005129696A5 JP2005129696A5 (ja) 2007-03-01

Family

ID=34510025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363121A Pending JP2005129696A (ja) 2003-10-23 2003-10-23 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7247891B2 (ja)
JP (1) JP2005129696A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200975A (ja) * 2006-01-24 2007-08-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造法
JP2007305954A (ja) * 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2008112949A (ja) * 2006-08-25 2008-05-15 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ
JP2010219384A (ja) * 2009-03-18 2010-09-30 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2011058869A1 (ja) 2009-11-11 2011-05-19 住友電気工業株式会社 化合物半導体素子
JP2011124273A (ja) * 2009-12-08 2011-06-23 Toyota Motor Corp 配線構造の製造方法及び配線構造
JP2011142358A (ja) * 2011-04-22 2011-07-21 Panasonic Corp 窒化物半導体装置
JP2013004770A (ja) * 2011-06-17 2013-01-07 Mitsubishi Electric Corp 窒化物半導体層のエッチング方法及びこれを用いた窒化物半導体装置の製造方法
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8791505B2 (en) 2010-10-29 2014-07-29 Panasonic Corporation Semiconductor device
JP5737948B2 (ja) * 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP2018206994A (ja) * 2017-06-06 2018-12-27 富士通株式会社 半導体装置及びその製造方法
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP2019169584A (ja) * 2018-03-23 2019-10-03 ローム株式会社 半導体レーザ装置
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP2020126920A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置及びその製造方法
JP2020178068A (ja) * 2019-04-19 2020-10-29 株式会社東芝 半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP4474292B2 (ja) * 2005-01-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP5076278B2 (ja) * 2005-03-14 2012-11-21 日亜化学工業株式会社 電界効果トランジスタ
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US8507920B2 (en) * 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8963162B2 (en) * 2011-12-28 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
US9379191B2 (en) 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9536967B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
CN109950310B (zh) * 2017-12-20 2022-04-29 世界先进积体电路股份有限公司 半导体结构及其制造方法
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676580A (en) * 1979-11-28 1981-06-24 Mitsubishi Electric Corp Lateral field effect transistor and manufacture thereof
JPS56105678A (en) * 1980-01-28 1981-08-22 Mitsubishi Electric Corp Field-effect transistor
JPS56111217A (en) * 1980-02-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH01264269A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 電界効果トランジスタ
JPH02143432A (ja) * 1988-11-25 1990-06-01 Hitachi Ltd 半導体素子
JPH07142706A (ja) * 1993-07-05 1995-06-02 Toshiba Corp ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置
JPH07181669A (ja) * 1993-02-12 1995-07-21 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
JPH0969622A (ja) * 1995-08-31 1997-03-11 Sony Corp 半導体装置およびその製造方法
JPH09106936A (ja) * 1995-10-09 1997-04-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JPH1098008A (ja) * 1996-09-20 1998-04-14 Nippon Steel Corp 半導体装置及びその製造方法
JPH10209428A (ja) * 1997-01-27 1998-08-07 Sony Corp 半導体装置及びその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2001102565A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 半導体装置及びその製造方法
WO2001057929A1 (en) * 2000-02-04 2001-08-09 Cree Lighting Company Group iii nitride based fets and hemts with reduced trapping and method for producing the same
JP2002074654A (ja) * 2000-08-23 2002-03-15 Tdk Corp 機能素子の製造方法および機能素子
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2003273130A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916498A (en) * 1985-09-15 1990-04-10 Trw Inc. High electron mobility power transistor
CA1301897C (en) * 1988-02-29 1992-05-26 Goro Sasaki Method for producing an opto-electronic integrated circuit
JP2626220B2 (ja) * 1990-09-17 1997-07-02 日本電気株式会社 電界効果トランジスタ及びその製造方法
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5406094A (en) * 1991-10-14 1995-04-11 Fujitsu Limited Quantum interference effect semiconductor device and method of producing the same
KR0135729B1 (en) * 1993-02-12 1998-04-24 Mitsubishi Electric Corp Attenuating type phase shifting mask and method of manufacturing thereof
JP3226069B2 (ja) * 1993-10-04 2001-11-05 キヤノン株式会社 半導体積層構造および半導体光素子
EP1473781A3 (en) * 1994-07-21 2007-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
US5689125A (en) * 1995-06-12 1997-11-18 The United States Of America As Represented By The Secretary Of The Air Force Cadmium sulfide interface layers for improving III-V semiconductor device performance and characteristics
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
TW466768B (en) * 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP3610951B2 (ja) * 2002-01-16 2005-01-19 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP3951743B2 (ja) * 2002-02-28 2007-08-01 松下電器産業株式会社 半導体装置およびその製造方法
US6953740B2 (en) * 2002-03-15 2005-10-11 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
JP4509031B2 (ja) * 2003-09-05 2010-07-21 サンケン電気株式会社 窒化物半導体装置

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676580A (en) * 1979-11-28 1981-06-24 Mitsubishi Electric Corp Lateral field effect transistor and manufacture thereof
JPS56105678A (en) * 1980-01-28 1981-08-22 Mitsubishi Electric Corp Field-effect transistor
JPS56111217A (en) * 1980-02-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH01264269A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 電界効果トランジスタ
JPH02143432A (ja) * 1988-11-25 1990-06-01 Hitachi Ltd 半導体素子
JPH07181669A (ja) * 1993-02-12 1995-07-21 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
JPH07142706A (ja) * 1993-07-05 1995-06-02 Toshiba Corp ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置
JPH0969622A (ja) * 1995-08-31 1997-03-11 Sony Corp 半導体装置およびその製造方法
JPH09106936A (ja) * 1995-10-09 1997-04-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JPH1098008A (ja) * 1996-09-20 1998-04-14 Nippon Steel Corp 半導体装置及びその製造方法
JPH10209428A (ja) * 1997-01-27 1998-08-07 Sony Corp 半導体装置及びその製造方法
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2001102565A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 半導体装置及びその製造方法
WO2001057929A1 (en) * 2000-02-04 2001-08-09 Cree Lighting Company Group iii nitride based fets and hemts with reduced trapping and method for producing the same
JP2002074654A (ja) * 2000-08-23 2002-03-15 Tdk Corp 機能素子の製造方法および機能素子
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2003273130A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200975A (ja) * 2006-01-24 2007-08-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造法
JP2007305954A (ja) * 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2008112949A (ja) * 2006-08-25 2008-05-15 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ
JP5737948B2 (ja) * 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP2010219384A (ja) * 2009-03-18 2010-09-30 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
US8581296B2 (en) 2009-11-11 2013-11-12 Sumitomo Electric Industries, Ltd. Compound semiconductor device
WO2011058869A1 (ja) 2009-11-11 2011-05-19 住友電気工業株式会社 化合物半導体素子
JP2011124273A (ja) * 2009-12-08 2011-06-23 Toyota Motor Corp 配線構造の製造方法及び配線構造
US8791505B2 (en) 2010-10-29 2014-07-29 Panasonic Corporation Semiconductor device
JP2011142358A (ja) * 2011-04-22 2011-07-21 Panasonic Corp 窒化物半導体装置
JP2013004770A (ja) * 2011-06-17 2013-01-07 Mitsubishi Electric Corp 窒化物半導体層のエッチング方法及びこれを用いた窒化物半導体装置の製造方法
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2018206994A (ja) * 2017-06-06 2018-12-27 富士通株式会社 半導体装置及びその製造方法
JPWO2019009111A1 (ja) * 2017-07-07 2020-04-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP7002015B2 (ja) 2017-07-07 2022-01-20 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP2019169584A (ja) * 2018-03-23 2019-10-03 ローム株式会社 半導体レーザ装置
JP7114292B2 (ja) 2018-03-23 2022-08-08 ローム株式会社 半導体レーザ装置
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP2020126920A (ja) * 2019-02-04 2020-08-20 株式会社東芝 半導体装置及びその製造方法
JP2020178068A (ja) * 2019-04-19 2020-10-29 株式会社東芝 半導体装置
JP7448314B2 (ja) 2019-04-19 2024-03-12 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20050087763A1 (en) 2005-04-28
US20070254419A1 (en) 2007-11-01
US7247891B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
JP2005129696A (ja) 半導体装置及びその製造方法
US10020361B2 (en) Circuit structure having islands between source and drain and circuit formed
JP6174874B2 (ja) 半導体装置
US8569797B2 (en) Field effect transistor and method of manufacturing the same
JP4746825B2 (ja) 化合物半導体装置
US8350297B2 (en) Compound semiconductor device and production method thereof
US20050023555A1 (en) GaN-based field effect transistor
US8896027B2 (en) Nitride semiconductor diode
US20120061729A1 (en) Nitride semiconductor device and method for fabricating the same
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
US7755101B2 (en) Semiconductor light emitting device
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2007329350A (ja) 半導体装置
US7821030B2 (en) Semiconductor device and method for manufacturing the same
TWI538225B (zh) 半導體裝置及形成半導體裝置的方法
JP2005317843A (ja) ＧａＮ系半導体装置
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP4474292B2 (ja) 半導体装置
JP2011155221A (ja) 半導体装置およびその製造方法
JP2011210751A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP2005235935A (ja) 高電子移動度トランジスタ
JP2007059719A (ja) 窒化物半導体
JP5227078B2 (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
JP2011228720A (ja) 半導体装置
JP4446869B2 (ja) へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802