JP2010219384A - Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法 - Google Patents

Abstract

【課題】低濃度のｎ型のIII 族窒化物半導体に対してもオーミックコンタクトをとることが可能な構造の半導体装置を提供すること。
【解決手段】試料１は、サファイア基板１０上にノンドープのＧａＮ層１１、Ｓｉドープのｎ−ＧａＮ層１２が形成され、ｎ−ＧａＮ層１２上にＡｌＮ膜１３を介してＴｉ／Ａｌからなる２つの電極１４ａ、１４ｂが離間して形成されている。電極１４ａ、１４ｂは、熱処理によるアロイ化を行っていないノンアロイの電極である。ＡｌＮ膜１３とｎ−ＧａＮ層１２との界面のｎ−ＧａＮ層１２側には、２次元電子ガス層１５が形成されている。この２次元電子ガス層１５を介することによって、電極１４ａ、１４ｂはｎ−ＧａＮ層１２に対して低抵抗に接触することができる。
【選択図】図１

Description

本発明は、ｎ型のIII 族窒化物半導体に対してオーミックコンタクトをとることが可能な構造の半導体装置、およびその製造方法に関する。

金属電極とｎ型のIII 族窒化物半導体とを接合すると、通常ショットキー障壁が形成され、このショットキー障壁によりオーミックコンタクトが阻害される。そのため従来は、電極の形成後に４００〜５００℃の温度での熱処理によるアロイ化を行うことによってコンタクト抵抗の低減を図り、オーミックコンタクトをとっている。しかし、このような温度で熱処理を行うと、ｎ型不純物であるＳｉを拡散させてしまうなどの問題が生じる可能性がある。

そこで、熱処理を行わなくてもコンタクト抵抗を低減することができる技術が検討されている。たとえば特許文献１では、III 族窒化物半導体層と電極との間にＡｌＧａＩｎＮからなるキャップ層を設ける技術が示されている。これによると、ＡｌＧａＩｎＮの大きな電子親和力によりショットキー障壁の高さを小さくすることができ、熱処理によるアロイ化を行わなくても電極のコンタクト抵抗を低減することができる。

また、従来は低抵抗なオーミックコンタクトを形成するために、半導体層の電極と接合する領域にＳｉなどのｎ型不純物をイオン注入し、一般に８００℃以上という非常に高い温度での熱処理を行うことで不純物を活性化させ、高濃度のｎ型領域を形成していた。

特開２００７−３２４２６３

しかし、不純物を活性化するための熱処理の温度は非常に高温であるため、半導体層表面に点欠陥が発生し、たとえばＦＥＴであれば、チャネルの移動度が低下するなどの問題を生じていた。

また、特許文献１に記載の方法では、電極とキャップ層との接合におけるショットキー障壁の高さを小さくすることはできるが、ショットキー障壁が形成されないわけではなく、特に不純物濃度が１×１０¹⁷／ｃｍ³ 以下の低濃度のｎ−ＧａＮに対しては高いオーミック性を得ることは困難である。

そこで本発明の目的は、低濃度のｎ型III 族窒化物半導体に対しても、オーミックコンタクトをとることができ、コンタクト抵抗が低減された電極を有する半導体装置、およびその製造方法を提供することにある。

第１の発明は、III 族窒化物半導体からなるｎ型の第１層と、第１層上に形成された第１電極と、を備えた半導体装置において、第１層と第１電極の間に、III 族窒化物半導体からなり、第１層と第１電極の双方に接合する第２層を有し、第２層のIII 族窒化物半導体の格子定数は、第１層のIII 族窒化物半導体の格子定数よりも小さく、第２層の厚さが不均一であることを特徴とする半導体装置である。

第２の発明は、第１の発明において、第１電極は、第２層を介して第１層とオーミック接触することを特徴とする半導体装置である。

第３の発明は、III 族窒化物半導体からなるｎ型の第１層と、第１層上に形成され、その第１層に対してオーミック接触を得る第１電極と、を備えた半導体装置において、第１層と第１電極の間に、III 族窒化物半導体からなり、第１層と第１電極の双方に接合し、格子定数が、第１層のIII 族窒化物半導体の格子定数よりも小さい第２層を設け、第２層は、第１電極との接触面においてはショットキー障壁を形成し、第１層との接触面においては、伝導帯にフェルミ準位が形成され、第１電極のフェルミ準位と、第１層との接触面におけるフェルミ準位間で、電子を面内で部分的にトンネル伝導させることにより、第１電極を第１層に対してオーミック接触させたことを特徴とする半導体装置である。

第１、３の発明においてIII 族窒化物半導体とは、一般式Ａｌ_x Ｇａ_y Ｉｎ_z Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。ｎ型不純物としてはＳｉが通常用いられる。また、III 族窒化物半導体はｎ型不純物をドープしていなくても低濃度のｎ型を示す。そのため、第１の発明においてｎ型の第１層とは、第１層にｎ型不純物がドープされている場合だけでなく、ノンドープの場合をも含む。ただし、コンタクト抵抗を低減し、よりオーミック性を高めるためには、第１層のｎ型不純物の濃度を１×１０¹⁶／ｃｍ³ 以上とすることが望ましい。また、第２層についても、ｎ型不純物がドープされていてもよいし、ノンドープであってもよい。

また、第１、３の発明において第１電極は、ノンアロイ電極であってもよいし、アロイ電極であってもよい。本発明では、ノンアロイ電極であってもオーミックコンタクトをとることができる。また、アロイ電極であれば、オーミックコンタクトをとることができるとともに、非常に低いコンタクト抵抗とすることができる。また、電極材料には、従来よりｎ型のIII 族窒化物半導体用のオーミック電極として用いられているＴｉ／Ａｌなどを用いることができるほか、従来はショットキー電極として用いられているＮｉなども用いることができる。いずれの電極材料の場合にも、ノンアロイでオーミックコンタクトをとることができる。

第２層は、なるべく薄く形成することが望ましく、３ｎｍ以下の厚さの領域が形成されていることが望ましい。本発明は、第１層と第１電極との間のトンネル電流を増大させることによりコンタクト抵抗を低減し、オーミックコンタクトを実現しているため、第２層が薄いほどトンネル確率が増大し、よりコンタクト抵抗を低減させ、オーミック性を向上させることができる。第３の発明においては第２層は必ずしも厚さが不均一である必要はなく、均一であってもよい。均一とする場合には厚さを１〜１５ｎｍとすることが望ましく、１〜３ｎｍとするとより望ましい。

第２層には、Ａｌを含むIII 族窒化物半導体が望ましい。たとえばＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮなどである。特に、ＡｌＮであることが望ましい。ＡｌＮはウェットエッチング可能であり、第１電極を形成したい領域のみに第２層が形成されるようパターニングすることが容易だからである。また、ＧａやＩｎを含まないため組成比を制御する必要がなく、形成が容易である点も利点である。

第４の発明は、第１の発明から第３の発明において、第２層は、厚さが３ｎｍ以下の領域を含むことを特徴とする半導体装置である。

第５の発明は、第１の発明から第４の発明において、第１電極は、ノンアロイ電極であることを特徴とする半導体装置である。

第６の発明は、第５の発明において、第１層に接合する第２電極を有し、第１電極と第２電極は同一材料であることを特徴とする半導体装置である。

第７の発明は、第１の発明から第４の発明において、第１電極は、アロイ電極であることを特徴とする半導体装置である。

第８の発明は、第１の発明から第７の発明において、第２層は、ＡｌＮであることを特徴とする半導体装置である。

第９の発明は、第１の発明から第８の発明において、第１層のｎ型不純物濃度は、１×１０¹⁷／ｃｍ³ 以下であることを特徴とする半導体装置である。

第１０の発明は、第１の発明から第９の発明において、第１層および第２層のIII 族窒化物半導体の組成比は、第１層と第２層との界面の第１層側に、２次元電子ガス層が形成される比率である、ことを特徴とする半導体装置である。

ここでいう２次元電子ガス層とは、エネルギーバンドが曲げられることで幅の狭い量子井戸が形成され、その量子井戸によりフェルミエネルギーが伝導帯の下端よりも上となっている領域である。

第１１の発明は、第１の発明から第１０の発明において、半導体装置は、第１電極をソース電極とする電界効果トランジスタであり、第１層と第２層との接合面は、電界効果トランジスタのチャネル面ではない、ことを特徴とする半導体装置である。

第１２の発明は、III 族窒化物半導体からなるｎ型の第１層上に、第１層のIII 族窒化物半導体の格子定数よりも小さくなる組成比であるIII 族窒化物半導体からなる第２層を、ＭＯＣＶＤ法によって形成する第１工程と、第２層をエッチングして第１層上の所定の領域にのみ第２層を残す第２工程と、第２層上に、第１電極を形成する第３工程と、を備えていることを特徴とする半導体装置の製造方法である。

第１３の発明は、第１２の発明において、第３工程は、第１層上に、第１電極と同一材料の第２電極を第１電極と同時に形成する工程であることを特徴とする半導体装置の製造方法である。

第１４の発明は、第１２の発明において、第３工程の後、熱処理によるアロイ化を行う第４工程を有することを特徴とする半導体装置の製造方法である。

第１５の発明は、第１２の発明から第１４の発明において、第２層は、ＡｌＮであることを特徴とする半導体装置の製造方法である。

第１〜３の発明によると、第１層表面近傍のエネルギーバンドが、第１層よりも格子定数の小さい第２層からの圧縮応力によって発生するピエゾ電界によって下方向に曲げられるため、第１層表面近傍のショットキー障壁が取り除かれる。そのため、第１電極と第１層は第２層のトンネル電流を介して低抵抗に接触し、オーミックコンタクトをとることができる。また、熱処理によるアロイ化を行わなくてもオーミックコンタクトをとることができるので、半導体装置の製造コストを下げることができる。一方で熱処理によるアロイ化を行う場合には、コンタクト抵抗を非常に低くすることができる。したがって、従来は必要であった、ｎ型不純物のイオン注入と不純物活性化のための高温での熱処理による高濃度のｎ型領域形成を行わなくてもよくなり、製造工程を簡略化することができるとともに素子特性の劣化を防止することができる。

また、第４の発明のように、第２層に厚さが３ｎｍ以下の領域があると、さらにコンタクト抵抗を低減することができ望ましい。

また、第５の発明のように、本発明はノンアロイであってもオーミックコンタクトをとることができ、第７の発明のようにアロイ化を行った場合にはコンタクト抵抗をより低減することができる。

また、第６の発明によると、第１電極はオーミックコンタクトをとることができ、第２電極はショットキーコンタクトとなる。したがって、第１電極の材料と第２電極の材料を同一とすれば、第２層のパターニングによって選択的にオーミック電極とショットキー電極とを同時に形成することができる。これにより、たとえば電界効果トランジスタにおけるオーミック電極であるソース電極およびドレイン電極と、ショットキー電極であるゲート電極とを同一工程で形成することができる。

また、第８の発明のように、第２層をＡｌＮとすれば、ＡｌＮはウェットエッチング可能であるから容易にパターニングすることができ、また第１層との接合によって第１層表面近傍のエネルギーバンドを下方向へ曲げることが容易となる。

また、第９の発明のように、従来はコンタクト抵抗を低減することが難しかった第１層のｎ型不純物濃度を１×１０¹⁷／ｃｍ³ 以下という低濃度とした場合であっても、本発明によればオーミックコンタクトをとることができる。

また、第１０の発明のように、第１層および第２層のIII 族窒化物半導体の組成比を調整すれば、２次元電子ガス層を介して第１層と第１電極が低抵抗に接触することができ、オーミックコンタクトを得ることができる。

また、第１１の発明のように、本発明は電界効果トランジスタに適用することができる。

また、第１２〜１５の発明によると、ｎ型の第１層に対して、オーミックコンタクトをとることができ、コンタクト抵抗が低減された第１電極を有する半導体装置を製造することができる。

実施例１の試料１の構成を示した図。 ＡｌＮ膜１２を拡大して示した図。 エネルギーバンド図を示した図。 試料１の製造工程について示した図。 ＡｌＮ膜１２の厚さ分布を測定した結果を示すグラフ。 電流−電圧特性について示したグラフ。 実施例２の試料２の電極パターンを示した図。 コンタクト抵抗の測定結果を示したグラフ。 コンタクト抵抗の測定結果を示したグラフ。 実施例４の試料４の構成を示した図。

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１の試料１の構成を示した図である。試料１は、サファイア基板１０上にノンドープのＧａＮ層１１、Ｓｉドープのｎ−ＧａＮ層１２が形成され、ｎ−ＧａＮ層１２上にＡｌＮ膜１３を介してＴｉ／Ａｌからなる２つの電極１４ａ、１４ｂが離間して形成されている。ＧａＮ層１１の厚さは２μｍ、ｎ−ＧａＮ層１２の厚さは１μｍであり、ｎ−ＧａＮ層１２のＳｉ濃度は９×１０¹⁶／ｃｍ³ である。また、電極１４ａ、１４ｂは直径６００μｍの円形のパターンであり、電極１４ａと１４ｂの間隔は６ｍｍである。ＡｌＮ膜１３も電極１４ａ、１４ｂと略一致する円形のパターンである。また、電極１４ａ、１４ｂは、熱処理によるアロイ化を行っていないノンアロイの電極である。ｎ−ＧａＮ層１２は本発明の第１層に相当し、ＡｌＮ膜１３は本発明の第２層に相当している。

図２は、ＡｌＮ膜１３を拡大して示した図である。ＡｌＮ膜１３は、膜厚が異なる領域が複数混在した厚さの不均一な形状に形成されている。ＡｌＮ膜１３の厚さの平均は１５ｎｍ以下であるが、厚さの不均一な形状であるため厚さ３ｎｍ以下の非常に薄い領域１３ａが局所的に存在している。また、ＡｌＮ膜１３とｎ−ＧａＮ層１２との界面のｎ−ＧａＮ層１２側には、２次元電子ガス層１５が形成されている。
図３は、ｎ−ＧａＮ層１２、ＡｌＮ膜１３、電極１４ａについてのエネルギーバンド図を示している。ＡｌＮ膜１３と電極１４ａとの接合によりショットキー障壁１６が形成されている。一方、ＧａＮはＡｌＮよりも格子定数が大きいため、ｎ−ＧａＮ層１２とＡｌＮ膜１３との接合によりピエゾ電界効果が発生し、ｎ−ＧａＮ層１２のバンドはｎ−ＧａＮ層１２とＡｌＮ膜１３との界面において下側に曲げられる。そのため、ＡｌＮ膜１３とｎ−ＧａＮ層１２との界面のｎ−ＧａＮ層１２側には楔型形状の量子井戸が形成される。そしてこの量子井戸により、フェルミエネルギーが伝導帯の底より上となる領域、つまり２次元電子ガス層１５が形成される。

電極１４ａ、１４ｂと２次元電子ガス層１５との間は、ＡｌＮ膜１３の非常に薄い領域１３ａを介してトンネル電流が流れる。このトンネル電流により、電極１４ａ、１４ｂは２次元電子ガス層１５と低抵抗に接触する。このように、ＡｌＮ膜１３と電極１４ａとの接合により形成された２次元電子ガス層１５を介することによって、ショットキー障壁１６が存在するにもかかわらず、電極１４ａ、１４ｂはｎ−ＧａＮ層１２に対して低抵抗に接触することができる。

このように、実施例１の試料１は、電極１４ａ、１４ｂと２次元電子ガス層１５との間のトンネル電流を利用して、ｎ−ＧａＮ層１２とのコンタクト抵抗を低減し、オーミックコンタクトをとるものであるから、ＡｌＮ膜１３をなるべく薄くしてトンネル確率を高めることが望ましい。トンネル確率を高めることで、よりコンタクト抵抗を低減し、オーミック性を高めることができる。

試料１は、以下のようにして作製した。まず、サファイア基板１０上にＭＯＣＶＤ法を用い、成長温度を１０５０〜１０７０℃としてＧａＮ層１１、ｎ−ＧａＮ層１２、ＡｌＮ膜１３を積層させた（図４（ａ））。キャリアガスとして水素、窒素源としてアンモニア、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、ｎ型ドーパント源としてモノメチルシランを用いた。なお、ＡｌＮ膜１３の成長温度は上記に限るものではなく、ＡｌＮが結晶成長する温度であればよい。具体的には６００〜１２５０℃であればよい。結晶性の点からＡｌＮ膜１３の成長温度は、９００〜１２００℃とするのがより望ましい。また、ＧａＮ層１１、ｎ−ＧａＮ層１２の成長温度とＡｌＮ膜１３の成長温度は異なっていてもよいが、同じである方が製造工程が簡便となり望ましい。

このＡｌＮ膜１３の結晶成長において、ＧａＮとＡｌＮの格子定数の違いから、ＡｌＮ膜１３は島状に成長し、厚さが不均一となる。図５は、ＡｌＮ膜１３の厚さをＸ線反射率測定により求め、その膜厚分布について示したものである。主として１．９ｎｍ、４．１ｎｍ、７．２ｎｍ、１１．０ｎｍの厚さの領域が混在していることがわかる。特に厚さ１．９ｎｍの領域は、上記説明の領域１３ａに相当する領域である。

次に、ＡｌＮ膜１３上に、ＣＶＤ法によりＳｉＯ₂ 膜を形成し、ＳｉＯ₂ 膜上にレジスト膜（図示しない）を塗布してフォトリソグラフィによりパターンし、レジスト膜が形成されていない領域のＳｉＯ₂ 膜をエッチングすることで、電極１４ａ、１４ｂを形成する領域以外の領域が開口したパターンのＳｉＯ₂ 膜１７を形成した（図４（ｂ））。

次に、８０℃に煮沸したアンモニア過水溶液によるエッチングによって、ＳｉＯ₂ 膜１７に覆われていない領域のＡｌＮ膜１３を除去し、その後フッ酸系エッチング液によってＳｉＯ₂ 膜１７を除去した（図４（ｃ））。これにより、電極１４ａ、１４ｂを形成する領域にのみ、ＡｌＮ膜１３を残した。

次に、フォトリソグラフィ、蒸着、リフトオフによってＡｌＮ膜１３上に、２つの離間した電極１４ａ、１４ｂを形成した（図４（ｄ））。なお、メタルマスクと蒸着によって電極１４ａ、１４ｂを形成してもよい。以上が試料１の製造工程である。

図６は、試料１の電極１４ａ、１４ｂ間に電圧を印加し、電流−電圧特性を測定した結果を示すグラフである。また、比較のため、ＡｌＮ膜１３を設けずｎ−ＧａＮ層１２上に直接電極１４ａ、１４ｂを形成した以外は試料１と同じ構造の試料（以下比較例１の試料とする）を作製し、この比較例１の試料についても電流−電圧特性を測定した。図５のように、ＡｌＮ膜１３を形成した実施例１の試料１は、ＡｌＮ膜１３を形成しない比較例１の試料に比べて抵抗が低いことがわかる。これは、ｎ−ＧａＮ層１２と電極１４ａ、１４ｂの間にＡｌＮ膜１３を形成したことによりコンタクト抵抗が低減され、オーミック性が得られていることを示している。

実施例１の試料１および比較例１の試料の電極１４ａ、１４ｂを、図７に示すように円形に開口したパターンの電極２４ａと、その開口内に一定距離隔てて形成された円形パターンの電極２４ｂに替えて、実施例２の試料２と比較例２の試料を作製し、ＴＬＭ法によりコンタクト抵抗を評価した。図８はその結果である。ＡｌＮ膜１３を設けた実施例２の試料２についてはコンタクト抵抗は１０^-1Ωｃｍ² のオーダーであるが、ＡｌＮ膜１３を設けない比較例２の試料についてはコンタクト抵抗は１０³ Ωｃｍ² のオーダーであった。このように、ＡｌＮ膜１３を設けることで、コンタクト抵抗は４桁程度低減できることがわかった。

実施例２の試料２について、電極２４ａ、２４ｂ形成後に５００℃で２分間の熱処理によるアロイ化を行い、電極をアロイ電極とした試料３を作製した。また、比較例２の試料も同様にして熱処理によるアロイ化を行い、比較例３の試料を作製した。図９は、試料２、試料３、比較例２の試料、比較例３の試料の４通りについて、ＴＬＭ法によりコンタクト抵抗を評価した結果である。ＡｌＮ膜１３を設けたノンアロイ電極の試料２と、ＡｌＮ膜１３を設けないアロイ電極の比較例３の試料では、コンタクト抵抗はともにほぼ等しく、１０^-1Ωｃｍ² のオーダーであった。これに対してＡｌＮ膜１３を設けたアロイ電極の試料３は、試料２や比較例３の試料よりも３桁程度コンタクト抵抗が低く、約２×１０^-4ｃｍ² であった。

このように、ＡｌＮ膜１３を設け、さらに熱処理によるアロイ化を行なえば、ＡｌＮ膜１３を設けずにアロイ化を行った場合や、ＡｌＮ膜１３を設けてノンアロイとした場合よりもコンタクト抵抗を非常に低くできることがわかった。したがって、試料３の構成を半導体装置に適用すれば、半導体層の電極と接合する領域に、Ｓｉイオンの注入と高温での熱処理によるＳｉイオンの活性化によって高濃度のｎ型領域を形成する必要は無くなり、製造工程を簡略化できるとともに、半導体装置の特性劣化も防止することができる。

図１０は、実施例４の試料４の構成を示した図である。試料４は、サファイア基板１０上にノンドープのＧａＮ層１１、Ｓｉドープのｎ−ＧａＮ層１２が形成され、ｎ−ＧａＮ層１２上にＡｌＮ膜４３を介してＮｉからなる電極４４が形成され、その電極４４から離れた位置に、ＡｌＮ膜４３を介さずに直接ｎ−ＧａＮ層１２上にＮｉからなる電極４５が形成されている。電極４４は本発明の第１電極に相当し、電極４５は本発明の第２電極に相当している。ＡｌＮ膜４３は、実施例１のＡｌＮ膜１３と同様に、厚さが不均一であり、厚さの平均が１０ｎｍで、厚さ３ｎｍ以下の領域が局所的に存在している。また、電極４４、４５ともにノンアロイの電極である。

ｎ型のIII 族窒化物半導体とＮｉはショットキー接合を形成するため、電極４５はｎ−ＧａＮ層１２とショットキー接合する。一方、電極４４は、ｎ−ＧａＮ層１２上にＡｌＮ膜４３を介して形成されているため、実施例１において説明したようにオーミックコンタクトをとることができる。つまり、電極が同一材料であっても、ＡｌＮ膜４３を介しているか否かによってオーミック電極とショットキー電極とを選択的に形成することができる。また、電極４４も電極４５も材料は同じＮｉであるから、電極４４と電極４５は同時に形成することができる。

この試料４の構成を、ショットキー電極とオーミック電極の双方を必要とするＭＥＳＦＥＴなどの半導体装置に採用すれば、オーミック電極（たとえばソース・ドレイン電極）と、ショットキー電極（たとえばゲート電極）を同時に形成することができるため、製造工程を大幅に簡略化することができる。

なお、各実施例において、ｎ−ＧａＮ層上にＡｌＮ膜を介して電極を設けた構成としたが、本発明はこれらの材料の組み合わせに限るものではなく、III 族窒化物半導体からなるｎ型の第１層上に、第１層のIII 族窒化物半導体の格子定数よりも小さい組成比であるIII 族窒化物半導体からなる第２層を介して電極を設けた構成であれば、コンタクト抵抗を低減でき、オーミックコンタクトをとることができる。たとえば、第１層としてＩｎＧａＮ、第２層としてＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、またはＡｌＮとした構成や、第１層としてＧａＮ、第２層としてＡｌＧａＮとした構成であってもよい。また、第２層はノンドープである必要はなく、Ｓｉなどのｎ型不純物がドープされていてもよい。

また、実施例では電極としてＴｉ／ＡｌまたはＮｉを用いたが、電極の材料は従来より知られているものであればどのようなものでもよい。また、第２層および第１電極を形成する工程において、第２層をパターニングする際に用いるマスクを金属マスクとし、第２層のパターニング後に金属マスクをそのまま残して第１電極として用いるようにしてもよい。

また、第１層と第２層との接合界面に量子井戸を形成することができるのであれば、必ずしも第２層を不均一に形成する必要はなく、均一であってもよい。第２層を不均一な厚さとする場合は、厚さが３ｎｍ以下の領域が存在し、最も厚い領域が１５ｎｍ以下であることが望ましい。また、第２層を均一な厚さとする場合には、１〜１５ｎｍの厚さとするのが望ましく、１〜３ｎｍとするとより望ましい。

本発明は、オーミック電極を必要とするあらゆるIII 族窒化物半導体装置に適用することができる。たとえば、III 族窒化物半導体からなるＨＥＭＴなどの電界効果トランジスタにおけるソース電極、ドレイン電極の構造に適用することができる。

１０：サファイア基板
１１：ＧａＮ層
１２：ｎ−ＧａＮ層
１３：ＡｌＮ膜
１４ａ、１４ｂ：電極
１５：２次元電子ガス層

Claims (15)

1. III 族窒化物半導体からなるｎ型の第１層と、前記第１層上に形成された第１電極と、を備えた半導体装置において、
   前記第１層と前記第１電極の間に、III 族窒化物半導体からなり、前記第１層と前記第１電極の双方に接合する第２層を有し、
   前記第２層のIII 族窒化物半導体の格子定数は、前記第１層のIII 族窒化物半導体の格子定数よりも小さく、
   前記第２層の厚さが不均一である、
   ことを特徴とする半導体装置。
2. 前記第１電極は、前記第２層を介して前記第１層とオーミック接触することを特徴とする請求項１に記載の半導体装置。
3. III 族窒化物半導体からなるｎ型の第１層と、前記第１層上に形成され、該第１層に対してオーミック接触を得る第１電極を備えた半導体装置において、
   前記第１層と前記第１電極の間に、III 族窒化物半導体からなり、前記第１層と前記第１電極の双方に接合し、格子定数が、前記第１層のIII 族窒化物半導体の格子定数よりも小さい第２層を設け、
   前記第２層は、前記第１電極との接触面においてはショットキー障壁を形成し、前記第１層との接触面においては、伝導帯にフェルミ準位が形成され、前記第１電極のフェルミ準位と、前記第１層との接触面におけるフェルミ準位間で、電子を面内で部分的にトンネル伝導させることにより、前記第１電極を前記第１層に対してオーミック接触させたことを特徴とする半導体装置。
4. 前記第２層は、厚さが３ｎｍ以下の領域を含むことを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
5. 前記第１電極は、ノンアロイ電極であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
6. 前記第１層に接合する第２電極を有し、前記第１電極と前記第２電極は同一材料であることを特徴とする請求項５に記載の半導体装置。
7. 前記第１電極は、アロイ電極であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
8. 前記第２層は、ＡｌＮであることを特徴とする請求項１ないし請求項７のいずれか１項に記載の半導体装置。
9. 前記第１層のｎ型不純物濃度は、１×１０¹⁷／ｃｍ³ 以下であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の半導体装置。
10. 前記第１層および前記第２層のIII 族窒化物半導体の組成比は、前記第１層と前記第２層との界面の第１層側に、２次元電子ガス層が形成される比率である、ことを特徴とする請求項１ないし請求項９のいずれか１項に記載の半導体装置。
11. 前記半導体装置は、前記第１電極をソース電極とする電界効果トランジスタであり、前記第１層と前記第２層との接合面は、電界効果トランジスタのチャネル面ではない、ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載の半導体装置。
12. III 族窒化物半導体からなるｎ型の第１層上に、前記第１層のIII 族窒化物半導体の格子定数よりも小さくなる組成比であるIII 族窒化物半導体からなる第２層を、ＭＯＣＶＤ法によって形成する第１工程と、
    前記第２層をエッチングして前記第１層上の所定の領域にのみ前記第２層を残す第２工程と、
    前記第２層上に、前記第１電極を形成する第３工程と、
    を備えていることを特徴とする半導体装置の製造方法。
13. 前記第３工程は、前記第１層上に、前記第１電極と同一材料の第２電極を前記第１電極と同時に形成する工程である、ことを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記第３工程の後、熱処理によるアロイ化を行う第４工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
15. 前記第２層は、ＡｌＮであることを特徴とする請求項１２ないし請求項１４のいずれか１項に記載の半導体装置の製造方法。

Images