JP2009188215A - オーミック電極形成方法、電界効果トランジスタの製造方法、および電界効果トランジスタ - Google Patents

オーミック電極形成方法、電界効果トランジスタの製造方法、および電界効果トランジスタ Download PDF

Info

Publication number
JP2009188215A
JP2009188215A JP2008027002A JP2008027002A JP2009188215A JP 2009188215 A JP2009188215 A JP 2009188215A JP 2008027002 A JP2008027002 A JP 2008027002A JP 2008027002 A JP2008027002 A JP 2008027002A JP 2009188215 A JP2009188215 A JP 2009188215A
Authority
JP
Japan
Prior art keywords
layer
heat treatment
ohmic electrode
forming
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008027002A
Other languages
English (en)
Other versions
JP5303948B2 (ja
Inventor
Takahiro Sonoyama
貴広 園山
Masayoshi Ozaki
正芳 小嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2008027002A priority Critical patent/JP5303948B2/ja
Publication of JP2009188215A publication Critical patent/JP2009188215A/ja
Application granted granted Critical
Publication of JP5303948B2 publication Critical patent/JP5303948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】低コンタクト抵抗なn型III 族窒化物半導体のオーミック電極の形成方法。
【解決手段】まず、サファイア基板10上にバッファ層11、ノンドープGaN層12、ノンドープAlGaN層13を積層させた。次に、ノンドープAlGaN層13の表面に、電子線蒸着法によってTiからなる第1層100、および第1層100上にAlからなる第2層101を形成し、抵抗加熱蒸着法により第2層101上にNiからなる第3層102、および第3層102上にAuからなる第4層103を形成した。その後、瞬間熱処理により、950度で5秒間熱処理を行った。次にソース電極14とドレイン電極15の間に、ゲート電極16を形成した。
【選択図】図2

Description

本発明は、III 族窒化物半導体からなる半導体素子のオーミック電極を形成する方法に関する。
n型III 族窒化物半導体のオーミック電極として、Ti/AlやV/Al上にNi/Auなどのバリア層を形成した構造の電極が多く用いられている(たとえば特許文献1)。TiやVを用いるのはn型III 族窒化物半導体との密着性を高めるためであり、Alを用いるのはn型III 族窒化物半導体とのオーミック性がよいからである。最上層にAuを用いるのは、ワイヤボンディング等を良好に行うためである。NiはAlよりも融点が高いので、Al層上にNi層を設けることにより、Alが融解するのを防止することができ、AlとAuが反応して高抵抗化するのを防止することができる。
このようなオーミック電極は、n型III 族窒化物半導体上に蒸着法によりTi/Al/Ni/AuやV/Al/Ni/Auなどの多層膜を形成した後、熱処理を行うことで製造される。熱処理は低コンタクト抵抗化のために行うものである。これにより低抵抗化する理由は、n型III 族窒化物半導体中のN原子がAlによって吸い上げられ、N原子が抜けてドナーと同様の働きをする空孔が生じることにより、オーミック電極と接するn型III 族窒化物半導体の領域がn+ 領域化するためと考えられていて、熱処理温度が高温であるほど低抵抗化できるものと思われる。
特開平11−340571
しかし、上記のTi/AlやV/Al上にバリア層が形成された構造のオーミック電極の形成方法において、熱処理条件については従来詳しく検討されておらず、どのような条件で熱処理を行えばより低コンタクト抵抗化できるのか不明であった。
そこで本発明の目的は、適正な条件によって熱処理を行うことにより、低コンタクト抵抗なn型III 族窒化物半導体のオーミック電極を実現することである。
第1の発明は、n型のIII 族窒化物半導体表面上にオーミック電極を形成する方法において、III 族窒化物半導体表面に接するVからなる第1層を形成する工程と、第1層上にAlからなる第2層を形成する工程と、第2層上に、Alよりも融点の高い金属からなる第3層を形成する工程と、第3層上にAuからなる第4層を形成する工程と、瞬間熱処理(RTA)により800〜950度で0〜30秒間熱処理を行う工程と、を有することを特徴とするオーミック電極形成方法である。
熱処理温度を850〜900度とする場合は5〜20秒間行うことが望ましい。より低コンタクト抵抗化できるからである。
第2の発明は、第1の発明において、熱処理は、850〜950度で5〜20秒間行うことを特徴とするオーミック電極形成方法である。
第3の発明は、第1の発明において、熱処理は、(−3/10)×T+285≦t≦(−3/10)×T+295、900≦T≦950、ただしTは熱処理温度、tは処理時間、を満たす熱処理温度、処理時間で行うことを特徴とするオーミック電極形成方法である。
第4の発明は、n型のIII 族窒化物半導体表面上にオーミック電極を形成する方法において、III 族窒化物半導体表面に接するTiからなる第1層を形成する工程と、第1層上にAlからなる第2層を形成する工程と、第2層上に、Alよりも融点の高い金属からなる第3層を形成する工程と、第3層上にAuからなる第4層を形成する工程と、瞬間熱処理(RTA)により、875〜975度で0〜25秒間熱処理を行う工程と、を有することを特徴とするオーミック電極形成方法である。
第5の発明は、第4の発明において、熱処理は、(−3/10)×T+285≦t≦(−3/10)×T+295、900≦T≦950、ただしTは熱処理温度、tは処理時間、を満たす熱処理温度、処理時間で熱処理を行う工程と、を有することを特徴とするオーミック電極形成方法である。
第6の発明は、第4の発明において、熱処理は、875〜925度で15〜20秒間行うことを特徴とするオーミック電極形成方法である。
第7の発明は、第4の発明において、熱処理は、925〜975度で0〜10秒間行うことを特徴とするオーミック電極形成方法である。
第8の発明は、第1の発明から第7の発明において、第3層は、Niからなる単層もしくはNiを含む複層であることを特徴とするオーミック電極形成方法である。
第9の発明は、III 族窒化物半導体からなる電界効果トランジスタの製造方法において、第1の発明から第8の発明のオーミック電極形成方法を用いて、n型のIII 族窒化物半導体表面上にオーミック電極を形成する工程を有することを特徴とする電界効果トランジスタの製造方法である。
第10の発明は、第9の発明において、電界効果トランジスタはHFETであることを特徴とする電界効果トランジスタの製造方法である。
本発明においてIII 族窒化物半導体とは、GaN、AlGaN、InGaN、AlGaInNなど、一般式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるものである。n型不純物としては、Siなどを用いる。
また、本発明におけるn型のIII 族窒化物半導体には、ノンドープのIII 族窒化物半導体も含む。III 族窒化物半導体はn型不純物をドープしなくとも低濃度のn型を示すからである。なお、III 族窒化物半導体にn型不純物がドープされていると、熱処理によってn型不純物が拡散してしまうため、ノンドープのIII 族窒化物半導体表面上にオーミック電極が形成されることが望ましい。
また、瞬間熱処理(RTA:Rapid Thermal Annealing)は、ランプを用いて急加熱、急冷却する熱処理である。本発明において処理時間t、処理温度Tで熱処理を行うとは、RTAにより熱処理温度Tまで昇温した後、その熱処理温度Tを処理時間t維持し、その後降温することを意味する。したがって、処理時間が0秒というのは、熱処理を全く行わないことを意味するものではなく、ある熱処理温度Tまで昇温した後、すぐに降温することを意味する。
また、第3層は、Alよりも融点の高い金属であればよく、Ni、Mo、Wなどを用いることができる。また、これらの金属を含む複層であってもよい。
第11の発明は、III 族窒化物半導体からなり、ノンドープのIII 族窒化物半導体表面上にオーミック電極が形成された電界効果トランジスタにおいて、オーミック電極は、ノンドープのIII 族窒化物半導体表面上に設けられたTiまたはVからなる第1層と、第1層上に設けられたAlからなる第2層と、第2層上に設けられたAlよりも融点の高い金属からなる第3層と、第3層上に設けられたAuからなる第4層と、により構成されていることを特徴とする電界効果トランジスタである。
第12の発明は、第11の発明において、電界効果トランジスタは、ノンドープのAlGaNと、GaNとのヘテロ接合構造を有したHFETであり、オーミック電極は、ノンドープのAlGaN表面上に形成されていることを特徴とする電界効果トランジスタである。
第13の発明は、第11の発明または第12の発明において、第3層は、Ni、Mo、Wのいずれかからなることを特徴とする電界効果トランジスタである。
第1の発明のように、Vからなる第1層、Alからなる第2層、Alよりも融点の高い金属からなる第3層、Auからなる第4層の構成のオーミック電極では、瞬間熱処理により800〜950度で0〜30秒間熱処理を行うと、低コンタクト抵抗なオーミック電極を形成することができる。特に第2の発明のように、熱処理温度が850〜950度においては、処理時間を5〜20秒間とすると、より低コンタクト抵抗なオーミック電極を形成することができる。
また、第3の発明のように、熱処理温度が900〜950度においては、(−3/10)×T+285≦t≦(−3/10)×T+295、ただしTは熱処理温度、tは処理時間、を満たす処理時間で熱処理を行うと、より低コンタクト抵抗なオーミック電極を形成することができる。
また、第4の発明のように、Tiからなる第1層、Alからなる第2層、Alよりも融点の高い金属からなる第3層、Auからなる第4層の構成のオーミック電極では、瞬間熱処理により、875〜975度で0〜25秒間熱処理を行うと、低コンタクト抵抗なオーミック電極を形成することができる。特に第5の発明のように、熱処理温度が900〜950度においては、(−3/10)×T+285≦t≦(−3/10)×T+295、ただしTは熱処理温度、tは処理時間、を満たす熱処理温度、処理時間で熱処理を行うと、より低コンタクト抵抗なオーミック電極を形成することができる。もしくは第6、7の発明のように、875〜925度では15〜20秒間、925〜975度では0〜10秒間、熱処理を行うことでもより低コンタクト抵抗なオーミック電極を形成することができる。
また、第8の発明のように、第3層には、Niからなる単層もしくはNiを含む複層を用いることができる。
また、第9、10の発明のように、本発明は、オーミック電極の低コンタクト抵抗化が強く求められるHFETなどの電界効果トランジスタの製造に用いるのに適している。
また、第11〜13の発明によると、コンタクト抵抗の低い電界効果トランジスタを実現することができる。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
実施例1は、Ti/Al/Ni/Au構造のオーミック電極を有する、AlGaN/GaNのヘテロ構造のHFET(図1参照)を作製し、熱処理の条件(処理温度、処理時間)の違いによるコンタクト抵抗の変化を検討するものである。
HFETは、以下のようにして作製した。まず、サファイア基板10上にMOCVD法によってバッファ層11、ノンドープGaN層12、ノンドープAlGaN層13を積層させた。用いた原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )であり、キャリアガスにはH2 またはN2 を用いた。次に、フォトリソグラフィによりレジスト膜を所定のパターンに形成した後、ノンドープAlGaN層13の表面に電子線蒸着法によってTiからなる第1層100、および第1層100上にAlからなる第2層101を形成し、抵抗加熱蒸着法により第2層101上にNiからなる第3層102、および第3層102上にAuからなる第4層103を形成した。膜厚は、第1層100が175Å、第2層101が600Å、第3層102が350Å、第4層103が500Åである。その後、レジスト膜を除去することで、Ti/Al/Ni/Au構造のソース電極14およびドレイン電極15を形成した。その後、低コンタクト抵抗化のために熱処理を行った。次に、ソース電極14とドレイン電極15の間に、フォトリソグラフィ、真空蒸着、リフトオフによってゲート電極16を形成した。
このHFETは、ノンドープGaN層12とノンドープAlGaN層13との界面17をチャネルとして動作するノーマリオン型の素子である。
ソース電極14およびドレイン電極15形成後の熱処理は、処理温度が550〜950度まで50度ごと、処理時間5、20、60秒間の計27の条件で行った。また、熱処理は窒素ガス雰囲気中において行った。熱処理は、RTA(Rapid Thermal Annealing)装置を用いた瞬間熱処理により行った。また、RTA装置には1秒あたり100度加熱することができるものを用いた。
上記各条件による熱処理の結果、処理時間が20秒間および60秒間では750度以上の処理温度、処理時間が5秒間では800度以上の処理温度で良好なオーミック特性が得られることがわかった。
また、800〜950度の温度範囲において、各処理時間における処理温度とコンタクト抵抗率の関係を解析したところ、図2のグラフに示す結果を得た。短時間かつ高温の熱処理であるほどコンタクト抵抗率が低くなる傾向にあり、処理温度が900度の場合は処理時間が20秒間、処理温度が950度の場合は処理時間が5秒間で、最もコンタクト抵抗率が低くなった。このことから、処理温度が875〜925度の場合は処理時間が15〜20秒間、処理温度が925〜975度の場合は処理時間が0〜10秒間、の条件で熱処理を行うと低コンタクト抵抗化できて望ましいと推察される。さらには、処理温度をT(900≦T≦950)、処理時間をtとして、(−3/10)×T+285≦t≦(−3/10)×T+295、を満たす処理時間tの範囲が、その処理温度Tにおいて最もコンタクト抵抗化に適した処理時間tの範囲であると推察される。なお、処理時間が0秒間というのは、熱処理を行わないことを意味するものではなく、処理温度まで昇温させた後すぐに降温させることを意味する。
また、これらの各処理時間、各処理温度でのコンタクト抵抗率のうち、最もコンタクト抵抗率が低くなるのは、処理時間が5秒間、処理温度が950度の時で、そのコンタクト抵抗率は約5.4×10-7Ωcm2 であった。HFETのコンタクト抵抗率は、1×10-5Ωcm2 以下であることが望まれているが、この値はそれを十分に満たしている。
以上の結果から、Ti/Al/Ni/Au構造のオーミック電極の低コンタクト抵抗化に適した熱処理条件は、875〜925度の場合は15〜20秒間、925〜975度の場合は0〜10秒間、熱処理を行うことである。もしくは、処理温度をT(900≦T≦950)、処理時間をtとして、(−3/10)×T+285≦t≦(−3/10)×T+295、を満たす処理時間、処理温度で熱処理を行うことである。また、最も望ましい熱処理条件は、瞬間熱処理により950度で5秒間行うことである。
実施例2は、V/Al/Ni/Au構造のオーミック電極を有する、AlGaN/GaNのヘテロ構造のHFET(図3参照)を作製し、熱処理条件によるコンタクト抵抗の違いを検討するものである。HFETの構造は、オーミック電極であるソース電極24とドレイン電極25の構造以外については実施例1と同様であり、製造方法についても同様である。ソース電極24とドレイン電極25の構造は、ノンドープAlGaN層13の表面にVからなる第1層200、第1層200上にAlからなる第2層201、第2層201上にNiからなる第3層202、第3層202上にAuからなる第4層203が形成されたV/Al/Ni/Au構造である。第1層200、第2層201は電子線蒸着法、第3層202、第4層203は抵抗加熱蒸着法により形成した。膜厚は、第1層200が175Å、第2層201が600Å、第3層202が350Å、第4層203が500Åである。この実施例2におけるHFETもまた、実施例1におけるHFETと同様にノンドープGaN層12とノンドープAlGaN層13との界面17をチャネルとして動作するノーマリオン型の素子である。
V/Al/Ni/Au構造のソース電極24とドレイン電極25形成後の熱処理は、処理温度が550〜950度まで50度ごと、処理時間5、20、60秒間の計27の条件で、窒素ガス雰囲気中において熱処理を行った。熱処理は、実施例1で用いたものと同一のRTA装置を用いた瞬間熱処理により行った。
上記各条件による熱処理の結果、処理時間が60秒間では700度以上の処理温度、処理時間が5秒間、20秒間では750度以上の処理温度で良好なオーミック特性が得られることがわかった。
また、800〜950度の温度範囲において、各処理時間における処理温度とコンタクト抵抗率の関係を解析したところ、図4のグラフに示す結果を得た。実施例1と同様の傾向、つまり、短時間かつ高温の熱処理であるほどコンタクト抵抗率が低くなる傾向にあり、処理時間が20秒間では850〜900度の処理温度、処理時間が5秒間では950度の処理温度で最もコンタクト抵抗率が低くなった。このことから、処理温度が850〜950度の場合は処理時間が5〜20秒間の条件で熱処理を行うと低コンタクト抵抗化できて望ましいと推察される。特に、処理温度が900〜950度の範囲においては、処理温度をT(900≦T≦950)、処理時間をtとして、(−3/10)×T+285≦t≦(−3/10)×T+295、を満たす処理時間tの範囲が、その処理温度Tにおいて最もコンタクト抵抗化に適した処理時間tの範囲であると推察される。また、処理温度が850〜900度の範囲においては、処理時間を5〜20秒間とするとよく、とくに処理時間が20秒間であればコンタクト抵抗率がより低くより望ましいことがわかる。
また、これらの各処理時間、各処理温度でのコンタクト抵抗率のうち、最もコンタクト抵抗率が低くなるのは、処理時間が5秒間、処理温度が950度の時で、そのコンタクト抵抗率は約3.8×10-6Ωcm2 であった。
以上の結果から、V/Al/Ni/Au構造のオーミック電極の低コンタクト抵抗化に適した熱処理条件は、瞬間熱処理により800〜950度で0〜30秒間行うことである。より望ましくは、850〜950度で5〜20秒間行うことである。特に、処理温度が900〜950度の範囲においては、処理温度をT(900≦T≦950)、処理時間をtとして、(−3/10)×T+285≦t≦(−3/10)×T+295、を満たす処理時間で熱処理を行うことが望ましい。また、処理温度が850〜900度の範囲では、処理時間を5〜20秒間とすることが望ましく、20秒間とすることがさらに望ましい。最も望ましい熱処理条件は、瞬間熱処理により950度で5秒間行うことである。
実施例では第3層にNiを用いているが、W、Moなどの他の高融点金属を用いてもよい。また、第3層は単層に限らず、高融点金属からなる複層であってもよい。
また、実施例では、熱処理は窒素ガス雰囲気中で行っているが、III 族窒化物半導体と反応しない不活性ガス雰囲気中で行ってもよい。
また、実施例ではオーミック電極をノンドープのAlGaN上に形成しているが、本発明はAlGaNに限るものではなく、III 族窒化物半導体であればよい。また、ノンドープでもn型不純物がドープされていてもよいが、ノンドープである方が望ましい。n型不純物がドープされていると、熱処理によってn型不純物が拡散してしまうためである。
また、実施例は本発明のオーミック電極形成方法をHFETに適用した例であるが、本発明はこれ以外にもさまざまな半導体素子に適用することができる。特に、オーミック電極の低コンタクト抵抗化が強く求められる電界効果トランジスタに本発明を適用すると、効果が高く望ましい。
本発明によると、低コンタクト抵抗なIII 族窒化物半導体からなるHFETなどを実現することができる。
HFETの構造を示す図。 処理温度とコンタクト抵抗率の関係を示すグラフ。 HFETの構造を示す図。 処理温度とコンタクト抵抗率の関係を示すグラフ。
符号の説明
10:サファイア基板
11:バッファ層
12:ノンドープGaN層
13:ノンドープAlGaN層
14:ソース電極
15:ドレイン電極
16:ゲート電極
100:第1層
101:第2層
102:第3層
103:第4層

Claims (13)

  1. n型のIII 族窒化物半導体表面上にオーミック電極を形成する方法において、
    前記III 族窒化物半導体表面に接するVからなる第1層を形成する工程と、
    前記第1層上にAlからなる第2層を形成する工程と、
    前記第2層上に、Alよりも融点の高い金属からなる第3層を形成する工程と、
    前記第3層上にAuからなる第4層を形成する工程と、
    瞬間熱処理(RTA)により800〜950度で0〜30秒間熱処理を行う工程と、
    を有することを特徴とするオーミック電極形成方法。
  2. 前記熱処理は、850〜950度で5〜20秒間行うことを特徴とする請求項1に記載のオーミック電極形成方法。
  3. 前記熱処理は、
    (−3/10)×T+285≦t≦(−3/10)×T+295、900≦T≦950、ただしTは熱処理温度、tは処理時間、
    を満たす熱処理温度、処理時間で行うことを特徴とする請求項1に記載のオーミック電極形成方法。
  4. n型のIII 族窒化物半導体表面上にオーミック電極を形成する方法において、
    前記III 族窒化物半導体表面に接するTiからなる第1層を形成する工程と、
    前記第1層上にAlからなる第2層を形成する工程と、
    前記第2層上に、Alよりも融点の高い金属からなる第3層を形成する工程と、
    前記第3層上にAuからなる第4層を形成する工程と、
    瞬間熱処理(RTA)により、875〜975度で0〜25秒間熱処理を行う工程と、
    を有することを特徴とするオーミック電極形成方法。
  5. 前記熱処理は、
    (−3/10)×T+285≦t≦(−3/10)×T+295、900≦T≦950、ただしTは熱処理温度、tは処理時間、
    を満たす熱処理温度、処理時間で熱処理を行う工程と、
    を有することを特徴とする請求項4に記載のオーミック電極形成方法。
  6. 前記熱処理は、875〜925度で15〜20秒間行うことを特徴とする請求項4に記載のオーミック電極形成方法。
  7. 前記熱処理は、925〜975度で0〜10秒間行うことを特徴とする請求項4に記載のオーミック電極形成方法。
  8. 前記第3層は、Niからなる単層もしくはNiを含む複層であることを特徴とする請求項1ないし請求項7のいずれか1項に記載のオーミック電極形成方法。
  9. III 族窒化物半導体からなる電界効果トランジスタの製造方法において、
    請求項1ないし請求項8のいずれか1項に記載のオーミック電極形成方法を用いて、n型のIII 族窒化物半導体表面上にオーミック電極を形成する工程を有することを特徴とする電界効果トランジスタの製造方法。
  10. 前記電界効果トランジスタはHFETであることを特徴とする請求項9に記載の電界効果トランジスタの製造方法。
  11. III 族窒化物半導体からなり、ノンドープのIII 族窒化物半導体表面上にオーミック電極が形成された電界効果トランジスタにおいて、
    前記オーミック電極は、
    前記ノンドープのIII 族窒化物半導体表面上に設けられたTiまたはVからなる第1層と、
    前記第1層上に設けられたAlからなる第2層と、
    前記第2層上に設けられたAlよりも融点の高い金属からなる第3層と、
    前記第3層上に設けられたAuからなる第4層と、
    により構成されていることを特徴とする電界効果トランジスタ。
  12. 前記電界効果トランジスタは、ノンドープのAlGaNと、GaNとのヘテロ接合構造を有したHFETであり、
    前記オーミック電極は、前記ノンドープのAlGaN表面上に形成されていることを特徴とする請求項11に記載の電界効果トランジスタ。
  13. 前記第3層は、Ni、Mo、Wのいずれかからなることを特徴とする請求項11または請求項12に記載の電界効果トランジスタ。
JP2008027002A 2008-02-06 2008-02-06 オーミック電極形成方法、および電界効果トランジスタの製造方法 Expired - Fee Related JP5303948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027002A JP5303948B2 (ja) 2008-02-06 2008-02-06 オーミック電極形成方法、および電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027002A JP5303948B2 (ja) 2008-02-06 2008-02-06 オーミック電極形成方法、および電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009188215A true JP2009188215A (ja) 2009-08-20
JP5303948B2 JP5303948B2 (ja) 2013-10-02

Family

ID=41071165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027002A Expired - Fee Related JP5303948B2 (ja) 2008-02-06 2008-02-06 オーミック電極形成方法、および電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5303948B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014676A (ja) * 2009-07-01 2011-01-20 Sharp Corp 電子デバイス及びオーミック電極形成方法
JP2011066075A (ja) * 2009-09-15 2011-03-31 New Japan Radio Co Ltd 半導体装置
WO2011078252A1 (ja) * 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のn型コンタクト電極およびその形成方法
JP2015035534A (ja) * 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9000485B2 (en) 2011-10-27 2015-04-07 Samsung Electronics Co., Ltd. Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
JPWO2014148255A1 (ja) * 2013-03-19 2017-02-16 シャープ株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
WO2017169364A1 (ja) * 2016-03-30 2017-10-05 スタンレー電気株式会社 n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体
JP2019129158A (ja) * 2018-01-19 2019-08-01 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059508A (ja) * 2005-08-23 2007-03-08 Nec Corp n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059508A (ja) * 2005-08-23 2007-03-08 Nec Corp n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012064479; B.Jacobs, et al.,: '"Optimisation of the Ti/Al/Ni/Au ohmic contact on AlGaN/GaN FET structures"' Journal of Crystal Growth 241, 200205, p15-18, Elsevier *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014676A (ja) * 2009-07-01 2011-01-20 Sharp Corp 電子デバイス及びオーミック電極形成方法
JP2011066075A (ja) * 2009-09-15 2011-03-31 New Japan Radio Co Ltd 半導体装置
JP5670349B2 (ja) * 2009-12-22 2015-02-18 株式会社トクヤマ III族窒化物半導体のn型コンタクト電極およびその形成方法
KR101701337B1 (ko) 2009-12-22 2017-02-01 가부시키가이샤 도쿠야마 Ⅲ족 질화물 반도체의 n형 접촉 전극과 그 형성 방법 및 그를 포함하는 III족 질화물 반도체
KR20120109519A (ko) * 2009-12-22 2012-10-08 가부시키가이샤 도쿠야마 Ⅲ족 질화물 반도체의 n형 접촉 전극 및 그 형성 방법
EP2518758A1 (en) * 2009-12-22 2012-10-31 Tokuyama Corporation N-type contact electrode comprising a group iii nitride semiconductor, and method for forming same
EP2518758A4 (en) * 2009-12-22 2014-04-30 Tokuyama Corp TYPE N CONTACT ELECTRODE COMPRISING A GROUP III NITRIDE SEMICONDUCTOR AND METHOD FOR FORMING THE SAME
US8865591B2 (en) 2009-12-22 2014-10-21 Tokuyama Corporation N-type contact electrode formed on an N-type semiconductor layer and method of forming same using a second metal electrode layer heat-treated after being formed on a first, heat-treated metal electrode layer
WO2011078252A1 (ja) * 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のn型コンタクト電極およびその形成方法
CN102687247A (zh) * 2009-12-22 2012-09-19 株式会社德山 Ⅲ族氮化物半导体的n型接触电极及其形成方法
US9000485B2 (en) 2011-10-27 2015-04-07 Samsung Electronics Co., Ltd. Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
JPWO2014148255A1 (ja) * 2013-03-19 2017-02-16 シャープ株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2015035534A (ja) * 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2017169364A1 (ja) * 2016-03-30 2017-10-05 スタンレー電気株式会社 n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体
JPWO2017169364A1 (ja) * 2016-03-30 2019-02-07 スタンレー電気株式会社 n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体
JP2019129158A (ja) * 2018-01-19 2019-08-01 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法
JP7076092B2 (ja) 2018-01-19 2022-05-27 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法

Also Published As

Publication number Publication date
JP5303948B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP5634681B2 (ja) 半導体素子
JP5303948B2 (ja) オーミック電極形成方法、および電界効果トランジスタの製造方法
JP6014023B2 (ja) 酸化ニッケルを含むゲートを有する半導体デバイス及びその作製方法
US8759878B2 (en) Nitride semiconductor device and method for manufacturing same
US9276098B2 (en) High electron mobility transistor and method of manufacturing the same
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
JP6444789B2 (ja) 半導体装置及びその製造方法
JP5166576B2 (ja) GaN系半導体素子の製造方法
JP6933466B2 (ja) ヘテロ接合電界効果トランジスタ
JP2010232297A (ja) 半導体装置
JP2007273856A (ja) 半導体装置
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2011171440A (ja) Iii族窒化物系へテロ電界効果トランジスタ
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP2007200975A (ja) 半導体装置とその製造法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2007088252A (ja) 電界効果トランジスタ
JP2007088252A5 (ja)
JP2009224643A (ja) 電界効果トランジスタおよびその製造方法
JP5431756B2 (ja) Iii族窒化物半導体からなる半導体装置
JP2006261474A (ja) 窒化物系半導体デバイス
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP5540685B2 (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees