JPWO2017169364A1 - ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体 - Google Patents

ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体 Download PDF

Info

Publication number
JPWO2017169364A1
JPWO2017169364A1 JP2018508606A JP2018508606A JPWO2017169364A1 JP WO2017169364 A1 JPWO2017169364 A1 JP WO2017169364A1 JP 2018508606 A JP2018508606 A JP 2018508606A JP 2018508606 A JP2018508606 A JP 2018508606A JP WO2017169364 A1 JPWO2017169364 A1 JP WO2017169364A1
Authority
JP
Japan
Prior art keywords
type
layer
electrode
single crystal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018508606A
Other languages
English (en)
Other versions
JP6910345B2 (ja
Inventor
祐 三嶋
祐 三嶋
伴光 佐藤
伴光 佐藤
俊之 小幡
俊之 小幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of JPWO2017169364A1 publication Critical patent/JPWO2017169364A1/ja
Application granted granted Critical
Publication of JP6910345B2 publication Critical patent/JP6910345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)

Abstract

【課題】発光素子、レーザーダイオード等の半導体素子に使用できるｎ型積層構造体において、特に、Ａｌを含むｎ型ＩＩＩ族窒化物単結晶層を有する場合に、接触抵抗値をより低下させた良好なｎ型電極を有するｎ型積層体を提供するn電極形成方法を提供する。
【解決手段】 ｎ型ＩＩＩ族窒化物単結晶層上に形成されるｎ型電極であって、
該ｎ型電極が、該ｎ型ＩＩＩ族窒化物単結晶層上に形成される第一電極層、及び該第一電極層上に形成される第二電極層を有し、少なくとも該第一電極層が、窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が０．２以上２．０以下となることを特徴とするｎ型電極である。
【選択図】図１

Description

本発明は、新規なｎ型電極、該ｎ型電極の製造方法、及び該該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体に関する。詳しくは、特定量の酸素原子を含む新規なｎ型電極に関するものであり、さらに、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体に関する。
本発明のｎ型電極、及びｎ型積層構造体は、半導体ウェハ（チップ）に適用でき、レーザーダイオード、及び発光ダイオード等に適用することができる。
ＩＩＩ族窒化物半導体であるｎ型ＧａＮ層と電極とのコンタクトは、Ｔｉ／Ａｌ／Ａｕ等の金属の構成で比較的良好な接触抵抗値が得られている。例えば、ｎ型コンタクト電極として、ｎ型半導体層であるＧａＮ層上に、ＴｉとＡｌを順次形成し、Ａｌよりも高融点の金属を積層するｎ型コンタクト電極の形成方法が開示されている（例えば、特許文献１参照）。該特許文献１には、Ａｌより高融点の金属として、Ａｕ、Ｔｉ、Ｎｉ、Ｐｔ、Ｗ、Ｍｏ、Ｔａ、Ｃｕなどが挙げられており、特にＴｉ、Ａｌとの密着性が高いＡｕが良いことが示されている。以上の方法は、ｎ型ＧａＮ層上に形成するｎ型電極について記載されている
加えて、本発明者等は、Ａｌを含むｎ型ＩＩＩ族窒化物単結晶層上のｎ型電極の形成方法について提案している。波長が３００ｎｍ以下の深紫外領域で発光し、しかも光出力の高い発光ダイオード、及びレーザーダイオードを実現するためには、Ａｌを含むＩＩＩ族窒化物からなるｎ型半導体層（ｎ型ＩＩＩ族窒化物単結晶層）が必要となる。本発明者等は、このようなＡｌを含むｎ型ＩＩＩ族窒化物単結晶層上に形成されるｎ型電極において、仮説ではあるが、Ａｌの酸化を防止して接触抵抗の低いｎ型電極の形成方法を提案している。具体的には、ｎ型窒化物単結晶層上にＴｉからなる層を形成した後、所定の温度で熱処理を行い、該熱処理後に、さらに第二電極層としてＡｌからなる層を形成してから、再度熱処理を行うことにより、ｎ電極を起因とした電圧を小さくできることを報告している（特許文献２参照）。
特開平７−２２１１０３号公報 国際公開ＷＯ２０１１／０７８２５２号パンフレット
上記方法等によれば、ｎ型ＧａＮ層、Ａｌを含むｎ型ＩＩＩ族窒化物単結晶層である場合に、良好な接触抵抗値のｎ型コンタクト電極が得られている。
しかしながら、今後より一層、ＩＩＩ族窒化物からなる半導体素子が汎用的に使用される、特に、Ａｌを含むｎ型ＩＩＩ族窒化物単結晶層を有する半導体素子が汎用的に使用されるためには、ｎ型ＩＩＩ族窒化物単結晶層とｎ型電極との接触抵抗値をより低減することが望まれている。つまり、今後、より出力の高い半導体素子を製造するためには、より高い電流を印加する必要がある。そうすると電圧値も高くなるため、耐久性の高い半導体素子とするためには、より一段と接触抵抗を低減する必要がある。
したがって、本発明の目的は、ｎ型ＩＩＩ族窒化物単結晶層とｎ型電極との接触抵抗値をより低減することができる、ｎ型電極、及び該ｎ型電極の製造方法を提供することにある。さらに、接触抵抗値がより低減したｎ型積層構造体を提供することにある。
本発明者等は、上記課題を解決するため、鋭意検討を行った。そして、接触抵抗の高いｎ型積層構造体は、ｎ型ＩＩＩ族窒化物単結晶層に存在するダメージ層（単結晶を構成するＩＩＩ族原子の一部が脱離して組成の変化がみられる部分。図３参照）の厚さに影響することを見出した。さらに、このダメージ層は、ｎ型電極を形成する際の熱処理によって生じることを見出した。そして、このダメージ層を薄くするために、該熱処理の条件等を様々検討したところ、特定濃度の酸素原子を含むようにｎ型電極を形成することにより、上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち、第一の本発明は、ｎ型ＩＩＩ族窒化物単結晶層上に形成されるｎ型電極であって、該ｎ型電極が、該ｎ型ＩＩＩ族窒化物単結晶層上に形成される第一電極層、及び該第一電極層上に形成される第二電極層を有し、少なくとも該第一電極層が窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が０．２以上２．０以下となることを特徴とするｎ型電極である。
第二の本発明は、ｎ型窒化物単結晶層上に、前記第一の本発明のｎ型電極を有するｎ型積層構造体である。
第三の本発明は、ｎ型ＩＩＩ族窒化物単結晶層上にｎ型電極を形成する方法において、
該ｎ型電極となる金属層を形成する工程が、
該ｎ型ＩＩＩ族窒化物単結晶層上に第一金属層を形成する工程、
該第一金属層を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層を形成する工程、並びに
該第一電極層上に第二電極層を形成する工程を含むことを特徴とするｎ型電極の形成方法である。
本発明は、特定の濃度範囲であるが、積極的にｎ型電極に酸素原子を含ませるものである。特許文献１、２等に記載しているが、従来技術では、ｎ型電極を形成する金属層は、酸化されると金属層同士の密着強度が低下したり、抵抗値が高くなることが知られていた。そのため、従来の技術において、ｎ型電極に酸素原子を積極的に含ませることなどは実施されていなかった。本発明は、これに反して、特定の酸素原子の濃度であれば、性能に優れたｎ型電極となることを見出し、完成したものであり、従来技術とは全く技術思想が異なる発明である。
本発明によれば、ｎ型ＩＩＩ族窒化物単結晶層上にｎ型電極を有するｎ型積層構造体の接触抵抗をより低減することができる。特に、抵抗値が高いＡｌを含むｎ型ＩＩＩ族窒化物単結晶層を有する場合にも、接触抵抗値を低減することができるため、優れた発明である。
本発明によれば、ｎ型電極形成時に生じ易い、ｎ型ＩＩＩ族窒化物単結晶層における結晶を構成している原子の脱離を少なくすることができる。その結果、原子が脱離したダメージ層の厚みを低減することができ、接触抵抗を低減することができる。
ｎ型電極の形成における工程図 実施例２のｎ型ＩＩＩ族窒化物単結晶層/ｎ電極界面のＳＴＥＭ（走査型透過型電子顕微鏡）−ＨＡＡＤＦ（高角環状暗視野）像 比較例１のｎ型単結晶層/ｎ電極界面のＳＴＥＭ−ＨＡＡＤＦ像
以下、本発明の実施の形態について適宜図面を参照して説明する。ただし、以下に説明するｎ型積層構造体（ｎ型ＩＩＩ族窒化物単結晶層上にｎ型電極を有する構造体）は、本発明の技術思想を具体化した一例であって、本発明を限定するものではない。例えば、以下に記載されている構成要素の寸法、材質、形状、その相対的配置等は特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。
図１（ｅ）に、ｎ型電極６を形成したｎ型積層構造体の概略図（一例）を示す。以下に、これらについて非限定的な典型例を説明する。本発明のｎ型電極５は、ｎ型ＩＩＩ族窒化物単結晶上に形成される。先ず、ｎ型ＩＩＩ族窒化物単結晶層について説明する。
（ｎ型ＩＩＩ族窒化物単結晶層）
本発明において、ｎ型ＩＩＩ族窒化物単結晶層は、公知の方法で製造することができる。なお、本発明においてＩＩＩ族窒化物とは、一般式ＡｌＡＩｎＢＧａ１−Ａ−ＢＮ（ただし、Ａ、Ｂ、Ｃは、０≦Ａ≦１．０、０≦Ｂ≦１．０、０≦Ａ＋Ｂ≦１．０を満足する。）で示される組成を満足するものを意味する。なお、ＩＩＩ族窒化物をｎ型とするためには、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）のようなｎ型不純物（ドナー）を通常１×１０１７〜５×１０２０（原子／ｃｍ３）、好ましくは１×１０１８〜５×１０１９（原子／ｃｍ３）ドープする必要があるが、上記組成式においては、これら不純物濃度は考慮していない。不純物の濃度を上記範囲とすることで、ｎ型ＩＩＩ族窒化物単結晶層の結晶性およびコンタクト特性が向上する。このようなｎ型ＩＩＩ族窒化物単結晶層は、ＭＯＣＶＤ法により製造できる。ｎ型ＩＩＩ族窒化物単結晶層は、上記の組成範囲内の単一の層であってもよいし、組成の異なる複数の層から形成されていてもよく、組成が連続的に変化する傾斜層であってもよい。
図１には、本発明のｎ型電極を形成する際の工程図を示している。この図を基に説明する。前記ｎ型ＩＩＩ族窒化物単結晶層２は、その用途に応じて、組成や構成を適宜決定すればよい。例えば、該ｎ型ＩＩＩ族窒化物単結晶層２は、サファイア基板のような単結晶基板１上や、該基板１上に組成の異なるＩＩＩ族窒化物単結晶層が１層以上形成された積層体上に、形成されていてもよい。
該基板１、ｎ型ＩＩＩ族窒化物単結晶層２の厚みは、使用する用途に応じて適宜決定すればよい。ｎ型ＩＩＩ族窒化物単結晶層２の厚みは、通常、０．５〜５．０μｍである。また、熱処理により生じるダメージ層２ｂの厚みは、２５ｎｍ以下であることが好ましく、２０ｎｍ以下となることがより好ましい。なお、このダメージ層２ｂは、熱処理で生じるものと考えられ、存在しないのが最も良い。そのため、ダメージ層２ｂの最も好ましい厚みは０μｍである。
このようなｎ型ＩＩＩ族窒化物単結晶層２は、例えば、有機金属気相成長法（ＭＯＣＶＤ法）により形成することができる。具体的には、市販の装置を使用し、前記単結晶基板１上に、または、前記積層体１上に、ＩＩＩ族原料ガス、例えば、トリメチルアルミニウムのような有機金属のガスと、窒素源ガス、例えば、アンモニアガスのような原料ガスを基板上に供給することにより、ｎ型ＩＩＩ族窒化物単結晶層２を形成することができる。前記ＭＯＣＶＤ法によりｎ型ＩＩＩ族窒化物単結晶層２を形成する条件は、公知の方法を採用することができる。
本発明においては、前記方法に従いｎ型ＩＩＩ族窒化物単結晶層２を形成することができる。該ｎ型ＩＩＩ族窒化物単結晶層２は、特に制限されるものではなく、前記組成で示されるＩＩＩ族窒化物単結晶から構成されればよい。そのため、ｎ型ＩＩＩ族窒化物単結晶層２は、ＧａＮ層であってよい。ただし、本発明の方法は、特に、ｎ型ＩＩＩ族窒化物単結晶層２がＡｌを含むＩＩＩ族窒化物単結晶から構成される場合、中でも、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０＜ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ＜１．０を満たす有理数とし、ｘ＋ｙ＋ｚ＝１．０である）で示される組成を満足するＩＩＩ族窒化物単結晶から構成される場合に、優れた効果を発揮する。
このようなＡｌを含むＩＩＩ族窒化物単結晶層２の電子親和力は、Ａｌの含有率が高いほど小さくなる。このとき、金属と接合したときのショットキーバリアは増大し、低接触抵抗化しにくくなるとともに、オーミック接合は得られ難くなる。本発明によれば、従来の技術では良好な接触抵抗値が得られ難い、Ａｌを高含有率で含むＩＩＩ族窒化物単結晶層よりなるｎ型ＩＩＩ族窒化物単結晶層であっても、優れた効果を得ることができる。
そのため、本発明においては、Ａｌの含有量が多いＩＩＩ族窒化物単結晶からなるｎ型半導体層の場合に、特に好適に適用される。具体的には、ｎ型ＩＩＩ族窒化物単結晶層２が、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０＜ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ＜１．０好ましくは０．５≦ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ≦０．５を満たす有理数であり、ｘ＋ｙ＋ｚ＝１．０である。）で示される組成を満足するＩＩＩ族窒化物単結晶から構成される場合に、好適に適用できる。上記Ａｌの含有量が多いＩＩＩ族窒化物単結晶の中でも、好ましくはｘが０．５以上であり、特に好ましくはｘが０．６以上であるＩＩＩ族窒化物単結晶からなるｎ型ＩＩＩ族窒化物単結晶層の場合に、本発明の方法は、特に好適に適用される。なお、この場合、ｙは０以上０．１以下であればよいが、特にｙは０であることが好ましい。なお、特に制限されるものではないが、ｎ型ＩＩＩ族窒化物単結晶層層の屈折率は、１．５〜３．０である。屈折率は、ｎ型ＩＩＩ族窒化物単結晶層の組成等により調整することができる。
（ｎ型電極）
本発明は、前記ｎ型ＩＩＩ族窒化物単結晶層２上に形成されるｎ型電極５に関するものである。そして、該ｎ型電極５は、第一電極層３ｂ、及び該第一電極層３ｂ上に形成される第二電極層４ｂを有し、少なくとも該第一電極層３ｂが窒素原子、及び酸素原子を含有する。そして、該第一電極層３ｂにおいては、窒素原子に対する酸素原子の原子数比（[Ｏ]／[Ｎ]）が０．２以上２．０以下でなければならない。第一電極層３ｂが酸素原子を含むことにより、推定ではあるが、ｎ型電極が形成する際の熱処理時に、ｎ型ＩＩＩ族窒化物単結晶層２から原子が脱離するのを抑制することができ、ダメージ層２ｂを厚くならないようにできるものと考えられる。その結果、ダメージ層２ｂが薄く、接触抵抗値の低いｎ型積層構造体（図１の（ｅ））が製造できるものと考えられる。なお、第一電極層３ｂにおける窒素原子に対する酸素原子の原子数比は、下記の実施例で説明する方法により算出した値である。
本発明のｎ型電極５の第一電極層３ｂにおいて、窒素原子に対する酸素原子の原子数比が０．２未満の場合には、ｎ型電極の密着性向上、合金化、接触抵抗値の低下等の目的で実施する熱処理時に生じるダメージ層２ｂ（単結晶を構成する原子の一部が脱離して、組成の変化がみられる部分。図３参照。）が厚くなり（ダメージ層を薄くする効果が低減される傾向にあり）、接触抵抗値が増加するため好ましくない。一方、窒素原子に対する酸素原子の原子数比が２．０を超える場合には、酸化膜としての性質が強調され、ｎ型電極の密着性、導電性が低下するため好ましくない。接触抵抗値、密着性、導電性等を考慮すると、ｎ型電極５（第一電極層３ｂ）において、窒素原子に対する酸素原子の原子数比は、０．５以上２．０以下とすることがより好ましく、１．５以上２．０以下とすることがさらに好ましい。この窒素原子は、ｎ型電極を形成する金属と窒化物を形成する形で含まれることが好ましい。また、酸素原子は、窒素と同様、酸化物を形成する形で含まれることが好ましい。
（好適なｎ型電極 第一電極層／第二電極層）
ｎ型電極５の構成は、酸素原子が上記範囲で含まれれば、公知の構成とすることができる。中でも、前記ｎ型電極が、前記ｎ型ＩＩＩ族窒化物単結晶層上に形成される第一電極層３ｂ、及び該第一電極層３ｂ上に形成される第二電極層４ｂを有し、少なくとも該第一電極層が酸素原子を含有する構成とする（図１参照）。すなわち、第一電極層３ｂが前記ｎ型ＩＩＩ族窒化物単結晶層２と密着性のよい構成とし、かつこの第一電極層３ｂが酸素原子を前記範囲（窒素原子に対する酸素原子の原子数比が０．２以上２以下となる範囲）で含むことにより、効率よく、該ｎ型ＩＩＩ族窒化物単結晶層２のダメージ層２ｂを薄くすることができ、接触抵抗値を低減することができる。
（第一電極層）
この第一電極層３ｂは、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属の窒化物であることが好ましい。この窒化物層は[Ｏ]／[Ｎ]が前記範囲にあり、いわゆる酸窒化物ともいえる。上記金属は、Ａｌを含有するＩＩＩ族窒化物に対して活性を有し、高温で反応して窒化物を形成するという共通の性質を有する。このため、下記に詳述する熱処理によって、第一電極層３ｂは、ｎ型ＩＩＩ族窒化物単結晶層２（ダメージ層２ｂが存在する場合には、ダメージ層２ｂ）との界面において、窒化チタン（ＴｉＮ）、窒化バナジウム（ＶＮ）、窒化タンタル（ＴａＮ）といった前記金属の窒化物或いは前記金属とＡｌの複合窒化物からなる層（反応層）が形成される。そして、この反応層を有することにより、電子空乏層を薄くし（ショットキーバリアの幅を狭くし）、トンネル効果が発現するような界面状態となり、接触抵抗値を低減できるものと考えられる。
さらに、本発明においては、この第一電極層３ｂが酸素原子を含む。この第一電極層３ｂにおいて、窒素原子に対する酸素原子の原子数比が、０．２以上２．０以下となること必要であり、０．５以上２．０以下となることがより好ましく、１．５以上２．０以下となることがさらに好ましい。
第一電極層３ｂは、後述する第二電極層４ｂとの兼ね合いを考慮すると、ＴｉＮであることが最も好ましい。また、第一電極層３ｂの厚みは、特に制限されるものではないが、１ｎｍ以上５０ｎｍ以下であることが好ましい。
なお、後述する本発明の実施例においては、Ｔｉを用いて第一電極層３ｂを作製した態様を例示しているが、「ＪＯＵＲＮＡＬ ＯＦ ＥＬＥＣＴＲＯＮＩＣ ＭＡＴＥＲＩＡＬＳ， Ｖｏｌ．３７，Ｎｏ．５，２００８」、「ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ １００， ０４６１０６（２００６）」等に示される類似性から、Ｖ或いはＴａを用いた場合にも同様の効果が得られると考えられる。
（第二電極層）
本発明において、前記第一電極層３ｂ上に形成される前記第二電極層４ｂは、仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属（以下、単に「高導電性金属」とする場合もある）を含むことが好ましい。一般に、金属の仕事関数は、測定方法及び出典により若干数値が異なることがあるが、本発明ではＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ，４８，４７２９（１９７７）に記載された仕事関数を指すこととする。第二電極層５ｂが高導電性金属を含むことにより、ショットキーバリアを増大させることなく、接触抵抗を低くすることができる。第二電極層４ｂは、窒素原子、及び酸素原子を含むこともできる。ただし、接触抵抗値をより低減するためには、第二電極層４ｂは、窒素原子、及び酸素原子を含まないことが好ましい。
高導電性金属としては、Ａｌ（比抵抗２．６５×１０−６Ω・ｃｍ、仕事関数：４．２８ｅＶ）、Ａｇ（比抵抗１．５９×１０−６Ω・ｃｍ、仕事関数：４．２６ｅＶ）、Ｃｕ（比抵抗１．９２×１０−６Ω・ｃｍ、仕事関数：４．６５ｅＶ）等を挙げることができるが、低コストで高い効果が得られることからＡｌを使用することが好ましい。
第二電極層４ｂは、高導電性金属からなる層（高導電性金属層）のみからなっていてもよいが、他の金属を含んでなることが好ましい。具体的には、例えば、第一電極層３ｂとの接合性が高くなるという理由から、Ｔｉ、ＶおよびＴａからなる群より選ばれる少なくとも１種の金属からなる接合金属を含むことが好ましい。また、安定して接触抵抗を低くすることができ、オーミック接合を実現することも可能となると言う理由から、Ａｕ及び／又はＰｔからなる貴金属を含むことが好ましい。また、貴金属の拡散を防止するために、Ｎｉ（比抵抗６．２×１０−６Ω・ｃｍ、仕事関数：５．１５ｅＶ）を含むこともできる。
第二電極層４ｂが高導電性金属以外の金属を含む場合には、その他の金属は、第二電極層内で拡散された状態で存在してもよい。下記に詳述するが、第二電極層４ｂを形成する際に、熱処理を行うと、例えば、前記接合金属からなる層、高導電性金属からなる層、および貴金属からなる層がきれいに区別できるわけではなく、各金属が拡散した状態で存在するようになる。金属が拡散した状態の一例を挙げると、以下のような積層構造があげられる。すなわち、第一電極層３ｂ上に接合金属層４１、高導電性金属層４２、及び貴金属層４３の順で積層して加熱処理すると、第一電極層３ｂ側から、下記の拡散層が形成される。
第一電極層３ｂと接合金属とが混在した層／
高導電性金属が拡散移動して形成された、ほぼ高導電性金属からなる層／
貴金属が拡散移動して形成された貴金属、高導電性金属、接合金属を含む層
が形成されるようになる。
第二電極層４ｂの厚みは、特に制限されるものではなく、２０ｎｍ以上であればよい。なお、第二電極層４ｂの厚みの上限は、構成する金属の種類、多層構成により、最適な厚みが異なるため、一概に限定できないが、通常、生産性、経済性を考慮すると、２００ｎｍである。多層構成の場合は、合計の厚みが上記範囲を満足することが好ましい。
次に、本発明のｎ型電極５、ｎ型積層構造体（図１の（ｅ））の製造方法について説明する。
（ｎ型ＩＩＩ族窒化物単結晶層の準備）
ｎ型ＩＩＩ族単結晶層２は、前記の方法で製造できる。そして、通常、その上にｎ型電極５を形成する場合には、以下のような表面処理を行うことが好ましい。ＩＩＩ族窒化物半導体素子を製造する場合には、ｎ型電極を形成するｎ型ＩＩＩ族窒化物単結晶層２上に、さらにｐ型半導体層を積層する。そして、このｐ型半導体層の一部をエッチング処理（例えば、塩素原子を含む塩素系ガス、フッ素原子を含むフッ素系ガス等のハロゲン系ガスによるドライエッチング処理）により除去し、残ったｐ型半導体層上にｐ型コンタクト電極を形成し、エッチング処理により露出させたｎ型ＩＩＩ族窒化物単結晶層２上にｎ型電極５を形成する。本発明の方法は、このような方法により露出したｎ型ＩＩＩ族窒化物単結晶層２上に、ｎ型電極を形成する場合にも有効に適用できる。さらには、上記ドライエッチング処理した後、酸溶液、あるいはアルカリ溶液による表面処理を行ったｎ型ＩＩＩ族窒化物単結晶層上に、ｎ型電極を形成する場合にも有効に適用できる。当然のことながら、本発明の方法は、ドライエッチング処理を行わず、酸溶液、或いはアルカリ溶液による表面処理を行っただけのｎ型ＩＩＩ族窒化物単結晶層上に、ｎ型電極を形成する場合にも有効に適用できる。なお、上記ではいわゆる横型デバイスを例示したが、本発明は縦型デバイスにも適用できる。該表面処理により、ｎ型ＩＩＩ族窒化物単結晶層２表面の酸化膜、水酸化膜、または、ドライエッチング、機械研磨等の処理によって受けたｎ型ＩＩＩ族窒化物単結晶層２の劣化層を除去することができる。次に、この表面処理について説明する。
先ず、酸溶液による表面処理の方法を具体的に説明する。使用する酸溶液としては、塩酸、フッ酸、王水等の無機酸溶液、三フッ化ホウ素エーテラート等の有機酸溶液を使用することができる。これらの酸溶液は、ｎ型ＩＩＩ族窒化物単結晶層表面に形成される自然酸化膜や水酸化膜を除去する作用を持つ。酸溶液の濃度、温度、処理時間（酸溶液への浸漬時間）は、使用する薬液に応じて適宜最適化すればよい。表面処理の方法としては、前記酸溶液中に基板を浸漬させる方法が挙げられる。好ましい態様を例示すれば、濃度が１０ｗｔ％以上４０ｗｔ％以下の無機酸溶液中に、５０℃以上該溶液の沸点以下、好ましくは７０℃以上１００℃以下の温度で１分間以上２０分間以下、ｎ型ＩＩＩ族窒化物単結晶層を浸漬して表面処理することが好ましい。
次に、アルカリ溶液による表面処理の方法を具体的に説明する。使用するアルカリ溶液としては、水酸化カリウム水溶液、水酸化ナトリウム水溶液等の無機アルカリ溶液、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液等の有機アルカリ溶液を使用することができる。これらのアルカリ溶液を使用した場合、ｎ型ＩＩＩ族窒化物単結晶層をウェットエッチングする作用を持つと考えられる。アルカリ溶液の濃度、温度、処理時間（アルカリ溶液への浸漬時間）は、使用する薬液に応じて適宜最適化すればよい。表面処理の方法としては、前記アルカリ溶液中に基板を浸漬させる方法が挙げられる。好ましい態様を例示すれば、濃度が１０ｗｔ％〜２０ｗｔ％の無機アルカリ溶液中に、５０℃以上該溶液の沸点以下、好ましくは７０℃以上１００℃以下の温度で１分間以上２０分間以下、III族窒化物単結晶からなるｎ型半導体層を浸漬して表面処理することが好ましい。
本発明の方法は、以上のような表面処理したｎ型ＩＩＩ族窒化物単結晶層２上にｎ型電極５を形成する場合に好適に適用できる。次に、ｎ型電極５の製造方法について説明する。
（ｎ型電極の製造方法）
ｎ型電極の製造方法は、第一電極層３ｂが窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が０．２以上２．０以下となるように製造すれば、特に制限されるものではない。ただし、効率よく、第一電極層３ｂに上記範囲の窒素原子、及び酸素原子を含ませるためには、以下の方法を採用することが好ましい。すなわち、該ｎ型電極となる金属層をｎ型ＩＩＩ族窒化物単結晶層上に形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行う工程を含む方法を採用することが好ましい。この方法について説明する。先ず、ｎ型ＩＩＩ族窒化物単結晶層上に、ｎ型電極となる金属層を積層する。そして、該ｎ型電極となる金属層を形成する工程が、該ｎ型ＩＩＩ族窒化物単結晶層上に第一金属層を形成する工程、該第一金属層を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層を形成する工程、並びに該第一電極層上に第二電極層を形成する工程を含むことが好ましい。
（熱処理）
熱処理の条件は、特に制限されるものではないが、酸素ガスの割合が０．１〜１０体積％である、酸素ガス、及び不活性ガス（ただし、酸素ガスと不活性ガスとの合計体積を１００体積％とする）を含む混合ガス雰囲気中、８００℃以上１２００℃以下の温度で処理（静置）することが好ましい。不活性ガスは、特に制限されるものではないが、アルゴンガス、ヘリウムガス、窒素ガスが挙げられ、特に窒素ガスであることが好ましい。なお、酸素ガスの体積割合は、２５℃における状態である。以下、同じである。
酸素ガスの割合が０．１〜１０体積％であることにより、効率よく、所望とする酸素原子を含むｎ型電極５とすることができる。また、混合ガス雰囲気中の温度が８００℃未満の場合には、ショットキーバリアを小さくする効果のある金属の窒化物層（金属とｎ型層との反応層）が形成され難くなる。一方、１２００℃を超える場合には、ｎ型層の分解が進行し易くなる。
このような熱処理は、ｎ型電極を形成する場合に通常用いられるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：瞬間熱処理）装置を用いて実施することができる。熱処理の時間は、ｎ型ＩＩＩ族窒化物単結晶層２の組成、第一金属層３の種類、厚さ等に応じて適宜決定すればよいが、３０秒以上９０秒以下で実施することが好ましい。なお、熱処理の時間には、昇温過程の時間を含むものではない。昇温時間は、できるだけ短い方がよいが、装置の容積、性能、熱処理温度等により影響されるため、通常、１２０秒以下であることが好ましく、さらには６０秒以下であることが好ましい。昇温時間の最短時間は、装置の性能に大きく影響されるため一概に限定できないが、通常、１０秒である。このような条件下において、酸素ガスの割合が０．１〜１０体積％、不活性ガスの割合が９０〜９９．９体積％（酸素ガスと窒素ガスとの合計１００体積％）とすればよい。
なお、この熱処理は、温度が上記範囲であれば、一定の温度であってもよいし、上記範囲内で変動してもよい。
本発明において、ｎ型電極５が窒素原子、及び酸素原子を効率よく含むようにするためには、以下のような工程を含んで製造することが好ましい。具体的には、該ｎ型電極５となる金属層を形成する工程が、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる第一金属層３を前記ｎ型ＩＩＩ族窒化物単結晶層２上に形成する工程、該第一金属層３を形成した後、酸素ガス、及び窒素ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層３ｂを形成する工程、及び該第一電極層３ｂ上に第二電極層４ｂを形成する工程を含むことが好ましい。このような工程を含むことにより、ｎ電極中に、容易に所望の割合となる窒素原子、及び酸素原子を含ませることができる。図１に好適な製造方法の工程等を示した。次に、この好適な方法について説明する。
（好適な第一電極層３ｂの形成方法）
（第一金属層３を形成する工程 図１（ａ）から（ｂ））
本発明においては、先ず、ｎ型ＩＩＩ族窒化物単結晶層２上に、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる第一金属層３を形成することが好ましい。
第一金属層３を積層する方法は、公知の方法を採用すればよい。具体的な方法としては、前記ｎ型ＩＩＩ族窒化物単結晶層２の表面に、電子線真空蒸着法にて金属膜を成膜する方法を挙げることができる。金属膜を蒸着する際のチャンバー内圧力は、不純物等の影響を低減するために１．０×１０−３Ｐａ以下であることが好ましい。
第一金属層３の厚みは、特に制限されるものではないが、第一電極層３ｂの厚みが１〜１００ｎｍとなるように決定すればよい。第一電極層３ｂのみを作製して確認したところ、第一金属層３と第一電極層３ｂとは厚みの変化がなかった。そのため、第一金属層３の厚みは、１〜１００ｎｍとすることが好ましい。
そして、本発明の最も好適な方法は、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる該第一金属層３を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理（第一熱処理）を行い、第一電極層３ｂを形成する工程を含む。
（混合ガス雰囲気中での熱処理（第一熱処理） 図１；第一の熱処理）
本発明においては、ｎ型ＩＩＩ族窒化物単結晶層２上に第一金属層３を積層した後、酸素ガス、及び窒素ガスを含む混合ガス雰囲気中で熱処理を行うことにより、第一金属層３を第一電極層３ｂに変換する際に、該第一電極層３ｂに酸素原子、及び窒素原子を含ませることが容易となる。
前記の通り、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属は、ｎ型ＩＩＩ族窒化物単結晶層２と反応して、該金属の窒化物（例えば、ＴｉＮ）層となり、第一電極層３ｂが窒素原子を含むようになる。酸素ガス、及び窒素ガスを含む混合ガス雰囲気中で熱処理（第一熱処理）を行うことにより、酸素原子を第一電極層３ｂが含むようになる。そして、推定ではあるが、本熱処理、及び下記に詳述する第二電極層４ｂを形成する際の熱処理時に生じるダメージ層２ｂを薄くすることができる。そのため、第一電極層３ｂを形成する際に、酸素原子を含ませるようにすることで、第一、二電極層を形成する際の熱処理時に生じるｎ型ＩＩＩ族窒化物単結晶層２からの原子の脱離を抑制できると考えられる。その結果、効率よくｎ型ＩＩＩ族窒化物単結晶層２のダメージ層４を薄くすることができ、ｎ型積層構造体の接触抵抗値を低下することができる。酸素原子を含む層を有することで、ｎ型ＩＩＩ族窒化物単結晶層２からの原子の脱離（電極側に原子が移行するものと考えられる）を抑制することができるため、第二電極層４ｂが酸素原子を含んでもよいが、上記理由のため、第一電極層３ｂが酸素原子を含むことが好ましい。
混合ガス中の熱処理（第一熱処理）の条件は、特に制限されるものではないが、上記の通り、酸素ガスの割合が０．１〜１０体積％である酸素ガス、及び不活性ガス（ただし、酸素ガスと不活性ガスとの合計体積１００体積％とする）を含む混合ガス雰囲気中、８００℃以上１２００℃以下の温度で処理（静置）することが好ましい。不活性ガスは、特に制限されるものではないが、アルゴンガス、ヘリウムガス、窒素ガスが挙げられ、特に窒素ガスであることが好ましい。
酸素ガスの割合が０．１〜１０体積％であることにより、効率よく、所望とする酸素原子を含む第一電極層３ｂとすることができる。また、混合ガス雰囲気中の温度が８００℃未満の場合には、ショットキーバリアを小さくする効果のある金属の窒化物層（金属とｎ型層との反応層）が形成され難くなる。一方、１２００℃を超える場合には、ｎ型層の分解が進行する傾向にある。
酸素ガスの割合が１０体積％を超える場合、第一電極層３ｂの酸化（酸素導入）が必要以上に進行する傾向にある。金属酸化物は上記で説明したとおり、熱処理時に生じるｎ型ＩＩＩ族窒化物単結晶層２からの原子の脱離を抑制できるため接触抵抗の低減に繋がるが、本来導電性は低いため、必要以上に存在した場合は、接触抵抗の増加につながる。すなわち、接触抵抗の低減において、金属酸化物の存在量には最適な範囲があり、この範囲を実現するためには熱処理時の混合ガス雰囲気において、酸素ガスの割合を０．１〜１０体積％とすることが好ましい。
このような第一熱処理は、上記熱処理で説明した方法と同様の方法が採用できる。具体的には、ｎ型電極を形成する場合に、通常用いられるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：瞬間熱処理）装置を用いて実施することができる。第一熱処理の時間は、ｎ型ＩＩＩ族窒化物単結晶層２の組成、第一金属層３の種類、厚さ等に応じて適宜決定すればよいが、３０秒以上９０秒以下で実施することが好ましい。なお、該第一熱処理の時間には、昇温過程の時間を含むものではない。昇温時間は、できるだけ短い方がよいが、装置の容積、性能、熱処理温度等により影響されるため、通常、１２０秒以下であることが好ましく、さらには６０秒以下であることが好ましい。昇温時間の最短時間は、装置の性能に大きく影響されるため一概に限定できないが、通常、１０秒である。このような条件下において、酸素ガスの割合が０．１〜１０体積％、不活性ガスの割合が９０〜９９．９体積％（酸素ガスと窒素ガスとの合計１００体積％）とすればよい。
なお、この第一熱処理は、温度が上記範囲であれば、一定の温度であってもよいし、上記範囲内で変動してもよい。また、変動する場合、第一の熱処理温度との比較は、平均値を比較すればよい。
（第二電極層４ｂの形成方法）
本発明において、第二電極層４ｂは、酸素原子を含んでもよい。ただし、上記の通り、より高性能なｎ型積層構造体とするためには、第二電極層４ｂは、酸素原子を含まない方が好ましい。
第二電極層４ｂは、公知の方法で製造することができる。例えば、特許文献２の第二層の形成方法と同じ方法を採用することができる。具体的には、前記第二電極層４ｂを形成する工程が、仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属からなる高導電性金属層４２を含む第二金属層５を前記第一電極層４ｂ上に形成する工程、該第二金属層４を形成した後、７００℃以上１０００℃以下の温度で熱処理する第二熱処理工程を含むことが好ましい。この方法において、第二金属層４を形成する方法は、金属の種類は違うが、第一金属層３を形成する方法と同じ方法を採用することができる。
（第二金属層を形成する工程）
本発明においては、前記方法で形成した第一電極層３ｂ上に、仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属からなる高導電性金属層を形成することが好ましい。
第二金属層を積層する方法、公知の方法を採用すればよい。具体的な方法としては、前記第一電極層３ｂの表面に、電子線真空蒸着法にて金属膜を成膜する方法を挙げることができる。金属膜を蒸着する際のチャンバー内圧力は、不純物等の影響を低減するために１．０×１０−３Ｐａ以下であることが好ましい。
第二金属層の厚みは、特に制限されるものではないが、第二電極層の厚みが１０〜１０００ｎｍとなるように決定すればよい。第二金属層の厚みを変えて様々な第二電極層を作製したところ、第二金属層と第二電極層との厚みには変化がなかった。そのため、第二金属層の厚みは、１０〜１０００ｎｍとすることが好ましい。
（第二熱処理）
本発明において、第二熱処理の温度は、７００℃以上１０００℃以下であることが好ましい。この温度範囲を満足することにより、より接触抵抗値を低下させることができる。第一電極層３ｂと第二電極層４ｂとの密着性、第一電極層３ｂとｎ型ＩＩＩ族窒化物単結晶層２との密着性を考慮すると、第二熱処理の温度は、７００℃以上８５０℃以下とすることがより好ましい。また、この第二熱処理温度は、前記表面処理したｎ型ＩＩＩ族窒化物単結晶層上にｎ型電極を形成する場合には、表面処理の態様により、その温度を変えることが好ましい。この理由は、明らかではないが、表面処理の態様の違いにより、ｎ型ＩＩＩ族窒化物単結晶層２の表面状態が異なることに起因しているものと考えられる。具体的な温度条件を説明すると、ｎ型ＩＩＩ族窒化物単結晶層２を酸溶液により表面処理した場合には、第二熱処理の温度は、７４０℃以上８５０℃以下とすることが好ましく、さらに、７５０℃以上８４０℃以下とすることが好ましい。一方、アルカリ溶液により表面処理した場合には、第二熱処理の温度は、７００℃以上８５０℃以下とすることが好ましく、さらに、７２５℃以上８００℃以下とすることが好ましい。
また、第一電極層３ｂとｎ型ＩＩＩ族窒化物単結晶層２との強固な密着を保持するために、第二熱処理の温度は、第一熱処理の温度よりも低くすることが好ましい。具体的には、第二熱処理の温度は、第一熱処理よりも５０℃以上低い温度とすることが好ましい。また、第一熱処理と第二熱処理との温度差の上限は、特に、制限されるものではないが、５００℃以下であることが好ましく、さらには、２５０℃以下であることが好ましい。
なお、この第二熱処理は、温度が上記範囲であれば、一定の温度であってもよいし、上記範囲内で変動してもよい。また、変動する場合、第一熱処理温度との比較は、平均値を比較すればよい。
（好適な第二電極層の形成方法 図１；図１（ｄ）から第二熱処理）
本発明においては、上記方法でｎ型電極、およびｎ型積層構造体を製造することができる。ただし、より高性能なｎ型電極、およびｎ型積層構造体とするためには、第二金属層を以下の多層構造とし、その後、第二熱処理を実施することが好ましい（図１参照）。
すなわち、例えば、第一電極層３ｂとの接合性が高くなるという理由から、Ｔｉ、ＶおよびＴａからなる群より選ばれる少なくとも１種の金属からなる接合金属層を含むことが好ましく、該接合金属層は該多層構造の最下層に配置されることが更に好ましい。また、安定して接触抵抗を低くすることができ、オーミック接合を実現することも可能となると言う理由から、Ａｕ及び／又はＰｔからなる貴金属層を含むことが好ましく、該貴金属層は高導電性金属層より上層に配置されることが特に好ましい。
第二金属層４の最も好ましい態様としては上記２つの効果が同時に得られることから、前記接合金属層４１、前記高導電性金属層４２、及び前記貴金属層４３がこの順で第一電極層３ｂ上に積層された含む多層構造を有することが好ましい。
つまり、前記第二金属層４を前記第一電極層３ｂ上に形成する工程が、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる接合金属層４１を前記第一電極層３ｂ上に形成する工程、
仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属からなる高導電性金属層４２を該接合金属層４１上に形成する工程、並びに
ＡｕおよびＰｔからなる群より選択される少なくとも１種の貴金属からなる貴金属層４３を該高導電性金属層４２上に形成する工程を含むことが好ましい。
このような多層構造とした後、前記第二熱処理工程を実施する。この第二熱処理時において、前記貴金属の拡散性を制御し、ボイド発生防止(ボイドを埋める）機能を損なうことなく、貴金属がｎ型半導体層にまで拡散して接触するのをより確実に防止するために、前記貴金属層４３の直下にＮｉ（比抵抗６．２×１０−６Ω・ｃｍ、仕事関数：５．１５ｅＶ）層を形成してもよい。
第二金属層４が多層構造の場合、前記接合金属層４１の厚みは、５ｎｍ以上２０ｎｍ以下であることが好ましく、前記高導電性金属層４２の厚みは、１０ｎｍ以上３００ｎｍ以下であることが好ましく、前記貴金属層４３の厚みは、５ｎｍ以上６０ｎｍ以下とすることが好ましい。
第一電極層３ｂ上に、接合金属層４１、前記高導電性金属層４２、及び前記貴金属層４３をこの順で積層した後、前記第二熱処理の条件で処理することにより、接合金属、高導電性金属、及び貴金属を含む第二電極層４ｂを形成することができる。
（ＩＩＩ族窒化物半導体）
上記方法によれば、ｎ型ＩＩＩ族窒化物単結晶層上にオーミック特性が良好なｎ型電極を形成できる。そうして得られたＩＩＩ族窒化物半導体は、低電圧での駆動が可能となり、そのため、ＬＥＤデバイス等、省エネルギーが必要不可欠なデバイスに使用することができる。
以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。
実施例１
（ｎ型ＩＩＩ族窒化物単結晶層の準備）
ＭＯＣＶＤ法を用いて、Ｃ面ＡｌＮ基板（一辺７ｍｍ角、厚さ５００μｍ）上に、Ｓｉを１．０×１０１９ [ｃｍ−３]ドープしたＡｌ０．７Ｇａ０．３Ｎ層（１ μｍ）をｎ型半導体層として形成した。
（第一電極層の形成）
（第一金属層の形成）
ｎ型ＩＩＩ族窒化物単結晶層表面を、塩素系ガスを用いてドライエッチングした。その後、該基板を濃度３７ｗｔ％の塩酸に４０℃の温度で１５分間浸漬させて、Ａｌ０．７Ｇａ０．３Ｎ層の表面処理を行った。次に、真空蒸着によってｎ型ＩＩＩ族窒化物単結晶層上にＴｉ（１０ｎｍ）層を形成した。
（第一熱処理（熱処理））
第一金属層を形成したｎ型ＩＩＩ族窒化物単結晶層を、３体積％の酸素ガス／９７体積％の窒素ガスの混合ガス雰囲気中において、１０００℃で１分間熱処理することで第一電極層を形成した。
（第二電極層の形成）
（第二金属層の形成；接合金属層／高導電性金属層／貴金属層の形成）
真空蒸着によって、第一電極層上にＴｉ（１０ｎｍ）/Ａｌ（２００ｎｍ）/Ａｕ（５ｎｍ）層をこの順で形成した。
（第二熱処理）
その後、窒素ガス雰囲気中において、８２５℃で１分間熱処理することでｎ型電極（ｎ型積層構造体）を形成した。
（ｎ型電極、ｎ型積層構造体の特性）
得られたｎ型電極、ｎ型積層構造体の特性を以下のように評価した。
（ダメージ層の厚み及び第一電極層の組成確認）
ＴＥＭ（透過型電子顕微鏡）用の薄片試料を得るために、ｎ型電極（ｎ型積層構造体）を、ＦＩＢ装置（ＳＩＩ製ＳＭＩ３０５０）を用いて加工した。先ず、ＦＩＢ装置にて観察される２次イオン顕微鏡（ＳＩＭ）像により、ｎ型電極の形成領域を確認し、フェナントレンガスを用いてカーボン保護膜を該領域に形成した。その後、ＦＩＢ装置に装備されているマイクロプロ―ビングシステムを用いて、ｎ電極形成領域の一片を抽出した。抽出した一片をＴＥＭ観察用ナノメッシュ（ＳＩＩナノテクノロジー社製）に固定し、薄片加工を行った。薄片加工はＦＩＢ装置を用い、加速電圧３０ｋＶのＧａイオンを照射して行った。試料に対するダメージを抑えるため、ビーム電流値は３ｎＡを超えないよう対物絞りを調整し、切片厚みがおおよそ１００ｎｍになるまで薄くした。こうすることによりｎ型電極（ｎ型積層構造体）の薄片試料を作製した。得られた薄片試料に対し、ＴＥＭ装置（ＦＥＩ社製Ｔｅｃｎａｉ Ｆ２０）に搭載されているＳＴＥＭ機能によりＨＡＡＤＦ像観察を行いダメージ層の厚みを測定し、併せてＴＥＭ装置に搭載されているＥＤＳ（エネルギー分散型Ｘ線分光）分析機能により、第一電極層の酸素原子、窒素原子の確認を行った。
ＳＴＥＭ−ＨＡＡＤＦ像では、試料を構成する元素の原子番号や密度に応じたコントラストが得られ、構成元素が軽いほど、また、疎であるほど暗く観察される。ＥＤＳ分析により、ｎ型ＩＩＩ族窒化物単結晶層表面近傍の暗く観察された領域と、表面から離れた明るく観察された領域を比較したところ、暗い領域では、Ａｌ及びＧａのＸ線強度の低下が確認された。そこで、ｎ型ＩＩＩ族窒化物単結晶層表面に存在する、暗く観察された領域をダメージ層とし、厚みの測定を行った。その結果、２０．７μｍであった。また、得られたＥＤＳスペクトルに対しては、ピーク／バックグラウンド比を３としてバックグラウンドを除去し、ピークフィッティングを行った。これらの処理を行ったスペクトルに対して、定量計算を行った結果、第一電極層における窒素原子に対する酸素原子の原子数比は、０．６６であった。上記処理は全て、ＦＥＩ社製ＴＥＭＩｍａｇｉｎｇ＆Ａｎａｌｙｓｉｓを用いて実施した。また、得られたｎ型積層構造体において、１ｍＡ通電時の電圧を測定したところ、４．９Ｖであった。これらの結果を表１にまとめた。
実施例２
実施例１において、第一熱処理時の酸素濃度を変化させて、１０体積％酸素ガス、９０体積％窒素ガスの混合ガス雰囲気中で熱処理した以外は、実施例１と同様の方法でｎ型電極、ｎ型積層構造体を製造した。また、得られたｎ型電極、ｎ型積層構造体を実施例１と同様の方法で評価した。図２に示すように、ダメージ層は１６．０ｎｍと非常に薄くなった。
比較例１
実施例１において、第一熱処理時の酸素濃度を変化させて、窒素ガス雰囲気中で熱処理した以外は、実施例１と同様の方法でｎ型電極、ｎ型積層構造体を製造した。また、得られたｎ型電極、ｎ型積層構造体を実施例１と同様の方法で評価した。図３に示すように、ダメージ層は２６．８ｎｍと厚くなり、電気的特性の悪化が生じた。
Figure 2017169364
１ 基板
２ ｎ型ＩＩＩ族窒化物単結晶層
２ｂ ダメージ層
３ 第一金属層
３ｂ 第一電極層
４ 第二金属層
４１ 接合金属層
４２ 高導電性金属層
４３ 貴金属層
４ｂ 第二電極層
５ ｎ型電極

Claims (10)

  1. ｎ型ＩＩＩ族窒化物単結晶層上に形成されるｎ型電極であって、
    該ｎ型電極が、該ｎ型ＩＩＩ族窒化物単結晶層上に形成される第一電極層、及び該第一電極層上に形成される第二電極層を有し、
    少なくとも該第一電極層が、窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が０．２以上２．０以下となることを特徴とするｎ型電極。
  2. 前記第一電極層が、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属の窒化物であり、
    前記第二電極層が、仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属を含んでなることを特徴とする請求項１に記載のｎ型電極。
  3. 前記第二電極層が、さらに、Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属、並びに、ＡｕおよびＰｔからなる群より選択される少なくとも１種の貴金属を含んでなることを特徴とする請求項２に記載のｎ型電極。
  4. ｎ型窒化物単結晶層上に、請求項１〜３の何れかに記載のｎ型電極を有するｎ型積層構造体。
  5. 前記ｎ型窒化物単結晶層が、ＡｌｘＩｎｙＧａｚＮ（ｘ、ｙ、ｚは、０＜ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ＜１．０を満たす有理数とし、ｘ＋ｙ＋ｚ＝１．０である）で示される組成を満足するＩＩＩ族窒化物単結晶からなることを特徴とする請求項４に記載のｎ型積層構造体。
  6. ｎ型ＩＩＩ族窒化物単結晶層上にｎ型電極を形成する方法において、
    該ｎ型電極となる金属層を形成する工程が、
    該ｎ型ＩＩＩ族窒化物単結晶層上に第一金属層を形成する工程、
    該第一金属層を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層を形成する工程、並びに
    該第一電極層上に第二電極層を形成する工程を含むことを特徴とするｎ型電極の形成方法。
  7. 前記第一金属層を形成する工程が、
    Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる第一金属層を前記ｎ型ＩＩＩ族窒化物単結晶層上に形成する工程である請求項６に記載のｎ型電極の形成方法。
  8. 前記第一電極層を形成する工程において、前記第一金属層を形成した後に行う熱処理が、酸素ガスの割合が０．１〜１０体積％である前記混合ガス雰囲気中、８００℃以上１２００℃以下の温度で熱処理する第一熱処理工程であることを特徴とする請求項６に記載のｎ型電極の形成方法。
  9. 前記第二電極層を形成する工程が、
    仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属からなる高導電性金属層を含む第二金属層を前記第一電極層上に形成する工程、及び
    該第二金属層を形成した後、７００℃以上１０００℃以下の温度で熱処理する第二熱処理工程を含むことを特徴とする請求項６〜８の何れかに記載のｎ型電極の形成方法。
  10. 前記第二金属層を前記第一電極層上に形成する工程が、
    Ｔｉ、ＶおよびＴａからなる群より選択される少なくとも１種の金属からなる接合金属層を前記第一電極層上に形成する工程、
    仕事関数が４．０ｅＶ〜４．８ｅＶであり、かつ比抵抗が１．５×１０−６Ω・ｃｍ〜４．０×１０−６Ω・ｃｍである金属からなる高導電性金属層を該接合金属層上に形成する工程、及び
    ＡｕおよびＰｔからなる群より選択される少なくとも１種の貴金属からなる貴金属層を該高導電性金属層上に形成する工程を含むことを特徴とする請求項９に記載のｎ型電極の形成方法。
JP2018508606A 2016-03-30 2017-02-23 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体 Active JP6910345B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016068866 2016-03-30
JP2016068866 2016-03-30
PCT/JP2017/006854 WO2017169364A1 (ja) 2016-03-30 2017-02-23 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体

Publications (2)

Publication Number Publication Date
JPWO2017169364A1 true JPWO2017169364A1 (ja) 2019-02-07
JP6910345B2 JP6910345B2 (ja) 2021-07-28

Family

ID=59964240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018508606A Active JP6910345B2 (ja) 2016-03-30 2017-02-23 ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体

Country Status (4)

Country Link
US (1) US20190140065A1 (ja)
EP (1) EP3439019B1 (ja)
JP (1) JP6910345B2 (ja)
WO (1) WO2017169364A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832620B2 (ja) 2015-07-17 2021-02-24 スタンレー電気株式会社 窒化物半導体発光素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
US20010011754A1 (en) * 1997-10-27 2001-08-09 Michio Koike Semiconductor devices including electrode structures
WO2003023838A1 (fr) * 2001-09-06 2003-03-20 Toyoda Gosei Co., Ltd. Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2009188215A (ja) * 2008-02-06 2009-08-20 Toyoda Gosei Co Ltd オーミック電極形成方法、電界効果トランジスタの製造方法、および電界効果トランジスタ
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
JP2012182211A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体発光素子及び半導体発光装置
US8659714B2 (en) * 2010-08-30 2014-02-25 Lg Innotek Co., Ltd. Light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338880B1 (en) * 1998-09-04 2002-01-15 Micron Technology, Inc. Chemical vapor deposition process for depositing titanium nitride films from an organometallic compound
US6958494B2 (en) * 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
KR100784384B1 (ko) * 2005-12-27 2007-12-11 삼성전자주식회사 광학 소자 및 그 제조방법
US9136180B2 (en) * 2011-06-01 2015-09-15 Asm Ip Holding B.V. Process for depositing electrode with high effective work function

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
US20010011754A1 (en) * 1997-10-27 2001-08-09 Michio Koike Semiconductor devices including electrode structures
WO2003023838A1 (fr) * 2001-09-06 2003-03-20 Toyoda Gosei Co., Ltd. Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2009188215A (ja) * 2008-02-06 2009-08-20 Toyoda Gosei Co Ltd オーミック電極形成方法、電界効果トランジスタの製造方法、および電界効果トランジスタ
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8659714B2 (en) * 2010-08-30 2014-02-25 Lg Innotek Co., Ltd. Light emitting device
JP2012182211A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
EP3439019B1 (en) 2022-07-06
US20190140065A1 (en) 2019-05-09
EP3439019A1 (en) 2019-02-06
EP3439019A4 (en) 2019-10-02
JP6910345B2 (ja) 2021-07-28
WO2017169364A1 (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
US8865591B2 (en) N-type contact electrode formed on an N-type semiconductor layer and method of forming same using a second metal electrode layer heat-treated after being formed on a first, heat-treated metal electrode layer
US20080006842A1 (en) Top-emitting N-based light emitting device and method of manufacturing the same
JP6165602B2 (ja) ｎ型負電極の形成方法、およびＩＩＩ族窒化物半導体発光素子
WO2006109760A1 (ja) 半導体素子およびその製造方法
JP2016184747A (ja) オプトエレクトロニクス半導体チップ
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JPWO2020121794A1 (ja) 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
TW200933936A (en) Optoelectronic semiconductor body and method for production of optoelectronic semiconductor body
KR100831957B1 (ko) 질화갈륨계 화합물 반도체 발광소자
WO2017169364A1 (ja) ｎ型電極、該ｎ型電極の製造方法、及び該ｎ型電極をｎ型ＩＩＩ族窒化物単結晶層上に備えたｎ型積層構造体
TWI225311B (en) Method for producing group III nitride compound semiconductor device
JP5342970B2 (ja) 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
US10475964B2 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device
JP2011146639A (ja) Ｉｉｉ族窒化物系半導体素子
JP4999278B2 (ja) 窒化ガリウム系化合物半導体発光素子
EP2615651A1 (en) Method for producing group iii nitride semiconductor light emitting element and group iii nitride semiconductor light emitting element
JP2016174070A (ja) ショットキーバリアダイオードおよびその製造方法
JP2005197670A (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP2015156479A (ja) Ｉｉｉ族窒化物半導体デバイス
Choi et al. Thermally Stable Indium Contact to N-polar n-GaN for Reliable Vertical Light Emitting Diodes
JP2020027905A (ja) 積層体及びその製造方法
JP2020004911A (ja) 半導体素子の製造方法
WO2014148542A1 (ja) Ｌｅｄ素子
JP2007311375A (ja) ｐ型ＩＩＩ−Ｖ族化合物半導体の作製方法及び発光素子の作製方法。
JP2013140948A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150