KR101108746B1 - 질화물계 반도체 소자 및 그 제조 방법 - Google Patents

질화물계 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101108746B1
KR101108746B1 KR1020100065423A KR20100065423A KR101108746B1 KR 101108746 B1 KR101108746 B1 KR 101108746B1 KR 1020100065423 A KR1020100065423 A KR 1020100065423A KR 20100065423 A KR20100065423 A KR 20100065423A KR 101108746 B1 KR101108746 B1 KR 101108746B1
Authority
KR
South Korea
Prior art keywords
layer
type
nitride
base substrate
forming
Prior art date
Application number
KR1020100065423A
Other languages
English (en)
Other versions
KR20120004759A (ko
Inventor
전우철
박기열
이정희
박영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100065423A priority Critical patent/KR101108746B1/ko
Priority to US12/917,812 priority patent/US20120007049A1/en
Priority to JP2010264722A priority patent/JP2012019186A/ja
Publication of KR20120004759A publication Critical patent/KR20120004759A/ko
Application granted granted Critical
Publication of KR101108746B1 publication Critical patent/KR101108746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 질화물계 반도체 소자에 관한 것으로, 본 발명에 따른 질화물계 반도체 소자는 다이오드 구조물을 갖는 베이스 기판, 베이스 기판 상에 배치되는 에피 성장막, 그리고 에피 성장막 상에 배치된 전극부를 포함하되, 다이오드 구조물은 제1 타입의 반도체층 및 제1 타입의 반도체층의 중앙에 개재된 제2 타입의 반도체층을 포함한다.

Description

질화물계 반도체 소자 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 역방향 누설 전류를 감소시킨 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 갈륨(Ga), 알루미늄(Al) 및 인듐(In) 등의 Ⅲ족 원소와 질소(N)를 포함하는 Ⅲ-질화물계 반도체는 넓은 에너지 밴드 갭, 높은 전자 이동도 및 포화 전자 속도, 그리고 높은 열 화학적 안정성 등과 같은 특성을 가진다. 이러한 Ⅲ-질화물계 반도체를 기초로 하는 전계 효과 트랜지스터(Nitride-based Field Effect Transistor:N-FET)는 넓은 에너지 밴드 갭을 갖는 반도체 물질, 예컨대 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐갈륨 질화물(InGaN), 그리고 알루미늄인듐갈륨 질화물(AlINGaN) 등과 같은 물질을 기초로 제조된다.
일반적인 질화물계 전계 효과 트랜지스터는 베이스 기판, 상기 베이스 기판 상에 형성된 에피 성장막, 그리고 상기 에피 성장막 상에 배치된 쇼트키 전극 및 오믹 전극을 구비한다. 이와 같은 질화물계 반도체 소자는 상기 에피 성장막 내부에 전류의 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electron Gas:2DEG)가 생성되며, 상기 2차원 전자 가스를 캐리어 이동 경로로 사용하여, 순방향 및 역방향 동작을 수행할 수 있다.
상술한 질화물계 반도체 소자들 중 쇼트키 다이오드 구조를 갖는 소자는 금속과 반도체의 쇼트키 접합을 이용하는 소자이다. 이와 같은 질화물계 반도체 소자는 빠른 속도의 스위칭 동작이 가능하고 낮은 순방향 전압으로 구동될 수 있다. 보통 쇼트키 다이오드와 같은 질화물계 반도체 소자는 애노드 전극으로 쇼트키 컨택을 이루는 쇼트키 전극을 갖고, 캐소드 전극으로 오믹 컨택을 이루는 오믹 전극을 갖는다.
그러나, 이러한 구조의 쇼트키 다이오드는 역방향 동작시, 상기 쇼트키 전극으로부터 상기 베이스 기판으로의 누설 전류가 발생된다. 이러한 역방향 누설 전류의 방지를 위해, 일반적인 질화물계 반도체 소자의 베이스 기판으로는 대략 1k옴(ohm) 이상의 저항값을 갖는 실리콘 기판, 실리콘 카바이드 기판, 스피넬 기판, 그리고 사파이어 기판을 사용한다. 그러나, 상기와 같은 고저항값을 갖는 기판들을 사용한다 하여도, 상기 누설 전류의 발생을 원천적으로 방지할 수는 없다. 또한, 이와 같은 고저항값을 갖는 기판들은 상대적으로 고가이다. 특히, 일반적으로 널리 사용되는 1k옴(ohm) 이상의 고저항값을 갖는 실리콘 웨이퍼는 다른 기판들에 비해 현저히 고가이므로, 상기 질화물계 반도체 소자의 제조 비용을 증가시키는 요인이 된다.
본 발명이 해결하고자 하는 과제는 역방향 누설 전류를 방지하는 질화물계 반도체 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 제작 비용을 감소시킨 질화물계 반도체 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 역방향 누설 전류를 방지하는 질화물계 반도체 소자의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 제작 비용을 감소시킨 질화물계 반도체 소자를 제공하는 것에 있다.
본 발명에 따른 질화물계 반도체 소자는 다이오드 구조물을 갖는 베이스 기판, 상기 베이스 기판 상에 배치되는 에피 성장막, 그리고 상기 에피 성장막 상에 배치된 전극부를 포함하되, 상기 다이오드 구조물은 제1 타입의 반도체층 및 상기 제1 타입의 반도체층 내에 배치되어, 양면이 상기 제1 타입의 반도체층에 의해 덮혀진 제2 타입의 반도체층을 포함한다.
본 발명의 실시예에 따르면, 상기 제1 타입의 반도체층은 N형 반도체층이고, 상기 제2 타입의 반도체층은 P형 반도체층일 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판은 상기 제1 타입의 반도체 기판, 상기 반도체 기판 상에 배치된 제2 타입의 불순물 도핑층, 그리고 상기 제2 타입의 불순물 도핑층 상에 배치된 상기 제1 타입의 불순물 도핑층을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 반도체 기판은 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 포함하고, 상기 베이스 기판은 1k옴 이상의 저항값을 가질 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 상기 전극부로부터 상기 베이스 기판으로의 전류 흐름을 차단시키는 다이오드로 사용될 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판은 상기 베이스 기판과 상기 에피 성장막 사이에 개재된 버퍼층을 더 포함하되, 상기 버퍼층은 초격자층(super-lattice layer)을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 초격자층은 인슐레이터층과 반도체층이 교대로 적층될 수 있다.
본 발명의 실시예에 따르면, 상기 에피 성장막은 상기 베이스 기판 상의 제1 질화막 및 상기 제1 질화막 상에 배치되고, 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 포함하고, 상기 제1 질화막과 상기 제2 질화막의 경계에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.
본 발명의 실시예에 따르면, 상기 전극부는 상기 에피 성장층 상에 배치된 쇼트키 전극, 상기 쇼트키 전극으로부터 이격된 오믹 전극, 상기 에피 성장층 상에 배치된 게이트 전극, 상기 게이트 전극의 일측에 배치된 소스 전극, 그리고 상기 게이트 전극의 타측에 배치된 드레인 전극을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 전극부는 상기 베이스 기판의 하부면을 덮는 오믹 전극을 더 포함할 수 있다.
본 발명에 따른 질화물계 반도체 소자는 다이오드 구조물을 갖는 베이스 기판, 상기 베이스 기판 상에 배치되는 에피 성장막, 그리고 상기 에피 성장막 상에 배치된 쇼트키 장벽 다이오드 구조물 및 트랜지스터 구조물을 포함하되, 상기 다이오드 구조물은 제1 타입의 반도체층 및 상기 제1 타입의 반도체층의 중앙에 개재된 제2 타입의 반도체층을 포함한다.
본 발명의 실시예에 따르면, 상기 쇼트키 장벽 다이오드 구조물은 쇼트키 전극 및 상기 쇼트키 전극으로부터 이격된 오믹 전극을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 트랜지스터 구조물은 게이트 전극, 상기 게이트 전극의 일측에 배치된 소스 전극, 그리고 상기 게이트 전극의 타측에 배치된 드레인 전극을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 트랜지스터 구조물은 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT) 및 전계 효과 트랜지스터(Field Effect Transistor:FET) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 에피 성장막은 상기 베이스 기판 상의 제1 질화막 및 상기 제1 질화막 상에 배치되고, 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 포함하고, 상기 제1 질화막과 상기 제2 질화막의 경계에는 상기 쇼트키 장벽 다이오드와 상기 트랜지스터의 전류 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.
본 발명의 실시예에 따르면, 상기 제1 타입의 반도체층은 N형 반도체층이고, 상기 제2 타입의 반도체층은 P형 반도체층일 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판은 상기 제1 타입의 반도체 기판, 상기 반도체 기판의 상부에 제2 타입의 불순물 도핑층, 그리고 상기 제2 타입의 불순물 도핑층의 상부에 상기 제1 타입의 불순물 도핑층을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 반도체 기판은 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 포함하고, 상기 베이스 기판은 1k옴 이상의 저항값을 가질 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 상기 전극부로부터 상기 베이스 기판으로의 전류 흐름을 차단시키는 다이오드로 사용될 수 있다.
본 발명에 따른 질화물계 반도체 소자의 제조 방법은 베이스 기판을 준비하는 단계, 상기 베이스 기판을 시드층(seed layer)로 이용하여, 상기 베이스 기판 상에 에피 성장막을 형성하는 단계, 그리고 상기 에피 성장막 상에 전극부를 형성하는 단계를 포함하되, 상기 베이스 기판을 준비하는 단계는 제1 타입의 반도체층과 상기 제1 타입의 반도체층 내에 형성된 제2 타입의 반도체층을 갖는 다이오드 구조물을 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물을 형성하는 단계는 상기 제1 타입의 반도체 기판을 준비하는 단계, 상기 반도체 기판의 상부에 상기 제2 타입의 반도체층을 도핑하는 단계, 그리고 상기 제2 타입의 반도체층의 상부에 상기 제1 타입의 반도체층을 도핑하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물을 형성하는 단계는 상기 제1 타입의 반도체 기판을 준비하는 단계 및 상기 반도체 기판 내부로 상기 제2 타입의 불순물 이온을 주입하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물을 형성하는 단계는 NPN 접합 구조를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판을 준비하는 단계는 상기 반도체 기판을 준비하는 단계는 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 준비하는 단계를 포함하고, 상기 베이스 기판을 준비하는 단계는 1k옴 이상의 저항값을 갖는 NPN 접합 구조를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동장시 상기 전극루로부터 상기 베이스 기판으로의 전류 흐름을 차단시키는 다이오드로 사용될 수 있다.
본 발명의 실시예에 따르면, 상기 에피 성장막을 형성하는 단계는 상기 베이스 기판을 시드층으로 하여, 상기 베이스 기판 상에 제1 질화막을 성장시키는 단계 및 상기 제1 질화막을 시드층으로 하여, 상기 제1 질화막 상에 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 성장시키는 단계를 포함하되, 상기 제1 질화막과 상기 제2 질화막의 경계에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.
본 발명의 실시예에 따르면, 상기 전극부를 형성하는 단계는 상기 에피 성장막의 상부 중앙에 쇼트키 전극을 형성하는 단계, 상기 에피 성장막의 상부 가장자리에 상기 쇼트키 전극과 이격되는 제1 오믹 전극을 형성하는 단계, 그리고 상기 베이스 기판의 하부면을 덮는 제2 오믹전극을 형성하는 단계를 포함할 수 있다.
본 발명에 따른 질화물계 반도체 소자의 제조 방법은 베이스 기판을 준비하는 단계, 상기 베이스 기판을 시드층(seed layer)로 이용하여, 상기 베이스 기판 상에 에피 성장막을 형성하는 단계, 그리고 상기 에피 성장막 상에 쇼트키 장벽 다이오드 구조물을 형성하는 단계, 그리고 상기 에피 성장막 상에 트랜지스터 구조물을 형성하는 단계를 포함하되, 상기 베이스 기판을 준비하는 단계는 제1 타입의 반도체층을 준비하는 단계 및 상기 제1 타입의 반도체층 내부에 형성된 제2 타입의 반도체층을 형성시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 쇼트키 장벽 다이오드 구조물을 형성하는 단계는 상기 에피 성장막 상에 쇼트키 전극을 형성하는 단계 및 상기 에피 성장막 상에 상기 쇼트키 전극으로부터 이격된 오믹 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 트랜지스터 구조물을 형성하는 단계는 상기 에피 성장막 상에 게이트 전극을 형성하는 단계, 상기 에피 성장막 상에 상기 게이트 전극의 일측에 소스 전극을 형성하는 단계, 그리고 상기 에피 성장막 상에 상기 게이트 전극의 타측에 드레인 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 트랜지스터 구조물을 형성하는 단계는 상기 에피 성장막 상에 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT) 및 전계 효과 트랜지스터(Field Effect Transistor:FET) 중 적어도 어느 하나를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 에피 성장막을 형성하는 단계는 상기 베이스 기판 상에 제1 질화막을 형성하는 단계 및 상기 제1 질화막 상에 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 형성하는 단계를 포함하되, 상기 제1 질화막과 상기 제2 질화막의 경계에는 상기 쇼트키 장벽 다이오드 구조물과 상기 트랜지스터 구조물의 전류 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다.
본 발명의 실시예에 따르면, 상기 제1 타입의 반도체층은 N형 반도체층으로 이루어지고, 상기 제2 타입의 반도체층은 P형 반도체층으로 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 베이스 기판을 준비하는 단계는 상기 제1 타입의 반도체 기판을 준비하는 단계, 상기 반도체 기판의 상부에 제2 타입의 불순물 도핑층을 형성하는 단계, 그리고 상기 제2 타입의 불순물 도핑층의 상부에 상기 제1 타입의 불순물 도핑층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 타입의 반도체 기판을 준비하는 단계는 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 준비하는 단계를 포함하고, 상기 베이스 기판을 준비하는 단계는 상기 실리콘 기판을 사용하여 1k옴 이상의 저항값을 갖는 상기 다이오드 구조물을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 상기 전극부로부터 상기 베이스 기판으로의 전류 흐름을 차단시키는 다이오드로 사용될 수 있다.
본 발명에 따른 질화물계 반도체 소자는 다이오드 구조물을 갖는 베이스 기판, 2차원 전자 가스(2DEG)를 갖는 에피 성장막, 그리고 전극부를 구비할 수 있다. 상기 다이오드 구조물은 NPN 접합 다이오드 또는 PNP 접합 다이오드일 수 있으며, 이에 따라, 상기 다이오드 구조물은 상기 전극부의 쇼트키 전극과 오믹 전극 간에 역방향 전압 인가시, 상기 쇼트키 전극으로부터 상기 베이스 기판으로의 전류 흐름을 차단시킬 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자는 오프(off) 동작시, 역방향 누설 전류를 방지하여, 소자의 역방향 내압을 증가시키고, 질화물계 반도체 소자의 양산 효율을 증가시킬 수 있다.
본 발명의 실시예에 따른 질화물계 반도체 소자는 다이오드 구조물을 갖는 베이스 기판, 2차원 전자 가스(2DEG)를 갖는 에피 성장막, 그리고, 전극부를 구비할 수 있다. 이때, 상기 베이스 기판은 상대적으로 1k옴 미만의 저가 실리콘 기판을 베이스로 하여, 1k옴 이상의 고저항도를 갖도록 구성될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자는 저가 실리콘 기판을 베이스로 하여 역방향 누설 전류를 차단시키는 다이오드 구조물을 갖는 베이스 기판을 구성함으로써, 상대적으로 고저항값의 기판을 사용하는 소자에 비해, 역방향 누설 전류를 원천적으로 방지함과 더불어, 소자의 제작 비용을 줄일 수 있다.
본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 다이오드 구조물을 갖는 베이스 기판을 준비하고, 상기 베이스 기판의 상부에 에피 성장막을 성장시키고, 상기 에피 성장막 상에 전극부를 형성하되, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 전극부의 쇼트키 전극으로부터 상기 베이스 기판으로의 전류 이동을 차단시키는 다이오드로 사용될 수 있다. 이에 따라, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 역방향 누설 전류를 방지하여, 내압을 증가시키고, 양산 효율을 향상시킨 질화물계 반도체 소자를 제조할 수 있다.
본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 다이오드 구조물을 갖는 베이스 기판을 제조하고, 상기 베이스 기판의 상부에 에피 성장막을 성장시키고, 상기 에피 성장막 상에 전극부를 형성하되, 상기 베이스 기판은 상대적으로 저가인 저저항값의 실리콘 기판에 대해 불순물 이온을 도핑하여 형성될 수 있다. 이에 따라, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 상대적으로 고가인 고저항값 기판들을 사용하는 경우에 비해, 역방향 누설 전류를 원척적으로 방지함과 더불어, 소자의 제작 비용을 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 회로도이다.
도 2는 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 측면도이다.
도 3은 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법을 보여주는 순서도이다.
도 4 내지 도 6은 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 과정을 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 첨부된 도면들을 참조하여, 본 발명에 따른 질화물계 반도체 소자 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 회로도이고, 도 2는 본 발명의 실시예에 따른 질화물계 반도체 소자를 보여주는 측면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 쇼트키 장벽 다이오드(Schottky Barrier Diode:SBD) 구조(10) 및 트랜지스터 구조물을 갖는 파워 소자일 수 있다. 상기 트랜지스터 구조물은 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT, 20) 및 전계 효과 트랜지스터(Field Effect Transistor:FET, 30) 중 적어도 어느 하나를 포함할 수 있다.
상기 질화물계 반도체 소자(100)는 베이스 기판(110), 에피 성장막(120), 그리고 전극부(140)를 포함할 수 있다.
상기 베이스 기판(110)은 다이오드 구조물(diode structure)을 가질 수 있다. 예컨대, 상기 베이스 기판(110)은 제1 타입의 반도체층(112) 및 상기 제1 타입의 반도체층(112) 사이에 개재된 제2 타입의 반도체층(114)을 가질 수 있다. 이에 따라, 상기 제2 타입의 반도체층(114)은 상기 제1 타입의 반도체층(112)에 의해 양면이 덮혀진 구조를 가질 수 있다. 일 예로서, 상기 제1 타입이 N형이고, 상기 제2 타입이 P형인 경우, 상기 다이오드 구조물은 NPN 접합 다이오드를 이룰 수 있다. 다른 예로서, 상기 제1 타입이 P형이고 상기 제2 타입의 N형인 경우, 상기 다이오드 구조물은 PNP 접합 다이오드를 이룰 수 있다.
상기 NPN 접합 다이오드는 상기 제1 타입의 반도체층(이하, N형 반도체층:112)의 상부에 P형 반도체 불순물 이온을 주입하여 상기 N형 반도체층(112) 상에 제2타입의 반도체층(이하, P형 반도체층:114)을 형성시키고, 상기 P형 반도체층(114)의 상부에 상기 제1 타입의 불순물 이온을 주입하여 상기 P형 반도체층(114) 상에 다시 상기 N형 반도체층(112)을 형성하여 제조될 수 있다. 또는, 상기 NPN 접합 다이오드는 상기 N형 반도체층(112) 내에 상기 P형 반도체층(114)이 위치되도록, 상기 N형 반도체층(112)의 내 일정 깊이에 P형 불순물 이온을 주입하여 형성될 수 있다. 여기서, 상기 베이스 기판(110)은 상대적으로 낮은 저항값을 갖는 1k옴(ohm) 미만의 저저항값을 갖는 실리콘 기판을 베이스로 하여 제작된 것일 수 있다. 상기 베이스 기판(110)의 제작 과정에 대한 상세한 설명은 후술한다.
한편, 상기 베이스 기판(110) 상에는 버퍼층(118)이 더 형성될 수 있다. 상기 버퍼층(118)은 초격자층(super-lattice layer) 구조를 가질 수 있다. 초격자층은 이종 재질의 박막이 교대로 적층된 구조를 가질 수 있다. 일 예로서, 상기 버퍼층(118)은 인슐레이터층(insulator layer)과 반도체층(semiconductor layer)이 교대로 성장된 다층 구조를 가질 수 있다. 상기와 같은 버퍼층(118)은 베이스 기판(110)과 상기 에피 성장막(120) 간의 격자 불일치로 인한 결함의 발생을 감소시킬 수 있다.
상기 에피 성장막(120)은 상기 베이스 기판(110) 상에 배치될 수 있다. 일 예로서, 상기 에피 성장막(120)은 상기 베이스 기판(110) 상에 차례로 적층된 제1 질화막(122) 및 제2 질화막(124)을 포함할 수 있다. 상기 제2 질화막(124)은 상기 제1 질화막(122)에 비해 넓은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다. 이에 더하여, 상기 제2 질화막(124)은 상기 제1 질화막(122)에 비해 상이한 격자 상수를 갖는 물질로 이루어질 수 있다. 예컨대, 상기 제1 질화막(122) 및 상기 제2 질화막(124)은 Ⅲ-질화물계 물질을 포함하는 막일 수 있다. 보다 구체적으로 상기 제1 질화막(122)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 어느 하나로 형성되고, 상기 제2 질화막(124)은 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 그리고 인듐 알루미늄 갈륨 질화물(InAlGaN) 중 다른 하나로 형성될 수 있다. 일 예로서, 상기 제1 질화막(122)은 갈륨 질화막(GaN)이고, 상기 제2 질화막(124)은 알루미늄 갈륨 질화막(AlGaN)일 수 있다.
상기와 같은 구조의 에피 성장막(120)에는 상기 제1 질화막(122)과 상기 제2 질화막(124)의 경계에 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성될 수 있다. 상기 질화물계 반도체 소자(100)의 동작시 전류의 흐름은 상기 2차원 전자 가스(2DEG)를 통해 이루어질 수 있다. 여기서, 상기 쇼트키 장벽 다이오드(10) 및 상기 트랜지스터 구조물(20, 30)의 전류 이동은 상기 2차원 전자 가스를 통해 이루어질 수 있다. 이를 위해, 상기 쇼트키 장벽 다이오드(10)는 상기 트랜지스터 구조물(20, 30)은 상기 2차원 전자 가스를 공유할 수 있다.
상기 전극부(140)는 쇼트키 전극(142) 및 오믹 전극(144)을 포함할 수 있다. 상기 쇼트키 전극(142)은 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c)을 포함하고, 상기 오믹 전극(144)은 제1 오믹 전극(144a) 및 상기 제2 오믹 전극(144b)을 포함할 수 있다. 상기 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c)은 상기 에피 성장막(120)의 상부에 서로 이격되어 배치될 수 있다. 상기 제1 오믹 전극(144a)은 상기 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c) 각각의 양측에 배치될 수 있다. 그리고, 상기 제2 오믹 전극(144b)은 상기 베이스 기판(110)의 하부면을 덮을 수 있다.
상기 제1 쇼트키 전극(142a)과 상기 제1 쇼트키 전극(142a)의 양측에 배치된 제1 오믹 전극(144a)은 상기 쇼트키 장벽 다이오드(10)를 구성할 수 있다. 상기 제1 쇼트키 전극(142a)은 상기 쇼트키 장벽 다이오드(10)의 양극으로 사용되고, 상기 제1 오믹 전극(144a)은 음극으로 사용될 수 있다. 상기 제2 쇼트키 전극(142b)과 상기 제2 쇼트키 전극(142b)의 양측에 배치된 제1 오믹 전극(144a)은 상기 고 전자 이동도 트랜지스터(20)를 구성할 수 있다. 상기 제2 쇼트키 전극(142b)은 상기 고 전자 이동도 트랜지스터(20)의 게이트 전극으로 사용되고, 상기 제2 쇼트키 전극(142b)의 양측에 배치된 상기 제1 오믹 전극(144a)은 소스 전극 및 드레인 전극으로 각각 사용될 수 있다. 그리고, 상기 제3 쇼트키 전극(142c)과 상기 제3 쇼트키 전극(142c)의 양측에 배치된 제1 오믹 전극(144a)은 전계 효과 트랜지스터(30)를 구성할 수 있다. 상기 제3 쇼트키 전극(142c)은 상기 전계 효과 트랜지스터(30)의 게이트 전극으로 사용되고, 상기 제3 쇼트키 전극(142c)의 양측에 배치된 상기 제1 오믹 전극(144a)은 상기 전계 효과 트랜지스터(30)의 소스 전극 및 드레인 전극으로 각각 사용될 수 있다.
또한, 상기 제2 오믹 전극(134b)은 상기 베이스 기판(110)의 하부면을 균일한 두께로 덮을 수 있다. 상기 제2 오믹 전극(134b)은 상기 베이스 기판(110)의 N형 반도체층(112)과 오믹 컨택을 이룰 수 있다. 상기 제2 오믹 전극(134b)은 상기 제1 오믹 전극(144a)과 전기적으로 연결될 수 있다. 이에 따라, 상기 제1 및 제2 오믹 전극들(144a, 134b)은 순방향 및 역방향 동작시, 동시에 전압이 인가되도록 구성될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 다이오드 구조물을 갖는 베이스 기판(110), 2차원 전자 가스(2DEG)를 갖는 에피 성장막(120), 그리고 전극부(140)를 구비할 수 있다. 상기 상기 다이오드 구조물은 NPN 접합 다이오드 또는 PNP 접합 다이오드일 수 있으며, 이에 따라, 상기 다이오드 구조물은 상기 전극부(140)의 쇼트키 전극(142)과 오믹 전극(144) 간에 역방향 전압 인가시, 쇼트키 전극(142)으로부터 상기 베이스 기판(110)으로의 전류 흐름을 차단시키는 다이오드로 사용될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자(100)는 오프 동작시, 역방향 누설 전류를 방지하여, 소자의 역방향 내압을 증가시키고, 질화물계 반도체 소자(100)의 양산 효율을 증가시킬 수 있다.
또한, 본 발명의 실시예에 따른 질화물계 반도체 소자(100)는 다이오드 구조물을 갖는 베이스 기판(110), 2차원 전자 가스(2DEG)를 갖는 에피 성장막(120), 그리고, 전극부(140)를 구비할 수 있다. 이때, 상기 베이스 기판(110)은 상대적으로 1k옴 미만의 저가 실리콘 기판을 베이스로 하여, 1k옴 이상의 고저항도를 갖도록 구성될 수 있다. 이에 따라, 본 발명에 따른 질화물계 반도체 소자(100)는 역방향 누설 전류를 차단시키는 다이오드 구조물을 갖는 베이스 기판(110)을 구비함으로써, 상대적으로 고저항값의 기판을 사용하는 소자에 비해, 역방향 누설 전류를 원척적으로 방지함과 더불어, 소자의 제작 비용을 줄일 수 있다.
이하, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법에 대해 상세히 설명한다. 여기서, 상술한 본 발명의 실시예에 따른 질화물계 반도체 소자(100)에 대해 중복되는 내용은 생략하거나 간소화할 수 있다. 여기서, 후술되는 제조 방법은 NPN 접합 구조를 갖는 질화물계 반도체 소자의 제조 방법을 설명하며, PNP 접합 구조의 베이스 기판을 갖는 질화물계 반도체 소자의 제조 방법에 대해서는 생략한다.
도 3은 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법을 보여주는 순서도이다. 도 4 내지 도 6은 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 과정을 설명하기 위한 도면들이다.
도 3 및 도 4를 참조하면, NPN 접합 구조를를 갖는 베이스 기판(110)을 준비할 수 있다(S110). 일 예로서, 상기 베이스 기판(110)을 준비하는 단계는 N형 반도체층(112)을 준비하는 단계, 상기 N형 반도체층(112)에 대해 P형 불순물 이온을 도핑하여, 상기 N형 실리콘 기판(112) 상부에 P형 반도체층(114)을 형성하는 단계, 그리고 상기 P형 반도체층(114)에 대해 N형 불순물 이온을 도핑처리하여, 상기 P형 반도체층(114)의 상부에 N형 반도체층(112)을 형성하는 단계를 포함할 수 있다.
다른 예로서, 상기 베이스 기판(110)을 준비하는 단계는 N형 반도체층(112)을 준비하는 단계 및 상기 N형 반도체층(112) 내부에 상기 P형 불순물 이온을 주입하여, 상기 N형 반도체층(112) 내 일정 깊이에 상기 P형 반도체층(114)을 형성하는 단계를 포함할 수 있다.
또 다른 예로서, 상기 베이스 기판(110)을 준비하는 단계는 N형 반도체층(112)을 준비하는 단계, 상기 N형 반도체층(112)을 시드층으로 하여 상기 N형 반도체층(112) 상에 P형 반도체층(114)을 형성하는 단계, 그리고 상기 P형 반도체층(114)을 시드층으로 하여 상기 P형 반도체층(114) 상에 다시 상기 N형 반도체층(114)을 형성하는 단계를 포함할 수 있다.
한편, 상기 베이스 기판(110)의 제조를 위해 사용되는 베이스인 N형 반도체층(112)으로는 저저항값을 갖는 기판이 사용될 수 있다. 보다 구체적으로, 상기 베이스 기판(110)은 고저항값을 갖는 기판들 대신에, 상대적으로 1k옴(ohm) 미만의 저저항값을 갖는 N형 실리콘 기판을 사용하여 형성된 것일 수 있다. 일반적인 질화물계 반도체 소자(110)는 역방향 누설 전류의 방지를 위해, 대략 1k옴(ohm) 이상의 고저항값을 갖는 실리콘 기판, 실리콘 카바이드 기판, 스피넬 기판, 그리고 사파이어 기판 중 어느 하나를 사용한다. 그러나, 상기와 같은 기판들, 특히 1k옴(ohm) 이상의 고저항값을 갖는 실리콘 기판은 상대적으로 고가이므로, 질화물계 반도체 소자(100)의 제작 비용을 증가시키는 큰 요인이 될 수 있다. 따라서, 본 발명에 따른 질화물계 반도체 소자(100)는 상기 베이스 기판(110)을 상대적으로 1k옴(ohm) 미만의 저항값을 갖는 N형 실리콘 기판을 베이스로 하여, 상기 N형 실리콘 기판에 P형 불순물 이온을 주입하여 제조함으로써, 상기 질화물계 반도체 소자(100)의 제작 비용을 감소시킬 수 있다. 이때, 제조된 상기 베이스 기판(110)의 저항값은 1k옴 이상일 수 있다. 특히, 상기 베이스 기판(110)은 NPN 다이오드 구조를 가지므로, NPN 다이오드 특성상, 상당히 높은 저항값을 가질 수 있다.
한편, 상기 베이스 기판(110)을 준비하는 단계는 최상부 상기 N형 반도체층(112)을 덮는 버퍼층(118)을 형성하는 단계를 더 포함할 수 있다. 상기 버퍼층(118)을 형성하는 단계는 상기 N형 반도체층(112) 상에 초격자층(super-lattice layer)을 형성하는 단계를 포함할 수 있다. 상기 초격자층을 형성하는 단계는 상기 P형 반도체층(114) 상에 인슐레이터층(insulator layer)과 반도체층(semiconductor layer)를 반복적으로 교대 형성하여 이루어질 수 있다.
도 3 및 도 5를 참조하면, 베이스 기판(110)을 시드층으로 하여, 상기 베이스 기판(110) 상에 에피 성장막(120)을 형성할 수 있다(S120). 상기 에피 성장막(120)을 형성하는 단계는 상기 베이스 기판(110) 상에 제1 질화막(122)을 형성하는 단계 및 상기 제1 질화막(122) 상에 제2 질화막(124)을 형성하는 단계를 포함할 수 있다. 일 예로서, 상기 에피 성장막(120)을 형성하는 단계는 상기 베이스 기판(110)을 시드층(seed layer)로 사용하여 상기 제1 질화막(122)을 에피택시얼 성장시킨 후, 상기 제1 질화막(122)을 시드층(seed layer)로 사용하여 상기 제2 질화막(124)을 에피택시얼 성장시켜 이루어질 수 있다. 상기 제1 및 제2 질화막들(122, 124)을 형성하기 위한 에피택시얼 성장 공정(Epitaxial Growth Process)으로는 분자 빔 에피택시얼 성장 공정(Molecular beam epitaxial growth process), 원자층 에피택시얼 성장 공정(Atomic layer epitaxyial growth process), 플로우 모듈레이션 오르가노메탈릭 기상 에피택시얼 성장 공정(flow modulation Organometallic vapor phase epitaxyial growth process), 오르가노메탈릭 기상 에피택시얼 성장 공정(flow modulation Organometallic vapor phase epitaxyial growth process), 하이브리드 기상 에피택시얼 성장 공정(Hybrid Vapor Phase Epitaxial growth process) 중 적어도 어느 하나가 사용될 수 있다. 또는, 다른 예로서, 상기 제1 및 제2 질화막들(122, 124)을 형성하기 위한 공정으로는 화학기상증착 공정(Chemical Vapor Deposition Process) 및 물리적 기상증착 공정(Phisical Vapor Deposition Process) 중 어느 하나가 사용될 수 있다.
도 3 및 도 6을 참조하면, 전극부(140)를 형성할 수 있다(S130). 상기 전극부(140)를 형성하는 단계는 상기 에피 성장막(120)의 상부에서 서로 이격되는 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c)을 형성하는 단계 및 상기 에피 성장막(120)의 상부에 상기 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c) 각각의 양측에 배치되는 제1 오믹 전극(144a)을 형성하는 단계를 포함할 수 있다. 이에 더하여, 상기 전극부(140)를 형성하는 단계는 상기 베이스 기판(110)의 하부면을 덮는 제2 오믹 전극(144b)을 형성하는 단계를 더 포함할 수 있다.
상기 전극부(140)를 형성하는 단계는 상기 베이스 기판(110)의 하부면 및 상기 에피 성장막(120)의 상부면을 덮는 도전막을 형성하는 단계 및 상기 에피 성장막(120)의 상부면을 덮는 도전막을 선택적으로 패터닝하는 단계를 포함할 수 있다. 상기 도전막을 형성하는 단계는 상기 베이스 기판(110)의 하부 및 상기 에피 성장막(120)의 상부에 대해 알루미늄(Al), 몰리브덴(Mo), 금(Au), 니켈(Ni), 백금(Pt), 티탄(Ti), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 코발트(Co), 텅스텐(W), 탄탈륨(Ta), 구리(Cu), 그리고 아연(Zn) 중 적어도 어느 하나를 포함하는 금속막을 형성하여 이루어질 수 있다.
상기 에피 성장막(120)의 상부 일측에 형성된 금속막은 상기 에피 성장막(120)의 제2 질화막(124)과 쇼트키 컨택을 하여, 상기 제1 내지 제3 쇼트키 전극들(142a, 142b, 142c)로 사용될 수 있다. 상기 제1 쇼트키 전극(142a)의 양측에 형성된 금속막은 상기 제2 질화막(124)과 오믹 컨택을 하여, 상기 제1 오믹 전극(144a)으로 사용될 수 있다. 상기 제1 쇼트키 전극(142a)과 상기 제1 쇼트키 전극(142a)의 양측에 형성된 상기 제1 오믹 전극(144a)은 쇼트키 장벽 다이오드(10)를 구성할 수 있다. 상기 제2 쇼트키 전극(142b)과 상기 제2 쇼트키 전극(142b)의 양측에 형성된 상기 제1 오믹 전극(144a)은 고 전자 이동도 트랜지스터(20)를 구성할 수 있다. 그리고, 상기 제3 쇼트키 전극(142c)과 상기 제3 쇼트키 전극(142c)의 양측에 형성된 상기 제1 오믹 전극(144a)은 전계 효과 트랜지스터(30)를 구성할 수 있다. 상기 제1 및 제2 오믹전극들(144a, 144b)은 서로 전기적으로 연결되며, 소자(100)의 순방향 및 역방향 동작시 동시에 전압이 인가될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 다이오드 구조물을 갖는 베이스 기판(110)을 준비하고, 상기 베이스 기판(110)의 상부에 에피 성장막(120)을 성장시키고, 상기 에피 성장막(120) 상에 전극부(140)를 형성하되, 상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 전극부(140)의 쇼트키 전극(142)으로부터 상기 베이스 기판(110)으로의 전류 이동을 차단시키는 다이오드로 사용될 수 있다. 이에 따라, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 역방향 누설 전류를 방지하여, 내압을 증가시키고, 양산 효율을 향상된 질화물계 반도체 소자를 제조할 수 있다.
또한, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 다이오드 구조물을 갖는 베이스 기판(110)을 제조하고, 상기 베이스 기판(110)의 상부에 에피 성장막(120)을 성장시키고, 상기 에피 성장막(120) 상에 전극부(140)를 형성하되, 상기 베이스 기판(110)은 상대적으로 저가인 저저항값의 실리콘 기판에 대해 불순물 이온을 도핑하여 형성될 수 있다. 이에 따라, 본 발명의 실시예에 따른 질화물계 반도체 소자의 제조 방법은 상대적으로 고가인 고저항값을 갖는 기판들을 사용하는 경우에 비해, 역방향 누설 전류를 원척적으로 방지함과 더불어, 소자의 제작 비용을 줄일 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
10 : 쇼트키 장벽 다이오드
20 : 고전자 이동도 트랜지스터
30 : 전계 효과 트랜지스터
100 : 반도체 소자
110 : 베이스 기판
112 : N형 반도체층
114 : P형 반도체층
120 : 에피 성장막
122 : 제1 질화막
124 : 제2 질화막
140 : 전극부
142 : 쇼트키 전극
144 : 오믹 전극

Claims (36)

  1. 다이오드 구조물을 갖는 베이스 기판;
    상기 베이스 기판 상에 배치되는 에피 성장막; 및
    상기 에피 성장막 상에 배치된 전극부를 포함하되,
    상기 다이오드 구조물은:
    제1 타입의 반도체층; 및
    상기 제1 타입의 반도체층 내에 배치되어, 양면이 상기 제1 타입의 반도체층에 의해 덮혀진 제2 타입의 반도체층을 포함하는 질화물계 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제1 타입의 반도체층은 N형 반도체층이고,
    상기 제2 타입의 반도체층은 P형 반도체층인 질화물계 반도체 소자.
  3. 제 1 항에 있어서,
    상기 베이스 기판은:
    상기 제1 타입의 반도체 기판;
    상기 반도체 기판 상에 배치된 제2 타입의 불순물 도핑층; 및
    상기 제2 타입의 불순물 도핑층 상에 배치된 상기 제1 타입의 불순물 도핑층을 포함하는 질화물계 반도체 소자.
  4. 제 3 항에 있어서,
    상기 반도체 기판은 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 포함하고,
    상기 베이스 기판은 1k옴 이상의 저항값을 갖는 질화물계 반도체 소자.
  5. 제 1 항에 있어서,
    상기 다이오드 구조물은 상기 질화물계 반도체 소자의 역방향 동작시에 상기 전극부로부터 상기 베이스 기판으로의 전류 흐름을 차단시키는 다이오드로 사용되는 질화물계 반도체 소자.
  6. 제 1 항에 있어서,
    상기 베이스 기판은 상기 베이스 기판과 상기 에피 성장막 사이에 개재된 버퍼층을 더 포함하되,
    상기 버퍼층은 초격자층(super-lattice layer)을 포함하는 질화물계 반도체 소자.
  7. 제 6 항에 있어서,
    상기 초격자층은 인슐레이터층과 반도체층이 교대로 적층된 질화물계 반도체 소자.
  8. 제 1 항에 있어서,
    상기 에피 성장막은:
    상기 베이스 기판 상의 제1 질화막; 및
    상기 제1 질화막 상에 배치되고, 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 포함하고,
    상기 제1 질화막과 상기 제2 질화막의 경계에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 질화물계 반도체 소자.
  9. 제 1 항에 있어서,
    상기 전극부는:
    상기 에피 성장층 상에 배치된 쇼트키 전극;
    상기 쇼트키 전극으로부터 이격된 오믹 전극;
    상기 에피 성장층 상에 배치된 게이트 전극;
    상기 게이트 전극의 일측에 배치된 소스 전극; 및
    상기 게이트 전극의 타측에 배치된 드레인 전극을 포함하는 질화물계 반도체 소자.
  10. 제 9 항에 있어서,
    상기 전극부는 상기 베이스 기판의 하부면을 덮는 오믹 전극을 더 포함하는 질화물계 반도체 소자.
  11. 다이오드 구조물을 갖는 베이스 기판;
    상기 베이스 기판 상에 배치되는 에피 성장막; 및
    상기 에피 성장막 상에 배치된 쇼트키 장벽 다이오드 구조물 및 트랜지스터 구조물을 포함하되,
    상기 다이오드 구조물은:
    제1 타입의 반도체층; 및
    상기 제1 타입의 반도체층의 중앙에 개재된 제2 타입의 반도체층을 포함하는 질화물계 반도체 소자.
  12. 제 11 항에 있어서,
    상기 쇼트키 장벽 다이오드 구조물은:
    쇼트키 전극; 및
    상기 쇼트키 전극으로부터 이격된 오믹 전극을 포함하는 질화물계 반도체 소자.
  13. 제 11 항에 있어서,
    상기 트랜지스터 구조물은:
    게이트 전극; 및
    상기 게이트 전극의 일측에 배치된 소스 전극; 및
    상기 게이트 전극의 타측에 배치된 드레인 전극을 포함하는 질화물계 반도체 소자.
  14. 제 11 항에 있어서,
    상기 트랜지스터 구조물은 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT) 및 전계 효과 트랜지스터(Field Effect Transistor:FET) 중 적어도 어느 하나를 포함하는 질화물계 반도체 소자.
  15. 제 11 항에 있어서,
    상기 에피 성장막은:
    상기 베이스 기판 상의 제1 질화막; 및
    상기 제1 질화막 상에 배치되고, 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 포함하고,
    상기 제1 질화막과 상기 제2 질화막의 경계에는 상기 쇼트키 장벽 다이오드와 상기 트랜지스터의 전류 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 질화물계 반도체 소자.
  16. 제 11 항에 있어서,
    상기 제1 타입의 반도체층은 N형 반도체층이고,
    상기 제2 타입의 반도체층은 P형 반도체층인 질화물계 반도체 소자.
  17. 제 11 항에 있어서,
    상기 베이스 기판은:
    상기 제1 타입의 반도체 기판;
    상기 반도체 기판의 상부에 제2 타입의 불순물 도핑층; 및
    상기 제2 타입의 불순물 도핑층의 상부에 상기 제1 타입의 불순물 도핑층을 포함하는 질화물계 반도체 소자.
  18. 제 11 항에 있어서,
    상기 반도체 기판은 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 포함하고,
    상기 베이스 기판은 1k옴 이상의 저항값을 갖는 질화물계 반도체 소자.
  19. 삭제
  20. 베이스 기판을 준비하는 단계;
    상기 베이스 기판을 시드층(seed layer)로 이용하여, 상기 베이스 기판 상에 에피 성장막을 형성하는 단계; 및
    상기 에피 성장막 상에 전극부를 형성하는 단계를 포함하되,
    상기 베이스 기판을 준비하는 단계는 제1 타입의 반도체층과 상기 제1 타입의 반도체층 내에 형성된 제2 타입의 반도체층을 갖는 다이오드 구조물을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  21. 제 20 항에 있어서,
    상기 다이오드 구조물을 형성하는 단계는:
    상기 제1 타입의 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 상부에 상기 제2 타입의 반도체층을 도핑하는 단계; 및
    상기 제2 타입의 반도체층의 상부에 상기 제1 타입의 반도체층을 도핑하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  22. 제 20 항에 있어서,
    상기 다이오드 구조물을 형성하는 단계는:
    상기 제1 타입의 반도체 기판을 준비하는 단계; 및
    상기 반도체 기판 내부로 상기 제2 타입의 불순물 이온을 주입하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  23. 제 20 항에 있어서,
    상기 다이오드 구조물을 형성하는 단계는 NPN 접합 구조를 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  24. 제 20 항에 있어서,
    상기 베이스 기판을 준비하는 단계는:
    상기 반도체 기판을 준비하는 단계는 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 준비하는 단계를 포함하고,
    상기 베이스 기판을 준비하는 단계는 1k옴 이상의 저항값을 갖는 NPN 접합 구조를 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  25. 삭제
  26. 제 20 항에 있어서,
    상기 에피 성장막을 형성하는 단계는:
    상기 베이스 기판을 시드층으로 하여, 상기 베이스 기판 상에 제1 질화막을 성장시키는 단계; 및
    상기 제1 질화막을 시드층으로 하여, 상기 제1 질화막 상에 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 성장시키는 단계를 포함하되,
    상기 제1 질화막과 상기 제2 질화막의 경계에는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 질화물계 반도체 소자의 제조 방법.
  27. 제 20 항에 있어서,
    상기 전극부를 형성하는 단계는:
    상기 에피 성장막의 상부 중앙에 쇼트키 전극을 형성하는 단계;
    상기 에피 성장막의 상부 가장자리에 상기 쇼트키 전극과 이격되는 제1 오믹 전극을 형성하는 단계; 및
    상기 베이스 기판의 하부면을 덮는 제2 오믹전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  28. 베이스 기판을 준비하는 단계;
    상기 베이스 기판을 시드층(seed layer)로 이용하여, 상기 베이스 기판 상에 에피 성장막을 형성하는 단계;
    상기 에피 성장막 상에 쇼트키 장벽 다이오드 구조물을 형성하는 단계; 및
    상기 에피 성장막 상에 트랜지스터 구조물을 형성하는 단계를 포함하되,
    상기 베이스 기판을 준비하는 단계는:
    제1 타입의 반도체층을 준비하는 단계; 및
    상기 제1 타입의 반도체층 내부에 형성된 제2 타입의 반도체층을 형성시키는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  29. 제 28 항에 있어서,
    상기 쇼트키 장벽 다이오드 구조물을 형성하는 단계는:
    상기 에피 성장막 상에 쇼트키 전극을 형성하는 단계; 및
    상기 에피 성장막 상에 상기 쇼트키 전극으로부터 이격된 오믹 전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  30. 제 28 항에 있어서,
    상기 트랜지스터 구조물을 형성하는 단계는:
    상기 에피 성장막 상에 게이트 전극을 형성하는 단계;
    상기 에피 성장막 상에 상기 게이트 전극의 일측에 소스 전극을 형성하는 단계; 및
    상기 에피 성장막 상에 상기 게이트 전극의 타측에 드레인 전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  31. 제 28 항에 있어서,
    상기 트랜지스터 구조물을 형성하는 단계는 상기 에피 성장막 상에 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT) 및 전계 효과 트랜지스터(Field Effect Transistor:FET) 중 적어도 어느 하나를 형성하는 단계를 질화물계 반도체 소자의 제조 방법.
  32. 제 28 항에 있어서,
    상기 에피 성장막을 형성하는 단계는:
    상기 베이스 기판 상에 제1 질화막을 형성하는 단계; 및
    상기 제1 질화막 상에 상기 제1 질화막에 비해 넓은 에너지 밴드 갭을 갖는 제2 질화막을 형성하는 단계를 포함하되,
    상기 제1 질화막과 상기 제2 질화막의 경계에는 상기 쇼트키 장벽 다이오드 구조물과 상기 트랜지스터 구조물의 전류 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electorn Gas:2DEG)가 생성되는 질화물계 반도체 소자의 제조 방법.
  33. 제 28 항에 있어서,
    상기 제1 타입의 반도체층은 N형 반도체층으로 이루어지고,
    상기 제2 타입의 반도체층은 P형 반도체층으로 이루어지는 질화물계 반도체 소자의 제조 방법.
  34. 제 28 항에 있어서,
    상기 베이스 기판을 준비하는 단계는:
    상기 제1 타입의 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 상부에 제2 타입의 불순물 도핑층을 형성하는 단계; 및
    상기 제2 타입의 불순물 도핑층의 상부에 상기 제1 타입의 불순물 도핑층을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  35. 제 28 항에 있어서,
    상기 제1 타입의 반도체 기판을 준비하는 단계는 1k옴(ohm) 미만의 저항값을 갖는 실리콘 기판을 준비하는 단계를 포함하고,
    상기 베이스 기판을 준비하는 단계는 상기 실리콘 기판을 사용하여 1k옴 이상의 저항값을 갖는 상기 다이오드 구조물을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  36. 삭제
KR1020100065423A 2010-07-07 2010-07-07 질화물계 반도체 소자 및 그 제조 방법 KR101108746B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100065423A KR101108746B1 (ko) 2010-07-07 2010-07-07 질화물계 반도체 소자 및 그 제조 방법
US12/917,812 US20120007049A1 (en) 2010-07-07 2010-11-02 Nitride-based semiconductor device and method for manufacturing the same
JP2010264722A JP2012019186A (ja) 2010-07-07 2010-11-29 窒化物系半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065423A KR101108746B1 (ko) 2010-07-07 2010-07-07 질화물계 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120004759A KR20120004759A (ko) 2012-01-13
KR101108746B1 true KR101108746B1 (ko) 2012-02-24

Family

ID=45437936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065423A KR101108746B1 (ko) 2010-07-07 2010-07-07 질화물계 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20120007049A1 (ko)
JP (1) JP2012019186A (ko)
KR (1) KR101108746B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148694B1 (ko) * 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR20130066396A (ko) 2011-12-12 2013-06-20 삼성전기주식회사 질화물 반도체 소자 및 그 제조 방법
US9368584B2 (en) 2013-07-09 2016-06-14 Vishay General Semiconductor Llc Gallium nitride power semiconductor device having a vertical structure
WO2017069464A1 (ko) * 2015-10-22 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
CN108022925B (zh) * 2017-11-06 2020-09-15 中国科学院微电子研究所 GaN基单片功率变换器及其制作方法
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
FR3102006A1 (fr) * 2019-10-15 2021-04-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant électronique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714845A (ja) * 1992-12-22 1995-01-17 Hughes Aircraft Co Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ
JP2005217049A (ja) 2004-01-28 2005-08-11 Sanken Electric Co Ltd 半導体装置
US7745850B2 (en) 2003-08-08 2010-06-29 Sanken Electric Co., Ltd. Nitride-based semiconductor device with reduced leakage current

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532082B2 (ja) * 1987-02-20 1996-09-11 日本板硝子株式会社 薄膜トランジスタ
JP2541280B2 (ja) * 1988-04-21 1996-10-09 日本電気株式会社 半導体装置
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP5055773B2 (ja) * 2006-02-02 2012-10-24 サンケン電気株式会社 半導体素子
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US20110095335A1 (en) * 2008-07-03 2011-04-28 Panasonic Corporation Nitride semiconductor device
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714845A (ja) * 1992-12-22 1995-01-17 Hughes Aircraft Co Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ
US7745850B2 (en) 2003-08-08 2010-06-29 Sanken Electric Co., Ltd. Nitride-based semiconductor device with reduced leakage current
JP2005217049A (ja) 2004-01-28 2005-08-11 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20120004759A (ko) 2012-01-13
US20120007049A1 (en) 2012-01-12
JP2012019186A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
KR101108746B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
KR101124017B1 (ko) 반도체 소자 및 그 제조 방법
US20150236121A1 (en) Semiconductor device and method of forming the same
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
KR20110026798A (ko) 반도체 소자 및 그 제조 방법
WO2010068554A2 (en) Semiconductor heterostructure diodes
US9219136B2 (en) Switching element
US11502170B2 (en) Semiconductor device and manufacturing method thereof
KR101148694B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
KR101051561B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2014110311A (ja) 半導体装置
KR20120004758A (ko) 질화물계 반도체 소자 및 그 제조 방법
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
US12040380B2 (en) High electron mobility transistor and method for fabricating the same
US20220216325A1 (en) High electron mobility transistor and method for fabricating the same
KR102113253B1 (ko) 질화물계 반도체 소자
US20240222437A1 (en) Manufacturing method of semiconductor device
CN118235253A (zh) 氮化物基半导体器件及其制造方法
KR101451257B1 (ko) 질화물 반도체 다이오드 및 그 제조방법
CN113594242A (zh) 半导体结构以及半导体装置
KR20150040628A (ko) 전력 반도체 소자
KR20150099151A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee