KR102113253B1 - 질화물계 반도체 소자 - Google Patents

질화물계 반도체 소자 Download PDF

Info

Publication number
KR102113253B1
KR102113253B1 KR1020130049618A KR20130049618A KR102113253B1 KR 102113253 B1 KR102113253 B1 KR 102113253B1 KR 1020130049618 A KR1020130049618 A KR 1020130049618A KR 20130049618 A KR20130049618 A KR 20130049618A KR 102113253 B1 KR102113253 B1 KR 102113253B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
nitride
electrode
semiconductor
layer
Prior art date
Application number
KR1020130049618A
Other languages
English (en)
Other versions
KR20140012584A (ko
Inventor
전우철
박기열
박영환
신재광
오재준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/926,553 priority Critical patent/US9379102B2/en
Publication of KR20140012584A publication Critical patent/KR20140012584A/ko
Application granted granted Critical
Publication of KR102113253B1 publication Critical patent/KR102113253B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

질화물계 반도체 다이오드 및 그를 포함하는 질화물계 반도체 집적소자가 개시된다. 개시된 질화물계 반도체 다이오드는 기판; 상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층; 상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어지고, 제1부분이 제2부분 보다 두께가 얇은 제2반도체층; 상기 제2반도체층에 마련되는 절연층; 상기 제2반도체층의 상기 제1부분을 덮으면서 상기 제1반도체층과 오믹 콘택을 형성하는 제1전극; 및 상기 제1전극과 이격하여 마련되며 상기 제1반도체층과 오믹 콘택을 형성하는 제2전극;을 포함한다.

Description

질화물계 반도체 소자{Nitride based Semiconductor Device}
본 개시는 질화물계 반도체 소자에 관한 것으로, 보다 상세하게는 질화물계 반도체 간에 이종 접합을 형성하고 있는 고전력 질화물계 반도체 다이오드 및 이를 이용한 집적소자에 관한 것이다.
실리콘(Si) 및 갈륨 비소(GaAs)와 같은 물질들은 저전력 및 (실리콘의 경우에 있어서) 저주파수 응용 장치용 반도체 소자에 있어서 넓은 응용 분야를 발견해 왔다. 그러나, 이러한 반도체 물질들은 상대적으로 작은 밴드갭(bandgap)(예를 들어, 상온에서 Si의 경우 1.12 eV 그리고 GaAs의 경우 1.42 eV), 상대적으로 작은 항복 전압(breakdown voltage) 때문에 고전력 및/또는 고주파수 응용 장치로는 한계가 있다.
이러한 한계에 의해서, 고전력, 고온 및/또는 고주파수 응용 장치 및 소자들에 대한 관심은 넓은 밴드갭 반도체 물질, 예를 들어 실리콘 카바이드(silicon carbide)(예로 상온에서 알파 SiC의 경우 2.996 eV) 및 III족-질화물(Group III nitride)(예로, 상온에서 GaN의 경우 3.36 eV)로 전환되어 왔다. 이러한 물질들은 전형적으로 GaAs 및 Si에 비해 보다 높은 전기장 항복 강도 및 높은 전자 포화속도를 가지고 있다.
III족-질화물 반도체 소자 중 고전력 그리고/또는 고주파수 응용 장치에 대한 특별한 관심이 되는 소자는 서로 다른 밴드갭 에너지를 가지고 있는 반도체 물질의 이종 접합을 형성하고 있는 소자이다. 이러한 소자들은 2차원 전자 가스(two-dimensional electron gas; 2DEG)가 두 반도체 접합 면에 형성되기 때문에 수많은 상황에서 작동 상의 장점을 제공할 것이다. 상기 2DEG는 보다 작은 밴드갭 물질에서 축적층을 형성하며, 과잉으로 매우 높은 면전자농도(sheet electron concentration), 예를 들어, 1013 캐리어(carrier)/cm2를 가질 수 있다. 게다가, 보다 넓은 밴드갭 반도체 물질에서 생성된 전자들은 감소된 이온화된 불순물 스캐터링(scattering)때문에 높은 전자이동도를 허용하면서 상기 2DEG로 이동된다. 높은 캐리어 농도 및 높은 캐리어 이동도의 이러한 조합은 고전력 및 고주파 응용 소자로서 강한 성능 상의 장점을 제공할 수 있다.
본 개시는 질화물계 반도체 간에 이종 접합을 형성하고 있는 고전력 질화물계 반도체 다이오드 및 이를 이용한 집적소자를 제공한다.
일 실시예에 따른 질화물계 반도체 다이오드는,
기판;
상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어지고, 제1부분이 제2부분 보다 얇은 제2반도체층;
상기 제2반도체층 상에 마련되는 절연층;
상기 제2반도체층의 제1부분을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극; 및
상기 제1전극과 이격하여 마련되며 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제2전극;을 포함한다.일 측면에 따르면, 상기 상기 제2반도체층의 제1부분은 리세스(recess)의 형상을 가질 수 있다.
다른 측면에 따르면, 상기 제2반도체층에서 상기 제1전극과 접촉하는 일단부와 상기 제1부분 사이에서 상기 제1부분 보다 두꺼우며 상기 제2부분 보다 얇은 제3부분을 더 포함한다.
또 다른 측면에 따르면, 상기 제2반도체층에서 상기 제3부분과 상기 일단부 사이에서 상기 제2부분과 실질적으로 두께가 동일한 제4부분을 더 포함한다.또 다른 측면에 따르면, 상기 제2반도체층의 상기 제1부분은 상기 제2반도체층의 일단부에 마련되며, 스텝(step)의 형상을 가질 수 있다.
상기 제1반도체층과 상기 제2반도체층은 이종 접합을 이루며, 상기 제1반도체층에 2차원 전자가스가 형성될 수 있다.
상기 제2반도체층의 상기 제1부분에 대응되는 상기 제1반도체층의 영역에는 2차원 전자가스가 없는 불연속 영역이 형성될 수 있다.
상기 제1전극에 소정의 전압을 인가하면 상기 불연속 영역에 전자가 채워져 전류가 도통될 수 있다.
상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고, 상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어질 수 있다.
다른 실시예에 따른 질화물계 반도체 다이오드는,
기판;
상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층;
상기 제2반도체층 상의 일부 영역에 마련되며 질화물계 반도체로 이루어진 제3반도체층;
상기 제3반도체층을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극; 및
상기 제1전극과 이격하여 마련되며 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제2전극;을 포함한다.
일 측면에 따르면, 상기 제3반도체층은 상기 제2반도체층의 일단부로부터 이격되며, 상기 제2반도체층은 상기 제3반도체층과 상기 일단부 사이의 제1부분의 두께가 다른 부분의 두께보다 얇다.
다른 측면에 따르면, 상기 제3반도체층은 상기 제2반도체층의 일단부로부터 이격된 제1부분과 상기 제1부분으로부터 상기 일단부로 연장된 제2부분을 포함하며, 상기 제2부분의 두께가 상기 제1부분의 두께보다 얇다.
상기 제2반도체층과 상기 제3반도체층 상에 마련되는 절연층;을 더 포함할 수 있다.
상기 절연층은 상기 제3반도체층 상면에 형성된 개구부를 더 포함하며, 상기 개구부를 통해 상기 제1전극이 상기 제3반도체층과 접촉한다.
상기 제1반도체층과 상기 제2반도체층은 이종 접합을 이루며, 상기 제1반도체층에 2차원 전자가스가 형성될 수 있다.
상기 제3반도체층에 대응되는 제1반도체층에는 상기 2차원 전자가스가 없는 불연속 영역이 형성될 수 있다.
상기 제1전극에 소정의 전압을 인가하면 상기 불연속 영역에 전자가 채워져 전류가 도통될 수 있다.
상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고, 상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어질 수 있다.
상기 제3반도체층은 P형 불순물로 도핑될 수 있다.본 발명의 다른 실시예에 따른 질화물계 반도체 집적소자는,
기판;
상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어지고, 제1부분과 제2부분을 포함하며, 상기 제1부분 및 상기 제2부분은 나머지 부분 보다 얇은 두께를 갖는 제2반도체층;
상기 제2반도체층 상에 마련되는 절연층;
상기 제1두께 조절부를 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극;
상기 제1전극과 이격하여 마련되며 상기 제2부분 상에 마련되는 게이트 전극; 및
상기 제1반도체층 단부에 각각 마련되어 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하며 상기 제1부분을 사이에 두고 상기 제1전극과 마주보는 제2전극과, 상기 제2부분을 사이에 두고 상기 제1전극과 마주보는 제3전극;을 포함한다.
또 다른 실시예에 따른 질화물계 반도체 집적소자는,
기판;
기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층;
상기 제2반도체층 상에 각각 마련되며 질화물계 반도체로 이루어진 제3반도체층 및 제4반도체층;
상기 제3반도체층을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극;
상기 제1전극과 이격하여 마련되며 상기 제4반도체층 상에 마련되는 게이트 전극;
상기 제1반도체층 단부에 각각 마련되어 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하며, 상기 제3반도체층을 사이에 두고 상기 제1전극과 마주보는 제2전극과, 상기 제4반도체층을 사이에 두고 상기 제1전극과 마주보는 제3전극;을 포함한다.
상술한 바와 같이, 고전력, 고온 및/또는 고주파수 응용에 적합한 질화물계 반도체 다이오드 및 이를 이용한 집적소자가 제공된다. 질화물계 반도체 다이오드은 질화물계 반도체의 이종 접합을 이용하고 있어, 고전력 및 고주파수에 적합한 다이오드로 이용될 수 있다. 또한, 2차원 전자가스가 유발되는 영역을 조절하기 위해, 제2반도체층의 일부 영역의 두께를 얇게 하거나 또는 제3반도체층을 구비하여, 순방향 전류의 턴온 전압을 조절할 수 있다. 또한, 전극의 쇼트키 접합 없이도 누설전류가 크지 않은 구조를 제공한다. 이에 따라, 쇼트키 접합 공정을 줄일 수 있어, 질화물계 반도체 다이오드의 제조공정 시간 및 비용을 줄일 수 있다.
도 1a는 일 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 1b 및 도 1c는 도 1a의 질화물계 반도체 다이오드의 작동을 나타낸 회로도 및 그래프다.
도 2는 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 3은 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 4는 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 5는 또 다른 실시예에 따른 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 6a 내지 도 6d는 일 실시예에 따른 질화물계 반도체 다이오드의 제조방법을 개략적으로 보여주는 단면도다.
도 7은 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 8은 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 9는 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 10은 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.
도 11은 또 다른 실시예에 의한 질화물계 반도체 다이오드의 개략적인 구성을 보이는 단면도다.도 12a 내지 도 12e는 다른 실시예에 따른 질화물계 반도체 다이오드의 제조방법을 개략적으로 보여주는 단면도다.
도 13a 및 도 13b는 일 실시예에 의한 질화물계 반도체 집적소자의 개략적인 구성을 보이는 단면도다.
도 14는 다른 실시예에 의한 질화물계 반도체 집적소자의 개략적인 구성을 보이는 단면도다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예의 구성과 작용을 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 예를 들면, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 구성요소가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 "층"이라는 용어는, 물체들이 포개져 생기는 구조체의 일부를지칭하기 위하여 사용한다. 따라서, "층"이라는 용어는 물체들의 두께에 의해 의미가 한정되어 해석될 필요는 없다.
도 1a는 일 실시예에 의한 질화물계 반도체 다이오드(100)의 개략적인 구성을 보이는 단면도이다.
도 1a을 참조하면, 일 실시예에 따른 질화물계 반도체 다이오드(100)는 기판(110)과, 기판(110) 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(120)과, 제1반도체층(120) 상에 마련되며 질화물계 반도체로 이루어지고, 일부 영역의 두께가 다른 영역에 비해 얇은 제1부분(135)을 갖는 제2반도체층(130)과, 제2반도체층(130) 상에 마련되는 절연층(140)과, 제1부분(135)을 덮으면서 제1반도체층(120) 및 제2반도체층(130)과 오믹 콘택을 형성하는 제1전극(150) 및 제1전극(150)과 이격하여 마련되며 제1반도체층(120) 및 제2반도체층(130)과 오믹 콘택을 형성하는 제2전극(160)을 포함한다.
기판(110)은 박막 성장 단계에서 공정상 요구되는 것이며, 실리콘(Si), 실리콘 카바이드(SiC), 사파이어(Al2O3), GaN, Ga2O3 기판 등이 사용될 수 있다. 기판(110)은 불순물이 도핑되어 형성될 수 있다. 기판(110)이 실리콘인 경우 p형 또는 n형 불순물이 도핑되어 형성될 수 있다. p형 불순물은 예를 들어, B, Al, Mg, Ca, Zn, Cd, Hg, 또는 Ga으로 이루어진 그룹, n형 불순물은 예를 들어, As, P 등으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
기판(110)과 제1반도체층(120) 사이에는 기판과 반도체층의 격자 상수 및 열팽창 계수의 불일치에 의한 결정 결함 등을 해소하기 위해서 핵성장층 및/또는 다양한 버퍼층이 형성될 수 있다. 예를 들면, 핵성장층 또는 버퍼층은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 또 다른 예를 들면, 핵성장층 또는 버퍼층은 SiC를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1반도체층(120)은 질화물로 이루어진 반도체층일 수 있다. 예컨대, 제1반도체층(120)은 GaN계 물질을 포함할 수 있다. 이 경우, 언도핑된(undoped) GaN층일 수 있지만, 경우에 따라서는, 소정의 불순물이 도핑된 GaN층일 수도 있다. 제1반도체층(120)의 두께는 수십 nm이하일 수 있다.
제2반도체층(130)은 제1반도체층(120) 상에 마련되며 일부 영역에 리세스(recess)를 구비하고 있을 수 있다. 제2반도체층(130)은 제1반도체층(120)과 다른 물질로 이루어진 반도체층일 수 있다.
일반적으로, 질화물 반도체의 이종 접합 구조(heterostructure)에서는 매우 적은 저항성 손실을 가지며 매우 높은 전류밀도의 운반을 가능케 하는 2차원 전자가스(2 Dimensional Electron Gas: 2DEG)가 생성될 수 있다. 2차원 전자 가스는 접합을 이루고 있는 반도체 물질 사이의 격자상수의 차이, 전도대 차이 및/또는 분극에 의한 내부전기장으로 인해 생성된다. 한편, 분극에 의한 내부 전기장은 이종접합에 의한 격자상수의 불일치로 인한 압전효과와 원자의 자발적 분극에 기인한다.
제2반도체층(130)은 제1반도체층(120)에 2차원 전자가스층(125)을 유발하는 층일 수 있다. 즉, 제2반도체층(130)은 제1반도체층(120)과 분극 특성, 에너지 밴드갭, 격자상수 중 어느 하나가 다른 반도체를 포함할 수 있다. 예를 들면, 제2반도체층(130)은 제1반도체층(120)보다 분극률 및/또는 에너지 밴드갭이 큰 반도체를 포함할 수 있다. 또 다른 예를 들면, 제2반도체층(130)은 Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로, 제2반도체층(130)은 AlGaN, AlInN, InGaN, AlN, AlInGaN 등으로 구성된 다양한 물질 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 제2반도체층(130)은 언도핑된(undoped) 층일 수 있지만, 경우에 따라서는, 소정의 불순물이 도핑된 층일 수도 있다. 제2반도체층(130)의 두께는 수십 ㎚ 이하일 수 있다. 한편, 제1반도체층(120)과 제2반도체층(130)의 접합에 의해 생성된 2차원 전자가스층(125)은 질화물계 반도체 다이오드(100)의 전류 이동 경로가 된다.
제1부분(135)은 제2반도체층(130)의 일부 영역에 형성되어 있다. 도 1의 경우에, 제1부분(135)은 리세스(recess) 형상을 갖는다. 제1부분(135)의 두께(t1)은 제2반도체층(130)의 제2부분(136)의 두께(t2)에 비해 얇게 형성하기 위해 마련된다.
제2반도체층(130)의 두께에 의해서 제1반도체층(120)에 유발되는 2차원 전자가스층(125)에서의 캐리어의 농도를 조절할 수 있다. 제2반도체층(130)의 두께를 얇게 하면 2차원 전자가스층(125)에서의 캐리어의 농도가 감소하거나 2차원 전자가스가 형성되지 않을 수 있다. 즉, 2차원 전자가스층(125)은 2차원 전자가스의 불연속 영역(R1)을 가질 수 있다. 불연속 영역(R1)의 크기는 제2반도체층(130)의 두께를 결정하는 리세스(recess)(135)의 깊이(d1) 뿐만아니라, 리세스(135)의 폭(w1)에 의해서 결정된다. 또한, 제2반도체층(130)에 포함된 알루미늄(Al)의 농도 등에 의해서도 결정될 수 있다.
절연층(140)은 제2반도체층(130) 상에 마련된다. 절연층(140)은 절연물을 포함할 수 있고, 예를 들어, 실리콘 산화물, 또는 실리콘 질화물을 포함할 수 있다. 또한, 절연층(140)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다.
절연층(140)은 제2반도체층(130)의 제1부분(135) 영역과 제1전극(150) 간에 오믹 콘택이 형성되지 않기 위한 구성일 수 있다. 절연층(140)은 제2반도체층(130)을 보호하는 기능을 할 수 있다. 예를 들어, 제1전극(150) 및 제2전극(160)을 형성하고 열처리하게 되는 경우, 열처리에 의한 제2반도체층(130)의 손상을 막는 역할을 할 수 있다. 또한, 절연층(140)은 표면 누설 전류 특성을 개선하기 위한 것일 수 있다. 예를 들면, 절연층(140)은 리세스 영역을 통한 누설전류의 흐름을 억제할 수 있다.
제1전극(150)은 리세스(135)를 덮으면서 제1반도체층(120) 및 제2반도체층(130)과 오믹 콘택(ohmic contact)을 형성할 수 있다. 제2전극(160)은 제1전극(150)과 이격하여 마련되며, 제1반도체층(120) 및 제2반도체층(130)과 오믹 콘택을 형성할 수 있다. 이 경우, 제1전극(150)과 제2전극(160)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 더욱 상세하게는, 제1전극(150)과 제2전극(160)은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다. 제1전극(150)과 제2전극(160)은 단층 또는 복층 구조로 형성할 수 있다.
제1전극(150)과 제2전극(160)은 2차원 전자가스층(125)와 전기적으로 연결될 수 있다. 예컨대, 제2반도체층(130)과 제1반도체층(120)의 일부를 식각한 후, 식각 영역 상에 제1전극(150) 및/또는 제2전극(160)을 형성할 수 있다. 이때, 상기 식각 영역의 깊이는 2차원 전자가스층(125)의 깊이보다 깊을 수 있다. 따라서, 제1전극(150)과 제2전극(160)은 2차원 전자가스층(125)의 측면과 직접 접촉할 수 있다. 하지만, 이는 예시적인 것이다. 제2반도체층(130)의 일부 두께만 식각한 후에, 제1전극(150) 및/또는 제2전극(160)을 형성하거나, 식각없이 제2반도체층(130)의 상면에 제1전극(150) 및/또는 제2전극(160)을 형성할 수도 있다.
제1전극(150)에 전압을 인가하면 제1반도체층(120) 및 제2반도체층(130)에 내부 전기장이 형성되어 2차원 전자가스의 불연속 영역(R1)에 전자가 채워질 수 있다. 이 경우, 불연속 영역(R1)을 통한 전류의 흐름이 가능해질 수 있으며, 전류는 제1전극(150)에서 제2전극(160)으로 흐르게 된다. 한편, 제2전극(160)에 전압을 인가하더라도 불연속 영역(R1)에 전자가 채워지는 효과는 거의 일어나지 않는다. 따라서, 제1전극(150)에서 제2전극(160)으로의 순방향 전류 이동은 용이하나, 제2전극(160)에서 제1전극(150)으로의 역방향 전류 이동은 차단되므로, 질화물계 반도체 다이오드(100)의 제1전극(150)은 애노드(anonde)전극에 해당하게 되며, 제2전극(160)은 캐소드(cathode)전극에 대응될 수 있다.
도 1b 및 도 1c는 도 1a의 질화물계 반도체 다이오드(100)의 작동을 나타낸 회로도 및 그래프이다.
도 1b 및 도 1c를 참조하면, 애노드에 인가되는 전압(Va)의 세기에 따라 질화물계 반도체 다이오드(100)에 흐르는 순방향 전류(Ia)는 급격히 증가한다. 전압(Va)에 따른 순방향 전류(Ia)의 기울기는 2차원 전자가스층(125)의 불연속 영역(R1)의 사이즈 및 불연속 영역(R1)에서의 캐리어의 농도 등에 의해서 조절될 수 있다.
질화물계 반도체 다이오드(100)에서 불연속 영역(R1)은 리세스(135)의 사이즈에 의해 조절될 수 있으므로, 리세스(135)의 사이즈에 의해 순방향 전류(Ia)의 기울기가 조절될 수 있다. 예를 들면, 리세스(135)의 깊이(d1)를 깊게 하여 제2반도체층의 두께(t1)가 얇아 지면, 질화물계 반도체 다이오드(100)의 턴-온(turn on) 전압이 V1에서 V2로 증가할 수 있다. 반대로, 리세스(135)의 깊이(d1)를 얕게 하면 질화물계 반도체 다이오드(100)의 턴온(turn on) 전압을 V2에서 V1으로 감소시킬 수 있다. 또 다른 예를 들면, 리세스(135)의 폭(w1)을 크게 하면, 턴온 전압이 V1에서 V2로 증가할 수 있다. 턴온 전압의 조절 범위는, 예를 들면, -4V에서 2V까지 될 수 있다.
또한, 질화물계 반도체 다이오드(100)에서 불연속 영역(R1)은 제2반도체층(130)에 포함된 알루미늄(Al)의 농도에 의해서도 조절될 수 있다. 예를 들면, 알루미늄의 농도가 높아지면, 턴-온 전압이 V2에서 V1으로 감소할 수 있다.
도 2는 다른 실시예에 의한 질화물계 반도체 다이오드(200)의 개략적인 구성을 보이는 단면도다.
도 2를 참조하면, 질화물계 반도체 다이오드(200)는 질화물 반도체 다이오드(100)와 비교하여 제2반도체층(230)의 구조가 다르며, 질화물 반도체 다이오드(100)과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
제2반도체층(230)은 제1두께(t1)를 가진 제1부분(235)과, 제2두께(t2)를 가진 제2부분(234)과 제3두께(t3)를 가진 제3부분(236)을 포함한다. 제3부분(236)은 제2반도체층(230)에서 제1전극(150)과 접촉하는 일단부(231) 및 제2부분(236) 사이에 배치된다. 제3두께(t3)는 제1두께 보다 두꺼우며, 제2두께 보다 얇을 수 있다.
도 2에서는 상대적으로 전자 농도가 높은 2차원 전자가스(2DEG)의 영역과 상대적으로 전자 농도가 낮은 2차원 전자가스(2DEG) 영역을 도트의 굵기로 구분하여 도시하였다. 도트의 굵기가 굵을수록 전자 농도가 높은 것을 가리킨다. 2차원 전자가스(2DEG)가 도시되지 않은 영역은 2차원 가스의 불연속 영역이다.
제2부분(234) 하부의 2차원 전자가스 영역은 전자농도가 상대적으로 높으며, 제1부분(235) 하부의 2차원 전자가스 영역은 불연속 영역(R1)이며, 제3부분(236) 하부의 2차원 전자가스 영역은 전자농도가 낮은 영역이다.
질화물계 반도체 다이오드(200)는 질화물 반도체 다이오드(100)와 비교하여 턴온 전압이 더 감소될 수 있다.
도 3은 또 다른 실시예에 의한 질화물계 반도체 다이오드(300)의 개략적인 구성을 보이는 단면도다.
도 3을 참조하면, 질화물계 반도체 다이오드(300)는 질화물 반도체 다이오드(100)와 비교하여 제2반도체층(330)의 구조가 다르며, 질화물 반도체 다이오드(100)과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
제2반도체층(330)은 제1두께(t1)를 가진 제1부분(335)과, 제2두께(t2)를 가진 제2부분(334)과 제3두께(t3)를 가진 제3부분(336)과 제4두께(t4)를 가진 제4부분(337)을 포함한다. 제3부분(336) 및 제4부분(337)은 제2반도체층(330)에서 제1전극(150)과 접촉하는 일단부(331) 및 제2부분(336) 사이에 배치된다. 제3두께(t3)는 제1두께 보다 두꺼우며, 제2두께 보다 얇을 수 있다. 제4두께(t4)는 실질적으로 제2두께와 동일할 수 있다.
도 3에서는 상대적으로 전자 농도가 높은 2차원 전자가스(2DEG)의 영역과 상대적으로 전자 농도가 낮은 2차원 전자가스(2DEG) 영역을 도트의 굵기로 구분하여 도시하였다. 도트의 굵기가 굵을수록 전자 농도가 높은 것을 가리킨다. 2차원 전자가스(2DEG)가 도시되지 않은 영역은 2차원 가스의 불연속 영역이다.
제2부분(334) 및 제4부분(337) 하부의 2차원 전자가스 영역은 전자농도가 상대적으로 높으며, 제1부분(335) 하부의 2차원 전자가스 영역은 불연속 영역(R1)이며, 제3부분(336) 하부의 2차원 전자가스 영역은 전자농도가 낮은 영역이다.
질화물계 반도체 다이오드(300)는 질화물 반도체 다이오드(100)와 비교하여 턴온 전압이 더 감소될 수 있다.
도 4는 다른 실시예에 의한 질화물계 반도체 다이오드(400)의 개략적인 구성을 보이는 단면도이다.
도 4를 참조하면, 질화물계 반도체 다이오드(400)는 기판(110)과, 기판(110) 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(120)과, 제1반도체층(120) 상에 마련되며 질화물계 반도체로 이루어지고, 일부 영역의 두께가 다른 영역에 비해 얇은 제1부분(435)을 갖는 제2반도체층(430)과, 상기 제2반도체층(430) 상에 마련되는 절연층(440)과, 제1부분(435)을 덮으면서 제1반도체층(120)과 오믹 콘택을 형성하는 제1전극(150) 및 제1전극(150)과 이격하여 마련되며 제1반도체층(120)과 오믹 콘택을 형성하는 제2전극(160)을 포함한다.
도 4의 경우에, 제1부분(435)은 스텝(step) 형상을 갖는다. 제1부분(435)의 두께는 제2반도체층(430)의 다른 영역의 제2두께에 비해 얇게 형성하기 위해 마련된다. 제1부분(435)이 스텝 형상을 갖는 경우, 스텝이 형성된 폭(w2)을 용이하게 조절할 수 있다. 스텝의 폭(w2)을 조절하여 접촉 저항을 보정할 수 있다. 스텝의 폭(w2)은 예를 들면, 수 ㎛이하로 형성될 수 있다.
제1반도체층(120)에서 제1부분(435) 하부 영역에는 2차원 전자가스가 없는 불연속 영역(R2)이 형성된다.
도 5는 또 다른 실시예에 의한 질화물계 반도체 다이오드(401)의 개략적인 구성을 보이는 단면도이다. 도 5의 질화물계 반도체 다이오드(401)는 도 4의 질화물계 반도체 다이오드(400)와 비교하여 제2반도체층(430)의 제1부분(435)가 더 연장되어 형성된 부분(436)을 더 포함할 수 있다. 도 4의 질화물계 반도체 다이오드(400)와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 5를 참조하면, 제2반도체층(431)은 일부 영역의 두께가 다른 영역에 비해 얇은 제1부분(435)과 제1부분(435)으로부터 일측 단부로 연장된 부분(436)을 포함한다. 절연층(440)은 연장 부분(436)을 제외한 제2 반도체층(431) 위를 덮고 있다.
제1전극(150)은 절연층(440)에 의해 노출된 연장부분(436)의 상면 및 측면을 덮으면서 제1 반도체층(120)과 오믹 콘택을 형성한다.
제1부분(435) 및 연장부분(436)은 스텝(step) 형상을 갖는다. 제1부분(435) 및 연장부분(436)의 두께(t1)는 제2반도체층(430)의 다른 영역의 두께에 비해 얇게 형성된다. 제1부분(435) 및 제2부분(436)의 하부에는 2차원 전자가스가 없는 불연속 영역(R3)이 형성될 수 있다.
연장부분(436)은 제1전극(150)과의 접촉 면적을 넓게 하며, 제1전극(150)의 접촉저항을 낮게 할 수 있다.
한편, 제1부분(435) 및 연장부분(436)의 두께를 두께(t1) 보다 조금 두껍게 조절하면, 제1부분(435) 및 제2부분(436)의 하부에는 2차원 전자가스가 약하게 형성될 수 있다. 순방향 전류를 주입시 턴온전압이 감소될 수 있다. 역방향 전류를 주입시 제1부분(435) 및 제2부분(436)에 형성된 약한 2차원 전자가스 내의 전자가 공핍이 되어 전류가 흐르지 않게 된다.
도 6a 내지 도 6d는 도 1a의 질화물계 반도체 다이오드(100)의 제조방법을 개략적으로 보여주는 단면도이다. 도 1a의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 6a를 참조하면, 기판(110)상에 제1반도체층(120) 및 제2반도체층(130)을 형성할 수 있다. 제1반도체층(120) 및 제2반도체층(130)은 일반적으로 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다. 예를 들어, 에피텍셜 증착법, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy;MOVPE), HCVD 법(halide chemical vapour deposition) 등이 사용될 수 있다.
기판(110)과 제1반도체층(120) 사이에는 격자 상수 및 열팽창 계수 차이를 완화시켜 제1반도체층(120)의 결정성 저하를 방지하기 위해 다양한 버퍼층이 형성될 수 있다. 이러한 버퍼층은 일반적으로 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다.
제2반도체층(130)이 마련된 후, 제2반도체층(130)상의 일부 영역에 제1부분인 리세스(135)를 형성할 수 있다. 리세스(135)는 패터닝된 마스크와 식각 공정을 사용하여 형성될 수 있다. 예를 들면, 식각 공정은 KOH와 같은 강염기와 UV를 조사하는 습식 공정이 될 수 있다. 또 다른 예를 들면, 식각 공정은 Cl2, BCl3, CCl2F2 및/또는 다른 염화 종들을 사용하는 유도 커플 플라즈마(Inductively Coupled Plasma), 또는 전자 사이클로트론 공명 및/또는 플라즈마에 DC 요소가 없는 다운 스트림 플라즈마 에칭과 같은 반응성 이온 식각 등의 건식 공정이 될 수 있다.
도 6b를 참조하면, 제2반도체층(130) 상에 절연층(140)을 형성할 수 있다. 절연층(140)은 절연물을 포함할 수 있고, 예를 들어, 실리콘, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 절연층(140)은 다양한 증착 방법에 의해 증착될 수 있다. 또한, 절연층(140)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다. 상기 질화 처리는, 예를 들어 NH3 가스와 같은 질소 포함 가스를 이용한 어닐링(annealing) 또는 고속 열 어닐링(rapid thermal annealing, RTA), 레이저 RTA(laser RTA) 등의 방법에 의하여 수행할 수 있다. 또한, 상기 질화 처리는, 플라즈마 질화 처리, 플라즈마 이온 주입, 플라즈마 강화 CVD(PECVD), 고밀도 플라즈마 CVD(HDP-CVD) 또는 라디칼 질화법에 의하여 수행될 수 있다. 이러한 질화 처리를 수행한 후에, 헬륨 또는 아르곤과 같은 비활성 가스를 포함하는 비활성 분위기에서 상기 구조물을 열처리할 수 있다.
도 6c를 참조하면, 제1전극(150)과 제2전극(160)을 제1반도체층(120)의 양단부에 형성하기 위하여, 제2반도체층(130)의 양 단부를 제거한다. 전극 형성을 위해패터닝된 마스크와 식각 공정을 사용할 수 있다. 예를 들면, 식각 공정은 KOH와 같은 강염기와 UV를 조사하는 습식 공정이 될 수 있다. 또 다른 예를 들면, 식각 공정은 Cl2, BCl3, CCl2F2 및/또는 다른 염화 종들을 사용하는 유도 커플 플라즈마(Inductively Coupled Plasma), 또는 전자 사이클로트론 공명 및/또는 플라즈마에 DC 요소가 없는 다운 스트림 플라즈마 에칭과 같은 반응성 이온 식각 등의 건식 공정이 될 수 있다. 전극 형성을 위한 식각 공정은 제1반도체층(120)의 양단부의 일부까지 확장하여 형성될 수 있다. 그러나, 이는 예시적인 것이며, 리세스는 제2반도체층(130)에서만 형성될 수도 있다.
도 6d를 참조하면, 질화물계 반도체 다이오드(100)에 전압을 인가하기 위한 제1전극(150)과 제2전극(160)을 형성할 수 있다. 제1전극(150)과 제2전극(160)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 제1전극(150)과 제2전극(160)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있다. 제1전극(150) 및 제2전극(160)은 오믹 콘택을 형성하며, 동시에 형성될 수 있다.
도 2 내지 도 5의 질화물계 반도체 다이오드는 도 1의 질화물계 반도체 다이오드와 제2반도체층의 구조에서 차이가 나며, 도 2 내지 도 5의 질화물계 반도체 다이오드의 제조방법은 도 6a 내지 도 6d의 제조방법으로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
도 7은 또 다른 실시예에 의한 질화물계 반도체 다이오드(500)의 개략적인 구성을 보이는 단면도이다.
도 7을 참조하면, 질화물계 반도체 다이오드(500)는 기판(110), 기판(110) 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(120), 제1반도체층(120) 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층(530), 제2반도체층(530) 상의 일부 영역에 마련되며 질화물계 반도체로 이루어진 제3반도체층(535), 제3반도체층(535)을 덮으면서 제1반도체층(120) 및 제2반도체층(530)과 오믹 콘택을 형성하는 제1전극(150) 및 제1전극(150)과 이격하여 마련되며 제1반도체층(120) 및 제2반도체층(530)과 오믹 콘택을 형성하는 제2전극(160)을 포함한다. 또한, 질화물계 반도체 다이오드(500)는 제2반도체층(530)과 제3반도체층(535) 상에 마련되는 절연층(540)을 더 포함할 수 있다.
도 7의 질화물계 반도체 다이오드(500)는 도 1a의 질화물계 반도체 다이오드(100)와 비교할 때, 제2반도체층(530)에 리세스를 구비하지 않고 제2반도체층(530) 상의 일부 영역에 제3반도체층(535)을 구비하고 있다는 점에서 차이가 있다.
제3반도체층(535)은 제1반도체층(120)에 유발되는 2차원 전자가스층(125)에서의 캐리어의 농도를 조절할 수 있다. 이 경우, 제2반도체층(530)의 두께는 6nm 내지 25nm로 형성될 수 있다.
제3반도체층(535)의 존부에 따라 2차원 전자가스층(125)에서의 캐리어의 농도가 감소하거나 2차원 전자가스가 형성되지 않을 수 있다. 즉, 2차원 전자가스층(125)은 2차원 전자가스의 불연속 영역(R4)을 가질 수 있다. 불연속 영역(R4)의 크기는 제3반도체층(535)의 물질의 종류, 제3반도체층의 두께(t5) 및 폭(w3)에 의해서 결정된다. 또한, 제2반도체층에 포함된 알루미늄(Al)의 농도 등에 의해서도 결정될 수 있다. 제3반도체층(535)은 P형으로 도핑된 질화 갈륨(GaN)을 포함할 수 있다. P형 불순물로는 Mg, Fe, Cr, Zn 등이 사용될 수 있다.
제1전극(150)에 전압을 인가하면 제1반도체층(120) 및 제2반도체층(130)에 내부 전기장이 형성되어 2차원 전자가스의 불연속 영역(R4)에 전자가 채워질 수 있다. 이 경우, 불연속 영역(R4)을 통한 전류의 흐름이 가능해질 수 있으며, 전류는 제1전극(150)에서 제2전극(160)으로 흐르게 된다. 한편, 제2전극(160)에 전압을 인가하더라도 불연속 영역(R4)에 전자가 채워지는 효과는 거의 일어나지 않는다. 따라서, 제1전극(150)에서 제2전극(160)으로의 순방향 전류 이동은 용이하나, 제2전극(160)에서 제1전극(150)으로의 역방향 전류 이동은 차단되므로, 질화물계 반도체 다이오드(100)의 제1전극(150)은 애노드(anonde)전극에 해당하게 되며, 제2전극(160)은 캐소드(cathode)전극에 대응될 수 있다.
질화물계 반도체 다이오드(500)에서 불연속 영역(R4)은 제3반도체층(535)에 의해 조절될 수 있으므로, 제3반도체층(535)에 의해 순방향 전류의 기울기가 조절될 수 있다. 예를 들면, 제3반도체층(535)의 두께(t5)를 두껍게 하면, 질화물계 반도체 다이오드(500)의 턴온(turn on) 전압이 증가할 수 있다. 또 다른 예를 들면, 제3반도체층(535)의 폭(w3)을 크게 하면, 턴온 전압이 증가할 수 있다. 또한, 제3반도체층(535)이 P-GaN을 포함하는 경우 P형 불순물의 농도에 따라 턴온(turn on) 전압을 조절할 수 있다. 예를 들면, P형 불순물의 농도를 높이면, 질화물계 반도체 다이오드(500)의 턴온(turn on) 전압이 증가할 수 있다.
질화물계 반도체 다이오드(500)는 추가적으로 절연층(540)을 포함할 수 있다. 절연층(540)은 제2반도체층(530)과 제3반도체층(535) 상에 마련된다. 절연층(540)은 절연물을 포함할 수 있고, 예를 들어, 실리콘, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 또한, 절연층(140)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다.
절연층(540)은 제2반도체층(530)을 보호하는 기능을 할 수 있다. 예를 들어, 제1전극(150) 및 제2전극(160)을 형성하고 열처리하게 되는 경우, 열처리에 의한 제2반도체층(530) 및 제3반도체층(535)의 손상을 막는 역할을 할 수 있다. 또한, 절연층(540)은 표면 누설 전류 특성을 개선하기 위한 것일 수 있다.
그 밖의 질화물계 반도체 다이오드(500)을 구성하는 기판(110), 제1반도체층(120), 2차원 전자가스층(125), 제2반도체층(530), 제1전극(150) 및 제2전극(160)에 대한 설명은 상술한 바와 같다.
도 8은 또 다른 실시예에 의한 질화물계 반도체 다이오드(600)의 개략적인 구성을 보이는 단면도이다.
도 8을 참조하면, 질화물계 반도체 다이오드(600)는 기판(110), 기판(110) 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(120), 제1반도체층(120) 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층(530), 제2반도체층(530) 상의 일부 영역에 마련되며 질화물계 반도체로 이루어진 제3반도체층(535), 제3반도체층(535)을 덮으면서 제1반도체층(120) 및 제2반도체층(530)과 오믹 콘택을 형성하는 제1전극(150) 및 제1전극(150)과 이격하여 마련되며 제1반도체층(120) 및 제2반도체층(530)과 오믹 콘택을 형성하는 제2전극(160)을 포함한다. 또한, 질화물계 반도체 다이오드(600)는 제2반도체층(430)과 제3반도체층(435) 상에 마련되는 절연층(640)을 더 포함하며, 절연층(640)은 제3반도체층(435) 상에 대응되는 일부 영역에 형성된 개구부(642)를 포함한다.도 8의 질화물계 반도체 다이오드(600)는 도 7의 질화물계 반도체 다이오드(500)의 절연층(540)에 개구부가 형성된 경우에 대한 실시예에 해당한다. 따라서, 나머지 구성요소에 대한 설명은 상술한 바와 같다.
도 8의 절연층(640)은 개구부(642)를 포함하며, 내부 전기장 등에 의하여 제3반도체층(435)에 모인 전하가 절연층(640)의 개구부(642)를 통해 제1전극(150)으로 빠져나갈 수 있는 경로가 형성될 수 있다. 즉, 절연층(640)의 개구부(642)는 불필요하게 축적될 수 있는 전하를 외부로 빼주어, 전하에 의한 질화물계 반도체 다이오드(600)의 손상을 막는 역할을 할 수 있다. 또한, 절연층(640)의 개구부(642)를 통해 질화물계 반도체 다이오드(600)의 순방향 전류 또는 역방향 전류가 흐르는 것은 아니므로, 질화물계 반도체 다이오드(600)의 전류-전압 특성에는 영향을 미치지 않을 수 있다.
도 9는 또 다른 실시예에 의한 질화물계 반도체 다이오드(601)의 개략적인 구성을 보이는 단면도이다. 질화물게 반도체 다이오드(600)과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 9를 참조하면, 제3반도체층(535)이 제2반도체층(530)의 일단부 상에 형성되어 있다. 절연층(640)은 제2전극(160) 및 제3절연층(535) 사이의 제2반도체층(530)과 제3반도체층(535)의 일부를 덮는다. 제3반도체층(535)의 일측과 일부 상부면은 제1전극(150)과 직접 접촉되도록 형성될 수 있다.
질화물계 반도체 다이오드(601)는 제1전극(150)으로부터 전류 주입이 용이해지며, 따라서 턴온 전압이 감소될 수 있다.
도 10은 또 다른 실시예에 의한 질화물계 반도체 다이오드(602)의 개략적인 구성을 보이는 단면도다.
도 10을 참조하면, 질화물계 반도체 다이오드(602)는 질화물 반도체 다이오드(600)와 비교하여 제2반도체층(630)의 구조가 다르며, 질화물 반도체 다이오드(600)과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
제2반도체층(630)의 일단부(630a)는 제1전극(150)과 접촉된다. 제3반도체층(635)는 제2반도체층(630)의 일단부(630a)로부터 이격되어 있다. 제2반도체층(630)에서 제2반도체층(630)의 일단부(630a) 및 제3반도체층(635)에 대응되는 제1부분(631)은 다른 부분에 비해서 얇은 제1두께(t6)를 가진다.
도 10에서는 상대적으로 전자 농도가 높은 2차원 전자가스(2DEG)의 영역과 상대적으로 전자 농도가 낮은 2차원 전자가스(2DEG) 영역을 도트의 굵기로 구분하여 도시하였다. 도트의 굵기가 굵을수록 전자 농도가 높은 것을 가리킨다. 2차원 전자가스(2DEG)가 도시되지 않은 영역은 2차원 가스의 불연속 영역이다.
제1부분(631) 하부의 2차원 전자가스 영역은 전자농도가 상대적으로 낮다. 제3반도체층(535) 하부의 2차원 전자가스 영역은 불연속 영역(R4)이다.
질화물계 반도체 다이오드(602)는 질화물 반도체 다이오드(600)와 비교하여 턴온 전압이 더 감소될 수 있다.
도 11은 또 다른 실시예에 의한 질화물계 반도체 다이오드(603)의 개략적인 구성을 보이는 단면도다.
도 11을 참조하면, 질화물계 반도체 다이오드(603)는 질화물 반도체 다이오드(600)와 비교하여 제3반도체층(635)의 구조가 다르며, 질화물 반도체 다이오드(600)과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
제2반도체층(630)의 일단부(630a)는 제1전극(150)과 접촉된다. 제3반도체층(635)은 제2반도체층(630)의 일단부(630a)로부터 이격된 제1부분(636)과, 제1부분(636)로부터 일단부(630a)로 연장된 제2부분(637)을 포함한다. 제2부분의 두께(t7)는 제1부분(636)의 두께(t5) 보다 얇게 형성된다.
도 11에서는 상대적으로 전자 농도가 높은 2차원 전자가스(2DEG)의 영역과 상대적으로 전자 농도가 낮은 2차원 전자가스(2DEG) 영역을 도트의 굵기로 구분하여 도시하였다. 도트의 굵기가 굵을수록 전자 농도가 높은 것을 가리킨다. 2차원 전자가스(2DEG)가 도시되지 않은 영역은 2차원 가스의 불연속 영역이다.
제3반도체층(635)의 제1부분(636) 하부의 2차원 전자가스 영역은 2차원 전자가스가 없는 불연속 영역(R3)이며, 제2부분(637) 하부의 2차원 전자가 영역은 제1부분(636)의 하부 영역 보다 전자농도가 상대적으로 낮다. 질화물계 반도체 다이오드(602)는 질화물 반도체 다이오드(600)와 비교하여 턴온 전압이 더 감소될 수 있다. 도 12a 내지 도 12e는 도 7의 질화물계 반도체 다이오드(500)의 제조방법을 개략적으로 보여주는 단면도이다.
도 12a를 참조하면, 기판(110)상에 제1반도체층(120), 제2반도체층(530) 및 제3반도체층(535)을 순차적으로 형성할 수 있다. 제1반도체층(120), 제2반도체층(530) 및 제3반도체층(535)은 일반적으로 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다. 예를 들어, 에피텍셜 증착법, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy;MOVPE), HCVD 법(halide chemical vapour deposition) 등이 사용될 수 있다.
기판(110)과 제1반도체층(120) 사이에는 격자 상수 및 열팽창 계수 차이를 완화시켜 제1반도체층(120)의 결정성 저하를 방지하기 위해 다양한 버퍼층이 형성될 수 있다. 이러한 버퍼층은 일반적으로 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다.
도 12b를 참조하면, 제3반도체층(535)는 일부 영역만 남겨질 수 있도록 식각될 수 있다. 이러한 식각 공정은 패터닝된 마스크와 식각 공정에 의해 수행될 수 있다. 예를 들면, 식각 공정은 KOH와 같은 강염기와 UV를 조사하는 습식 공정이 될 수 있다. 또 다른 예를 들면, 식각 공정은 Cl2, BCl3, CCl2F2 및/또는 다른 염화 종들을 사용하는 유도 커플 플라즈마(Inductively Coupled Plasma), 또는 전자 사이클로트론 공명 및/또는 플라즈마에 DC 요소가 없는 다운 스트림 플라즈마 에칭과 같은 반응성 이온 식각 등의 건식 공정이 될 수 있다.
도 12c를 참조하면, 제2반도체층(530) 및 제3반도체층(535) 상에 절연층(540)을 형성할 수 있다. 절연층(540)은 절연물을 포함할 수 있고, 예를 들어, 실리콘, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 절연층(540)은 다양한 증착 방법에 의해 증착될 수 있다. 또한, 절연층(540)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다. 상기 질화 처리는, 예를 들어 NH3 가스와 같은 질소 포함 가스를 이용한 어닐링(annealing) 또는 고속 열 어닐링(rapid thermal annealing, RTA), 레이저 RTA(laser RTA) 등의 방법에 의하여 수행할 수 있다. 또한, 상기 질화 처리는, 플라즈마 질화 처리, 플라즈마 이온 주입, 플라즈마 강화 CVD(PECVD), 고밀도 플라즈마 CVD(HDP-CVD) 또는 라디칼 질화법에 의하여 수행될 수 있다. 이러한 질화 처리를 수행한 후에, 헬륨 또는 아르곤과 같은 비활성 가스를 포함하는 비활성 분위기에서 상기 구조물을 열처리할 수 있다.
도 8의 질화물계 반도체 다이오드(600)를 제조하기 위하여, 절연층(540)을 형성한 후, 제3반도체층(535)에 대응되는 부분을 식각하여 개구부(도 8의 642)를 더 형성할 수도 있다.
도 12d를 참조하면, 제1전극(150)과 제2전극(160)을 제1반도체층(120)에 형성하기 위하여, 제2반도체층(530)의 양 단부를 제거한. 전극 형성을 위해 패터닝된 마스크와 식각 공정을 사용할 수 있다. 예를 들면, 식각 공정은 KOH와 같은 강염기와 UV를 조사하는 습식 공정이 될 수 있다. 또 다른 예를 들면, 식각 공정은 Cl2, BCl3, CCl2F2 및/또는 다른 염화 종들을 사용하는 유도 커플 플라즈마(Inductively Coupled Plasma), 또는 전자 사이클로트론 공명 및/또는 플라즈마에 DC 요소가 없는 다운 스트림 플라즈마 에칭과 같은 반응성 이온 식각 등의 건식 공정이 될 수 있다. 전극 형성을 위한 식각은 제1반도체층(120)까지 확장하여 수행될 수 있다. 그러나, 이는 예시적인 것이며, 식각은 제2반도체층(430)에서만 수행될 수도 있다.
도 12e를 참조하면, 질화물계 반도체 다이오드(400)에 전압을 인가하기 위한 제1전극(150)과 제2전극(160)을 형성할 수 있다. 제1전극(150)과 제2전극(160)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 제1전극(150)과 제2전극(160)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있다. 제1전극(150) 및 제2전극(160)은 오믹 콘텍을 형성하며, 동시에 형성될 수 있다.
도 8 내지 도 11의 질화물계 반도체 다이오드의 제조방법은 도 7의 질화물계 반도체 다이오드의 제조방법으로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
도 13a는 일 실시예에 의한 질화물계 반도체 집적소자(700)의 개략적인 구성을 보이는 단면도이다.
도 13a를 참조하면, 질화물계 반도체 집적소자(700)은 기판(710), 기판(710)상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(720), 제1반도체층(720) 상에 마련되며 질화물계 반도체로 이루어지고, 일부 영역의 두께가 다른 영역에 비해 얇은 제1부분(735) 및 제2부분(737)을 갖는 제2반도체층(730); 제2반도체층 상에 마련되는 절연층(740), 제1부분(735)을 덮으면서 제1반도체층(720) 및 제2반도체층(730)과 오믹 콘택을 형성하는 제1전극(750), 제1전극(750)과 이격하여 마련되며 제2부분(737)상에 마련되는 게이트 전극(780); 제1반도체층(720) 상단에 마련되어 제1반도체층(720) 및 제2반도체층(730)과 오믹 콘택을 형성하는 제2전극(760) 및 제3전극(770)을 포함한다.
도 13b는 도 13a의 질화물계 반도체 집적소자(700)의 개략적인 회로도를 나타낸다.
도 13b를 참조하면, 질화물계 반도체 집적소자(700)는 적어도 하나의 다이오드와 적어도 하나의 트랜지스터가 한 칩(chip)에 병렬로 구현된 것일 수 있다. 예를 들어, 질화물계 반도체 다이오드와 노멀리 오프(normally-off)인 질화물계 반도체 트랜지스터가 병렬로 연결된 소자일 수 있다. 이 경우, 질화물계 반도체 집적소자(700)은 모터 구동용 스위치에 사용되는 소자가 될 수 있다. 구체적으로, 질화물계 반도체 집적소자(700)는 다이오드와 트랜지스터가 병렬로 결합된 6개의 소자가 모여서 구현된 인버터 용 소자가 될 수 있다.
도 13a를 다시 참조하면, 도 13a의 제1영역은 질화물계 반도체 다이오드를 나타낸다. 비록 도 13a에서는 도 1a의 질화물계 반도체 다이오드(100)를 나타내었지만, 제1영역의 다이오드는 상술한 질화물계 반도체 다이오드(100,200,300,400,401,500,600,601,602,603) 및 이를 바탕으로 변형이 가능한 다양한 질화물계 반도체 다이오드가 될 수 있다.
도 13a의 제2영역은 노멀리-오프인 질화물계 반도체 트랜지스터가 된다. 제1반도체층(720)과 제2반도체층(730)은 이종 접합을 이루어 제1반도체층(720)에 2차원 전자가스층(725)이 형성되고, 2차원 전자가스층이 채널의 역할을 한다. 제2부분(737)에 의해서 제1반도체층(720) 상에 형성되는 2차원 전자가스의 농도를 감소시키거나 제거시킬 수 있다. 따라서, 게이트 전극(780)에 전압이 인가되지 않는 경우는 채널이 형성되지 않아, 노멀리-오프 상태가 된다. 제2부분(737)은 도시된 바와 같이 리세스 형태 또는 스텝 형태(도 4의 435 참조)로 이루어질 수 있다.
게이트 전극(780)은 제2반도체층(730)과 쇼트키 접촉을 형성하는 물질로 형성될 수 있다. 예를 들면, 게이트 전극(780)은 Ni, Ti, Au, Pt, ITO 등으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 그러나, 경우에 따라서는 게이트 전극(780)과 제2반도체층(730)은 쇼트키 접촉을 형성하지 않을 수 있다. 게이트 전극(780)과 제2반도체층(730) 사이에는 절연층(740)이 마련될 수 있다. 절연층(740)은 제2반도체층(730)으로부터 게이트 전극(780)으로 빠져나갈 수 있는 누설전류를 방지하기 위한 역할을 할 수 있다. 절연층(740)이 형성된 경우는, 쇼트키 접촉을 형성하지 않을 수 있다. 또한, 이 경우, 제1전극, 제2전극 및 제3전극과 동일한 물질로 형성될 수 있다.
도 13a에서, 제1전극(750)은 질화물계 반도체 다이오드의 애노드 전극인 동시에 질화물계 반도체 트랜지스터의 소스 전극에 해당할 수 있다. 또한, 제2전극(760)은 다이오드의 캐소드 전극인 동시에 트랜지스터의 드레인 전극이 될 수 있다. 제2전극(760)과 제3전극(770)은 집적소자(700) 상의 패턴 형성에 의해 전기적으로 연결될 수 있다.
2차원 전자 가스층(725)에는 2차원 전자가스(2DEG)가 형성된다. 2차원 전자 가스층(725)에서 제1부분(735) 및 제2부분(737)의 하부에는 각각 2차원 전자가스가 없는 불연속 영역(R1, R2)이 형성된다.
도 14는 다른 실시예에 의한 질화물계 반도체 집적소자(800)의 개략적인 구성을 보이는 단면도이다.
도 14를 참조하면, 질화물계 반도체 집적소자(800)은 기판(810), 기판(810)상에 마련되며 질화물계 반도체로 이루어진 제1반도체층(820), 제1반도체층(820) 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층(830); 제2반도체층(830) 상의 일부 영역에 마련되며 질화물계 반도체로 이루어진 제3반도체층(835) 및 제4반도체층(837); 제3반도체층을 덮으면서 제1반도체층(820) 및 제2반도체층(830)과 오믹 콘택을 형성하는 제1전극(850), 제1전극(850)과 이격하여 마련되며 제4반도체층(837)상에 마련되는 게이트 전극(880); 제1반도체층(820) 상단에 마련되어 제1반도체층(820) 및 제2반도체층(830)과 오믹 콘택을 형성하는 제2전극(860) 및 제3전극(870);을 포함한다. 또한, 질화물계 반도체 집적소자(800)는 제2반도체층(830), 제3반도체층(835) 및 제4반도체층(837) 상에 마련되는 절연층(840)을 더 포함할 수 있다. 절연층(840)에는 제3반도체층(835) 및 제4반도체층(837)에 대응되는 개구부(841, 842)가 형성될 수 있다.
2차원 전자 가스층(825)에는 2차원 전자가스(2DEG)가 형성된다. 2차원 전자 가스층(825)에서 제3반도체층(835) 및 제4반도체층(837)의 하부에는 각각 2차원 전자가스가 없는 불연속 영역(R1, R2)이 형성된다.
질화물계 반도체 집적소자(800)는 적어도 하나의 다이오드와 적어도 하나의트랜지스터가 한 칩(chip)에 구현된 것일 수 있다. 예를 들어, 질화물계 반도체 다이오드와 노멀리 오프(normally-off)인 질화물계 반도체 트랜지스터가 병렬로 연결된 소자일 수 있다.
질화물계 반도체 집적소자(800)는 모터 구동용 스위치에 사용되는 소자가 될 수 있다. 구체적으로, 질화물계 반도체 집적소자(800)는 다이오드와 트랜지스터가 병렬로 결합된 6개의 소자가 모여서 구현된 인버터 용 소자가 될 수 있다.
도 12를 다시 참조하면, 도 12의 제1영역은 질화물계 반도체 다이오드를 나타낸다. 비록 도 12에서는 도 7의 질화물계 반도체 다이오드(500)를 나타내었지만, 제1영역의 다이오드는 상술한 질화물계 반도체 다이오드(100,200,300,400,401,500,600,601,602,603) 및 이를 바탕으로 변형이 가능한 다양한 질화물계 반도체 다이오드가 될 수 있다.
도 12의 제2영역은 노멀리-오프인 질화물계 반도체 트랜지스터가 된다. 제1반도체층(820)과 제2반도체층(830)은 이종 접합을 이루어 제1반도체층(820)에 2차원 전자가스층(825)이 생성되고, 2차원 전자가스층이 채널의 역할을 한다. 제4반도체층(837)에 의해서 제1반도체층(820) 상에 형성되는 2차원 전자가스의 농도를 감소시키거나 제거시킬 수 있다. 따라서, 게이트 전극(880)에 전압이 인가되지 않는 경우는 채널이 형성되지 않아, 노멀리-오프 상태가 된다. 제4반도체층(837)은 P형으로 도핑된 GaN일 수 있다.
도 12에서, 제1전극(850)은 질화물계 반도체 다이오드의 애노드 전극인 동시에 질화물계 반도체 트랜지스터의 소스 전극에 해당할 수 있다. 또한, 제2전극(860)은 다이오드의 캐소드 전극인 동시에 트랜지스터의 드레인 전극이 될 수 있다. 제2전극(860)과 제3전극(870)은 집적소자(800) 상의 패턴 형성에 의해 전기적으로 연결될 수 있다.
상술한 바와 같이, 질화물계 반도체 다이오드는 질화물계 반도체의 이종 접합을 이용하고 있어, 고전력 및 고주파수에 적합한 다이오드로 이용될 수 있다. 또한, 2차원 전자가스가 유발되는 영역을 조절하기 위해, 제2반도체층에 두께가 얇은 영역 또는 제3반도체층을 형성하여, 순방향 전류의 턴-온 전압을 조절할 수 있다. 또한, 전극의 쇼트키 접합 없이도 누설전류가 크지 않은 구조를 제공한다. 이에 따라, 쇼트키 접합 공정을 줄일 수 있어, 질화물계 반도체 다이오드의 제조공정 시간 및 비용을 줄일 수 있다. 또한, 질화물계 반도체 다이오드는 다양한 질화물계 반도체 소자와 집적화를 이룰 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 질화물계 반도체 다이오드에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 내용에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100: 질화물계 반도체 다이오드110: 기판 120: 제1반도체층
125: 2차원 전자가스층 130: 제2반도체층
135: 제1부분 140: 절연층
150: 제1전극 160: 제2전극

Claims (36)

  1. 기판;
    상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
    상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어지고, 제1부분이 제2부분 보다 두께가 얇은 제2반도체층;
    상기 제2반도체층 상에 마련되는 절연층;
    상기 제2반도체층의 상기 제1부분을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극; 및
    상기 제1전극과 이격하여 마련되며 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제2전극;을 포함하고,
    상기 제1 전극은 단일 전극인 질화물계 반도체 다이오드.
  2. 제1항에 있어서,
    상기 제2반도체층의 상기 제1부분은 리세스(recess)의 형상을 갖는 질화물계 반도체 다이오드.
  3. 제2항에 있어서,
    상기 제2반도체층에서 상기 제1전극과 접촉하는 일단부와 상기 제1부분 사이에서 상기 제1부분 보다 두꺼우며 상기 제2부분 보다 얇은 제3부분을 더 포함하는 질화물계 반도체 다이오드.
  4. 제3항에 있어서,
    상기 제2반도체층에서 상기 제3부분과 상기 일단부 사이에서 상기 제2부분과 두께가 동일한 제4부분을 더 포함하는 질화물계 반도체 다이오드.
  5. 제1항에 있어서,
    상기 제2반도체층의 상기 제1부분은 상기 제2반도체층의 일단부에 마련되며, 스텝(step)의 형상을 갖는 질화물계 반도체 다이오드.
  6. 제5항에 있어서,
    상기 제2반도체층의 상기 제1부분에서 상기 제1전극측의 적어도 일부분은 상기 절연층에 의해 노출되며, 상기 제1부분의 노출된 부분의 상면 및 일측면이 상기 제1전극과 접촉되는 질화물계 반도체 다이오드.
  7. 제6항에 있어서,
    상기 제2반도체층의 상기 제1부분에 대응되는 상기 제1반도체층의 영역에는 2차원 전자가스가 약하게 형성된 질화물계 반도체 다이오드.
  8. 제1항에 있어서,
    상기 제1반도체층과 상기 제2반도체층은 이종 접합을 이루며, 상기 제1반도체층에 2차원 전자가스가 형성되는 질화물계 반도체 다이오드.
  9. 제8항에 있어서,
    상기 제2반도체층의 상기 제1부분에 대응되는 상기 제1반도체층의 영역에는 상기 2차원 전자가스가 없는 불연속 영역이 형성되는 질화물계 반도체 다이오드.
  10. 제9항에 있어서,
    상기 제1전극에 소정의 전압을 인가하면 상기 불연속 영역에 전자가 채워져 전류가 도통되는 질화물계 반도체 다이오드.
  11. 제1항에 있어서,
    상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고,
    상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어진 질화물계 반도체 다이오드.
  12. 기판;
    상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
    상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층;
    상기 제2반도체층 상의 일부 영역에 마련되며 질화물계 반도체로 이루어진 제3반도체층;
    상기 제3반도체층을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극; 및
    상기 제1전극과 이격하여 마련되며 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제2전극;을 포함하고,
    상기 제1전극은 단일 전극인 질화물계 반도체 다이오드.
  13. 제12항에 있어서,
    상기 제3반도체층은 상기 제2반도체층의 일단부로부터 이격되며, 상기 제2반도체층은 상기 제3반도체층과 상기 일단부 사이의 제1부분의 두께가 다른 부분의 두께보다 얇은 질화물계 반도체 다이오드.
  14. 제12항에 있어서,
    상기 제3반도체층은 상기 제2반도체층의 일단부로부터 이격된 제1부분과 상기 제1부분으로부터 상기 일단부로 연장된 제2부분을 포함하며, 상기 제2부분의 두께가 상기 제1부분의 두께보다 얇은 질화물계 반도체 다이오드.
  15. 제12항에 있어서,
    상기 제2반도체층과 상기 제3반도체층 상에 마련되는 절연층;을 더 포함하는 질화물계 반도체 다이오드.
  16. 제15항에 있어서,
    상기 절연층은 상기 제3반도체층 상면에 형성된 개구부를 포함하며, 상기 개구부를 통해 상기 제1전극이 상기 제3반도체층과 접촉하는 질화물계 반도체 다이오드.
  17. 제15항에 있어서,
    상기 제3반도체층은 상기 제2반도체층 상에서 상기 제1전극 측 단부에 형성되며,
    상기 제3반도체층의 측면과 적어도 일부 상면은 상기 절연층에 의해 노출되며, 노출된 상기 제3반도체층은 상기 제1전극에 접촉되는 질화물계 반도체 다이오드.
  18. 제12항에 있어서,
    상기 제1반도체층과 상기 제2반도체층은 이종 접합을 이루며, 상기 제1반도체층에 2차원 전자가스가 형성되는 질화물계 반도체 다이오드.
  19. 제12항에 있어서,
    상기 제3반도체층에 대응되는 제1반도체층에는 2차원 전자가스가 없는 불연속 영역이 형성된 질화물계 반도체 다이오드.
  20. 제19항에 있어서,
    상기 제1전극에 소정의 전압을 인가하면 상기 불연속 영역에 전자가 채워져 전류가 도통되는 질화물계 반도체 다이오드.
  21. 제12항에 있어서,
    상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고,
    상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어진 질화물계 반도체 다이오드.
  22. 제12항에 있어서,
    상기 제3반도체층은 P형 불순물로 도핑된 질화갈륨(GaN)인 질화물계 반도체 다이오드.
  23. 기판;
    상기 기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
    상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어지고, 제1부분과 제2부분을 포함하며, 상기 제1부분 및 상기 제2부분은 나머지 부분 보다 얇은 두께를 갖는 제2반도체층;
    상기 제2반도체층 상에 마련되는 절연층;
    상기 제1 부분을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극;
    상기 제1전극과 이격하여 마련되며 상기 제2부분 상에 마련되는 게이트 전극; 및
    상기 제1반도체층 단부에 각각 마련되어 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하며 상기 제1부분을 사이에 두고 상기 제1전극과 마주보는 제2전극과, 상기 제2부분을 사이에 두고 상기 제1전극과 마주보는 제3전극;을 포함하는 질화물계 반도체 집적소자.
  24. 제23항에 있어서,
    상기 제2반도체층의 상기 제1부분 및 상기 제2부분은 리세스(recess)의 형상을 갖는 질화물계 반도체 집적소자.
  25. 제24항에 있어서,
    상기 제2반도체층에서 상기 제1전극과 접촉하는 일단부와 상기 제1부분 사이에서 상기 제1부분 보다 두꺼우며 상기 나머지 부분 보다 얇은 제3부분을 더 포함하는 질화물계 반도체 집적소자.
  26. 제25항에 있어서,
    상기 제2반도체층에서 상기 제3부분과 상기 일단부 사이에서 상기 나머지 부분과 두께가 동일한 제4부분을 더 포함하는 질화물계 반도체 집적소자.
  27. 제23항에 있어서,
    상기 제2반도체층의 상기 제1부분은 상기 제2반도체층의 일단부에 마련되며, 스텝(step)의 형상을 갖는 질화물계 반도체 집적소자.
  28. 제23항에 있어서,
    상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고,
    상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어진 질화물계 반도체 집적소자.
  29. 제23항에 있어서,
    상기 제1전극 및 상기 제2전극은 다이오드를 구성하며, 상기 제1전극, 상기 게이트 전극 및 상기 제3전극은 트랜지스터를 구성하는 질화물계 반도체 집적소자.
  30. 기판;
    기판 상에 마련되며 질화물계 반도체로 이루어진 제1반도체층;
    상기 제1반도체층 상에 마련되며 질화물계 반도체로 이루어진 제2반도체층;
    상기 제2반도체층 상에 각각 마련되며 질화물계 반도체로 이루어진 제3반도체층 및 제4반도체층;
    상기 제3반도체층을 덮으면서 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하는 제1전극;
    상기 제1전극과 이격하여 마련되며 상기 제4반도체층 상에 마련되는 게이트 전극;
    상기 제1반도체층 단부에 각각 마련되어 상기 제1반도체층 및 상기 제2반도체층과 오믹 콘택을 형성하며, 상기 제3반도체층을 사이에 두고 상기 제1전극과 마주보는 제2전극과, 상기 제4반도체층을 사이에 두고 상기 제1전극과 마주보는 제3전극;을 포함하는 질화물계 반도체 집적소자.
  31. 제30항에 있어서,
    상기 제3반도체층은 상기 제1전극과 접촉하는 상기 제2반도체층의 일단부로부터 이격되며, 상기 제2반도체층은 상기 제3반도체층과 상기 일단부 사이의 제1부분의 두께가 다른 부분의 두께보다 얇은 질화물계 반도체 집적소자.
  32. 제30항에 있어서,
    상기 제3반도체층은 상기 제1전극과 접촉하는 상기 제2반도체층의 일단부로부터 이격된 제1부분과 상기 제1부분으로부터 상기 일단부로 연장된 제2부분을 포함하며, 상기 제2부분의 두께가 상기 제1부분의 두께보다 얇은 질화물계 반도체 집적소자.
  33. 제30항에 있어서,
    상기 제2반도체층 상에 마련되는 절연층;을 더 포함하는 질화물계 반도체 집적소자.
  34. 제30항에 있어서,
    상기 제1반도체층은 질화 갈륨(GaN)으로 이루어지고,
    상기 제2반도체층은 Al을 포함하는 질화물계 반도체로 이루어진 질화물계 반도체 집적소자.
  35. 제30항에 있어서,
    상기 제3반도체층과 상기 제4반도체층은 P형 불순물로 도핑된 질화갈륨(GaN)을 포함하는 질화물계 반도체 집적소자.
  36. 제30항에 있어서,
    상기 제1전극 및 상기 제2전극은 다이오드를 구성하며, 상기 제1전극, 상기 게이트 전극 및 상기 제3전극은 트랜지스터를 구성하는 질화물계 반도체 집적소자.
KR1020130049618A 2012-07-19 2013-05-02 질화물계 반도체 소자 KR102113253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/926,553 US9379102B2 (en) 2012-07-19 2013-06-25 Nitride-based semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120078957 2012-07-19
KR20120078957 2012-07-19

Publications (2)

Publication Number Publication Date
KR20140012584A KR20140012584A (ko) 2014-02-03
KR102113253B1 true KR102113253B1 (ko) 2020-05-21

Family

ID=50263481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130049618A KR102113253B1 (ko) 2012-07-19 2013-05-02 질화물계 반도체 소자

Country Status (1)

Country Link
KR (1) KR102113253B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316224B1 (ko) * 2015-07-21 2021-10-26 한국전자통신연구원 브릿지 다이오드 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201279A (ja) * 2006-01-27 2007-08-09 Matsushita Electric Ind Co Ltd トランジスタ
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
US20110057257A1 (en) * 2009-09-08 2011-03-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012023268A (ja) * 2010-07-16 2012-02-02 Panasonic Corp ダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201279A (ja) * 2006-01-27 2007-08-09 Matsushita Electric Ind Co Ltd トランジスタ
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
US20110057257A1 (en) * 2009-09-08 2011-03-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012023268A (ja) * 2010-07-16 2012-02-02 Panasonic Corp ダイオード

Also Published As

Publication number Publication date
KR20140012584A (ko) 2014-02-03

Similar Documents

Publication Publication Date Title
US8207574B2 (en) Semiconductor device and method for manufacturing the same
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP6251071B2 (ja) 半導体装置
KR101487080B1 (ko) 고전자 이동도 트랜지스터 및 그 형성 방법
JP5595685B2 (ja) 半導体装置
JP5841417B2 (ja) 窒化物半導体ダイオード
US8350297B2 (en) Compound semiconductor device and production method thereof
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
JP6308478B2 (ja) 一部が凹んだアノードを有するGaN系ショットキーダイオード
CN109037324B (zh) 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
JP5779284B2 (ja) スイッチング素子
US9680001B2 (en) Nitride semiconductor device
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2011155221A (ja) 半導体装置およびその製造方法
TW201838178A (zh) 半導體元件
US9379102B2 (en) Nitride-based semiconductor device
US20190237551A1 (en) Nitride semiconductor device
CN114402442A (zh) 氮化物基半导体装置及其制造方法
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
KR102113253B1 (ko) 질화물계 반도체 소자
KR102402771B1 (ko) 반도체 장치 및 이의 제조 방법
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
JP2008022029A (ja) GaN系半導体装置及びIII−V族窒化物半導体装置
JP4444188B2 (ja) GaN系半導体装置
US11876120B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right