JP2007201279A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2007201279A
JP2007201279A JP2006019601A JP2006019601A JP2007201279A JP 2007201279 A JP2007201279 A JP 2007201279A JP 2006019601 A JP2006019601 A JP 2006019601A JP 2006019601 A JP2006019601 A JP 2006019601A JP 2007201279 A JP2007201279 A JP 2007201279A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
transistor
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006019601A
Other languages
English (en)
Other versions
JP4705482B2 (ja
Inventor
Manabu Yanagihara
学 柳原
Masahiro Hikita
正洋 引田
Tetsuzo Ueda
哲三 上田
Yasuhiro Uemoto
康裕 上本
Takeshi Tanaka
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006019601A priority Critical patent/JP4705482B2/ja
Priority to US11/600,102 priority patent/US8592866B2/en
Priority to CNA2006101717106A priority patent/CN101009325A/zh
Publication of JP2007201279A publication Critical patent/JP2007201279A/ja
Application granted granted Critical
Publication of JP4705482B2 publication Critical patent/JP4705482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】最大電流の低下及びオン抵抗の上昇等の電気的特性の劣化が小さいノーマリオフ型のトランジスタを実現できるようにする。
【解決手段】トランジスタは、基板１１の上に形成された第１の半導体層１３と、第１の半導体層１３の上に形成され、第１の半導体層１３と比べてバンドギャップが大きい第２の半導体層１４と、第２の半導体層１４の上に形成され、ｐ型の不純物を含むコントロール層１５と、コントロール層１５の一部と接して設けられたゲート電極２０と、コントロール層１５の両側方に設けられたソース電極１８及びドレイン電極１９とを備えている。コントロール層１５と第２の半導体層１４との間には、コントロール層１５と比べてエッチングレートが小さい材料からなる第３の半導体層２１が形成されている。
【選択図】図１

Description

本発明はトランジスタに関し、特に、窒化物半導体等を用いたパワートランジスタ等に関する。
近年、高周波大電力デバイスとして窒化ガリウム（ＧａＮ）等のIII−Ｖ族窒化物系化合物半導体材料を用いた電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴと表記する）の研究が活発に行われている。窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）等の窒化物系の半導体材料は、様々な混晶を作ることができ、従来のガリウム砒素（ＧａＡｓ）等の砒素系の半導体材料と同様にヘテロ接合を作ることができる。特に、窒化物系半導体材料のヘテロ接合は、その界面に自発分極又はピエゾ分極によって生じる高濃度のキャリアがドーピングなしの状態でも発生するという特徴を有している。このため、ＦＥＴを形成した場合にはデプレッション型（ノーマリーオン型）になり易く、エンハンスメント型（ノーマリーオフ型）の特性を得ることは難しい。
一方、現在パワーエレクトロニクス市場で使用されているデバイスのほとんどは、ノーマリーオフ型であり、窒化物系半導体材料を用いたデバイスにおいてもノーマリーオフ型のデバイスが強く求められている。
ノーマリーオフ型のトランジスタとして、図８に示すようなＧａＮからなるチャネル層１０２と、チャネル層１０２の上に形成されたＡｌＧａＮからなるバリア層１０４と、バリア層１０４の上に選択的に形成されたｐ型のＧａＮからなるコントロール層１０６とを備えたトランジスタが提案されている（例えば、特許文献１を参照。）。
この構成においては、ＧａＮからなるチャネル層１０２とＡｌＧａＮからなるバリア層１０４とのヘテロ界面に発生するピエゾ分極は、ＡｌＧａＮからなるバリア層１０４とＧａＮからなるコントロール層１０６とのヘテロ界面に発生するピエゾ分極によって打ち消される。これにより、ＧａＮからなるコントロール層１０６の下の２次元電子ガス濃度が選択的に小さくなり、ノーマリーオフ特性が実現できる。
特開２００５−２４４０７２号公報
しかしながら、前記従来例に係るトランジスタは、パワー用トランジスタの重要な電気的パラメータである最大電流（Ｉmax）の低下及びオン抵抗（Ｒon）の上昇等の電気的特性の劣化が生じるという問題を有している。
コントロール層１０６は、バリア層１０４の上にｐ型ＡｌＧａＮ層を形成した後、塩素ガス等を用いたドライエッチングによりｐ型ＡｌＧａＮ層のみをエッチングして形成する。しかし、バリア層１０４はドープした不純物は異なるがコントロール層１０６となるｐ型ＡｌＧａＮ層とＡｌ組成比が等しいＡｌＧａＮからなる。従って、バリア層１０４をエッチングすることなくｐ型のＡｌＧａＮ層のみを完全にエッチングにより除去することは不可能である。その結果、バリア層１０４が削られるオーバーエッチング又はバリア層１０４の上にｐ型ＡｌＧａＮ層が残存するアンダーエッチングが発生する。
オーバーエッチングが生じると、バリア層１０４が薄くなり、分極によって発生する２次元電子ガスの濃度が下がるため、Ｉmaxが低下してしまう。また、同様の理由でソース電極及びドレイン電極のコンタクト抵抗、ゲートソース間抵抗及びゲートドレイン間抵抗が大きくなるため、Ｒonが増大するという問題が生じる。
逆に、アンダーエッチングが生じた場合には、エッチングの際に残存したｐ型ＡｌＧａＮ層の上に、ｎ型のオーミック電極であるソース電極及びドレイン電極が形成されるため、コンタクト抵抗が上昇するという問題が生じる。また、ゲートドレイン間やゲートソース間に逆バイアスが印加された場合に、エッチングの際に残存したｐ型ＡｌＧａＮ層を通るリーク電流が発生するという問題も生じる。
本発明は、前記従来の問題を解決し、最大電流の低下及びオン抵抗の上昇等の電気的特性の劣化が小さいノーマリーオフ型のトランジスタを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明はトランジスタを、アンドープＡｌＧａＮ層とコントロール層との間に形成された半導体層を備えている構成とする。
具体的に本発明に係るトランジスタは、基板の上に形成されたチャネル層を含む第１の半導体層と、第１の半導体層の上に形成され、第１の半導体層のチャネル層の部分と比べてバンドギャップが大きい第２の半導体層と、第２の半導体層の上に形成され、ｐ型の不純物を含むコントロール層と、コントロール層と第２の半導体層との間に形成された第３の半導体層と、コントロール層の少なくとも一部と接して設けられたゲート電極と、コントロール層の両側方に設けられたソース電極及びドレイン電極とを備え、第３の半導体層は、コントロール層と比べてエッチングレートが小さい材料からなることを特徴とする。
本発明のトランジスタは、コントロール層と第２の半導体層との間に形成され、コントロール層と比べてエッチングレートが小さい材料からなる第３の半導体層を備えているため、コントロール層を形成する際にオーバーエッチングとなる条件でエッチングを行ったとしても、第３の半導体層のみがエッチングされ、第２の半導体層の膜厚が薄くなることがない。従って、第２の半導体層の上にｐ型の半導体層が残存することがなく且つ第２の半導体層の膜厚が薄くなることがない。その結果、Ｉmaxの低下及びＲonの上昇等のトランジスタの電気的特性が劣化することがないノーマリオフ型のトランジスタが実現できる。
本発明のトランジスタにおいて、第１の半導体層、第２の半導体層及びコントロール層は、窒素を含む化合物半導体からなることが好ましい。
第１のトランジスタにおいて、コントロール層は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）からなり、第３の半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１且つｘ＜ｙ）からなることが好ましい。さらに、コントロール層は、ＡｌxＧａ1-xＮ（０≦ｘ≦０．１）からなり、第３の半導体は、ＡｌyＧａ1-yＮ（ｘ＋０．１≦ｙ≦１）からなることが好ましい。このような構成とすることにより、コントロール層のエッチング速度と第３の半導体層のエッチング速度とを大きく変えることが可能となる。
本発明のトランジスタにおいて、第３の半導体層は、第２の半導体層側からコントロール層側へ向かってＡｌの組成が減少する組成傾斜を有していることが好ましい。このような構成とすることにより、コントロール層と第３の半導体層との界面において価電子帯の不連続性が小さくなり、正孔のチャネルへの注入がスムーズに行える。
本発明のトランジスタにおいて、第３の半導体層はｐ型の不純物を含んでいることが好ましい。このような構成とすることにより、トランジスタの動作上、第３の半導体層をコントロール層の一部とすることができる。この場合において、第２の半導体層と第３の半導体層とは、Ａｌ組成が互いに等しいＡｌＧａＮからなることが好ましい。このような構成とすることにより、第２の半導体層と第３の半導体層とが同一のＡｌ組成であるため、成長を中断することなく連続してエピタキシャル成長することができる。従って、良好なｐｎ接合が得られる。
本発明のトランジスタにおいて、第３の半導体層が少なくともIｎを含む化合物半導体からなることが好ましい。Ｉｎを加えることにより第３の半導体層のドライエッチング速度が低下するため、ノーマリーオフ型トランジスタが安定に実現できる。
本発明のトランジスタにおいて、第３の半導体層はＩｎＧａＰからなり、第２の半導体層は、ＡｌＧａＡｓからなることが好ましい。ＩｎＧａＰとＡｌＧａＡｓとはウエットエッチングを用いることにより完全な選択エッチングが実現できるため、十分に薄いＩｎＧａＰを第３の半導体層として用いることができる。
本発明のトランジスタは、基板と第１の半導体層との間に形成され、第１の半導体層と比べてバンドギャップが大きい第４の半導体層をさらに備えていることが好ましい。このような構成とすることにより、コントロール層からチャネル層に注入された正孔が、基板側に流れるのを防ぐダブルへテロ構造が形成できる。
本発明に係るトランジスタによれば、最大電流の低下及びオン抵抗の上昇等の電気的特性の劣化が小さいノーマリーオフ型のトランジスタを実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係るトランジスタの断面構成を示している。図１に示すように本実施形態のトランジスタは、面方位が（０００１）の面を主面とするサファイアからなる基板１１の上に順次形成された、厚さが１００ｎｍのＡｌＮからなるバッファ層１２と、チャネル層である厚さが２μｍのアンドープのＧａＮからなる第１の半導体層１３と、バリア層である厚さが２５ｎｍアンドープのＡｌ0．2Ｇａ0．8Ｎからなる第２の半導体層１４と、厚さが８ｎｍのアンドープＡｌ0．5Ｇａ0．5Ｎからなる第３の半導体層２１とを備えている。
第３の半導体層２１の上には、厚さが１００ｎｍのｐ型不純物を含むＡｌ0．2Ｇａ0．2Ｎからなるｐ型のコントロール層１５が選択的に形成されている。コントロール層１５にはでマグネシウム（Ｍｇ）が約１×１０19ｃｍ-3のドーズ量でドープされており、コントロール層１５中のキャリア濃度は約１×１０18ｃｍ-3である。
コントロール層１５の上には、厚さが５ｎｍで、コントロール層１５と比べて高濃度のｐ型不純物を含むＧａＮからなるｐ型コンタクト層１６が形成されている。ｐ型コンタクト層１６にはでＭｇが約１×１０20ｃｍ-3のドーズ量でドープされており、ｐ型コンタクト層１６中のキャリア濃度は約１×１０19ｃｍ-3である。
ｐ型コンタクト層１６の上には、ニッケル（Ｎｉ）からなり、ｐ型コンタクト層１６にオーミック接触したゲート電極２０が形成されている。第３の半導体層２１の上におけるゲート電極１１０を両側から挟む位置には、Ｔｉ層及びＡｌ層からなるソース電極１８及びドレイン電極１９がそれぞれ形成されている。また、電極が形成された部分を除いて、第３の半導体層２１等の表面はＳｉＮからなるパッシベーション膜１７に覆われている。
コントロール層１５及びｐ型コンタクト層１６は、基板１１の上面から見た場合に幅が１．５μｍのストライプ状に形成されており、ｐ型コンタクト層１６の上に設けられたゲート電極２０の幅は１μｍである。ゲート電極２０に電圧が印加されていない場合に、前述したピエゾ分極を打ち消す効果とｐｎ接合によって発生するビルトイン電圧の効果により、コントロール層１５の下のチャネル層において２次元電子ガスが消滅するので、本実施形態のトランジスタはノーマリーオフ型の動作をする。
また、図１に示すゲート長方向の断面におけるコントロール層１５の下端部とドレイン電極１９の端部との距離は５μｍ以上確保されており、ドレイン耐圧は十分に高くなっている。なお、ゲート電極２０の材料はＮｉに限られず、パラジウム（Ｐｄ）等のｐ型コンタクト層１６とオーミック接合を形成できる材料であればよい。
以下に、本実施形態のトランジスタにおいて最大電流（Ｉmax）の低下及びオン抵抗（Ｒon）の上昇を抑えることができる理由を説明する。
図２はコントロール層１５の残存及び第２の半導体層１４のオーバーエッチングがパワー用トランジスタの重要な電気的特性であるＩmax及びＲonに及ぼす影響を示している。図２においてエッチング量が−の場合には、第２の半導体層１４の上にコントロール層１５が残存していることを示し、エッチング量が＋の場合には、オーバーエッチングが生じ第２の半導体層１４が削られていることを示している。
図２に示すようにオーバーエッチングが生じて第２の半導体層１４の膜厚が薄くなると、分極によって発生する２次元電子ガスの濃度が低下するため、Ｉmaxが低下してしまう。また、同様の理由でソース電極１８及びドレイン電極１９のコンタクト抵抗、ゲートソース間抵抗及びゲートドレイン間抵抗が大きくなるため、Ｒonが増大する。
逆に、アンダーエッチングの場合には、第２の半導体層１４の上にコントロール層１５が残存し、残存したコントロール層１５の上にｎ型のオーミック電極であるソース電極１８及びドレイン電極１９を形成することになるためＲonが上昇する。
従って、Ｉmaxの低下及びＲonの上昇を防ぐためには、第２の半導体層１４を削ることなくコントロール層１５を完全に除去すればよい。しかし、コントロール層１５をエッチングする際には、エッチング量が±１０％程度ばらついてしまう。従って、確率的にアンダーエッチング及びオーバーエッチングを避けることができない。
本実施形態のトランジスタにおいては、コントロール層１５と第２の半導体層１４との間に膜厚が薄い第３の半導体層２１を設けている。これにより、コントロール層１５をエッチングする際に必ずオーバーエッチングが生じるようにして、コントロール層が残存することを防止し且つ第２の半導体層１４が削られることを防止することを可能とした。
Ｉmaxの低下及びＲonの上昇を防ぐために、第３の半導体層２１の組成及び膜厚は以下のように設定すればよい。コントロール層１５をエッチングする際には、アンダーエッチングとなることを防ぐため、ジャストエッチから１０％のオーバーエッチを目標にドライエッチを行う。これにより、最もオーバーエッチが加わる場合には、コントロール層１５がエッチングされた後、コントロール層１５の下側の層が２０％オーバーエッチされることになる。この場合に、コントロール層の厚さをｔとし、第３の半導体層２１のエッチング速度を１としたときのコントロール層１５のエッチング速度をｒとすると、コントロール層１５の下にある第３の半導体層２１の厚さが０．２ｔ／ｒ以上あれば、第３の半導体層２１がなくなることはないために、第２の半導体層１４がエッチングされることがない。
一方、第３の半導体層２１の膜厚があまりに厚くなると、正孔がコントロール層１５から第２の半導体層１４へ注入される際に、第３の半導体層２１が障壁となる。また、第３の半導体層の上に形成されたソース電極１８及びドレイン電極１９のコンタクト抵抗が上昇してしまう。このため、第３の半導体層２１の膜厚は１０ｎｍ以下とすることが好ましい。一般的なコントロール層１５の膜厚は１００ｎｍ程度であることから、ｒの値は２以上とすることが好ましい。
図３はＩＣＰエッチングにおけるＡｌxＧａ1-xＮのアルミニウム組成とエッチングレートとの相関を示している。図３において横軸はＡｌxＧａ1-xＮのアルミニウム組成ｘを示し、縦軸はＧａＮのエッチングレートを１として規格化したエッチングレートの逆数を示している。ＩＣＰエッチングは、塩素ガスを１５ｍｌ／ｍｉｎ（大気圧、０℃：ｓｃｃｍ）の流量で供給し、ＳＦ6ガスを５ｓｃｃｍの流量で供給してチャンバの真空度を２．０Ｐａに調整し、高周波電力が２００Ｗでバイアスが２０Ｗの条件で行った。
図３に示すようにコントロール層１５のアルミニウム組成ｘを０≦ｘ≦０．１とし、第３の半導体層２１のＡｌ組成をｘ＋０．１以上とすれば、第３の半導体層２１のエッチング速度を１としたときにコントロール層１５のエッチング速度ｒを２以上とすることができる。
本実施形態のトランジスタでは、コントロール層１５をＡｌ組成が２０％であるＡｌ0．2Ｇａ0．8Ｎとし、第３の半導体層２１をＡｌ組成が５０％であるＡｌ0．5Ｇａ0．5Ｎとしている。従って、図３に示すようにｒの値は約２．７となる。また、コントロール層１５の膜厚が１００ｎｍ、第３の半導体層２１が８ｎｍであるため、コントロール層１５をエッチングする際に２０％のオーバーエッチングが生じたとしても、第３の半導体層２１の下側に形成された第２の半導体層１４がエッチングされることはない。また、第３の半導体層２１の膜厚が非常に薄いため、正孔がコントロール層１５から第２の半導体層１４へ注入される際に、第３の半導体層２１をトンネリングすることができる。このため、トランジスタの電気特性が劣化することはない。また、ソース電極１８及びドレイン電極１９を第３の半導体層２１の上に形成することになるが、電子も正孔と同様にトンネリングにより第３の半導体層２１を通過できるため、コンタクト抵抗の増大はわずかである。その結果、ノーマリーオフ型のトランジスタにおいて最大電流（Ｉmax）の低下及びオン抵抗（Ｒon）の上昇を抑えることが可能となる。
以下に、本実施形態のトランジスタの製造方法を説明する。まず、サファイアからなる基板１１の（０００１）面上に有機金属気相成長（ＭＯＣＶＤ）法により、バッファ層１２、第１の半導体層１３、第２の半導体層１４、第３の半導体層２１、コントロール層１５となるＡｌ0．2Ｇａ0．8Ｎ層及びｐ型コンタクト層１６となるＧａＮ層を順次に成長する。この際に、ｐ型Ａｌ0．2Ｇａ0．8Ｎ層及びＧａＮ層にはあらかじめＭｇを導入しておいてもよく、堆積後にＭｇをイオン注入してもよい。
次に、例えば塩素ガスとＳＦ6ガスを用いた誘導結合プラズマ（ＩＣＰ）を用いたドライエッチング等により、ｐ型Ａｌ0．2Ｇａ0．8Ｎ層及びＧａＮ層をコントロール層及びｐ型コンタクト層となる部分を除いて選択的に除去する。ドライエッチングは例えば、塩素ガス及びＳＦ6ガスを１５ｓｃｃｍ及び５ｓｃｃｍの流量で供給し、チャンバの真空度を２．０Ｐａとして、高周波電力が２００Ｗでバイアスが２０Ｗの条件で行えばよい。
先に述べたように、ドライエッチングのオーバーエッチングとなる条件で行うことにより、コントロール層以外の部分にｐ型Ａｌ0.2Ｇａ0.8Ｎ層が残存しないようにする。同時に、第３の半導体層２１が第２の半導体層１４の上に残存し、第２の半導体層１４の膜厚が薄くならないように第３の半導体層２１の組成及び膜厚を調整する。
次に、シランガス（ＳｉＨ4）、アンモニアガス（ＮＨ3）及び窒素ガス（Ｎ2）を用いたＣＶＤ法により、基板上全体にＳｉＮからなるパッシベーション膜１７を形成する。
次に、反応性イオンエッチング（ＲＩＥ）等によりパッシベーション膜１７のコントロール層１５の両側方の部分に開口部を形成し、形成した開口部にＴｉ層及びＡｌ層からなるソース電極１８及びドレイン電極１９を形成し、Ｎ2雰囲気において６５０℃で熱処理を行う。
次に、ＲＩＥ等によりパッシベーション膜１７を選択的に除去してｐ型コンタクト層１６を露出する開口部を形成する。続いて、パッシベーション膜１０７の開口部にＮｉからなるゲート電極２０を形成する。
なお、以上の説明では基板として面方位の（０００１）面を主面とするサファイア基板を用いる例を示したが、例えば炭化硅素（ＳｉＣ）基板や窒化ガリウム（ＧａＮ）基板又はシリコン（Ｓｉ）基板等のどのような基板を用いてもよい。また、良好な結晶性を有する半導体層を成長させることができればどのような面方位の基板を用いてもよい。
本実施形態においては、ＧａＮからなる第１の半導体層１３とＡｌＧａＮからなる第２の半導体層１４が積層され、ＧａＮからなる層の上側にのみＡｌＧａＮからなる層が形成された構成とした。しかし、図４に示すように第１の半導体層１３を厚さが５０ｎｍ程度のＧａＮからなる層とし、第１の半導体層１３と基板１１との間にＡｌＧａＮからなる第４の半導体層２４を形成して、ＧａＮからなる層を挟んで両側にＧａＮと比べてバンドギャップが大きいＡｌＧａＮからなる層が形成された構成としてもよい。これにより、ゲート電極に正バイアスをかけた際にコントロール層からチャネル層に注入された正孔が、基板側に流れるのを防ぐダブルへテロ構造が形成できる。その結果、電荷中性条件を保つために電子が発生するため、Ｉmaxを向上させることができる。この構成は、導電性を有する基板を用いる場合に特に有効である。
なお、本実施形態ではコントロール層１５としてＡｌ0．2Ｇａ0．8Ｎ層を用いたが、ＡｌxＧａ1-xＮ（０≦ｘ≦０．１）を用いてもよい。コントロール層１５にＡｌ組成が２０％のＡｌ0.2Ｇａ0.8Ｎを用いた場合は、ＧａＮからなるチャネル層とのバンドギャップの差を利用して、順バイアス時に電子がチャネル層からコントロール層１５に注入されるのを抑制する効果がある。それに対し、コントロール層１５をＡｌxＧａ1-xＮ（０≦ｘ≦０．１）とすることにより、ゲート電流の増加はあるが、コントロール層１５と第３の半導体層２１とのエッチング選択比をさらに大きくすることができるため、ノーマリーオフ型トランジスタを安定的に実現できる。
また、コントロール層１５にＡｌxＧａ1-xＮ（０≦ｘ≦０．１）を用いることにより、第３の半導体層２１のＡｌ組成を低くすることが可能となる。例えば、第３の半導体層２１をＡｌ0．2Ｇａ0．8Ｎとすることにより、第２の半導体層１４と第３の半導体層２１とが同一のＡｌ組成となるため、成長を中断することなく第２の半導体層１４と連続してＭＯＣＶＤ法により成長することができる。このことにより、良好な成長界面が得られ、トランジスタ特性も良好となる。
さらに、Ａｌ組成が１０％以下のＡｌxＧａ1-xＮ（０≦ｘ≦０．１）は、結晶成長技術の点において、良好な結晶を得やすい。従って、Ａｌ組成が高いＡｌＧａＮをコントロール層に用いた場合に結晶欠陥が発生して、ゲートリーク電流が増加するという課題を解決するという効果も得られる。
また、第３の半導体層２１を第２の半導体層１４の側からコントロール層１５の側に向かってＡｌ組成が次第に低くなる組成傾斜を有する半導体層としてもよい。コントロール層１５と第３の半導体層２１との界面において価電子帯の不連続性が小さくなり、正孔のチャネルへの注入がスムーズに行える。
なお、本実施形態ではソース電極１８とドレイン電極１９とをアンドープのＡｌ0．5Ｇａ0．5Ｎ層である第３の半導体層２１の上に形成したが、ソース電極１８とドレイン電極１９とを形成する領域において第３の半導体層２１をエッチングにより除去して、第２の半導体層１４の上に形成しても構わない。
なお、本実施形態では第３の半導体層２１としてアンドープＡｌ0．5Ｇａ0．5Ｎ層を用いているが、３族元素としてＩｎを加えたアンドープＩｎＡｌＧａＮを用いても構わない。Ｉｎを加えることにより、ｐ型のＡｌ0．2Ｇａ0．8Ｎからなるコントロール層１５に対して、第３の半導体層２１のドライエッチング速度が低下するために、ノーマリーオフ型トランジスタが安定に実現できる。
また、第３の半導体層２１としてアンドープの半導体層を用いているが、図５に示すようにソース電極１８及びドレイン電極１９を、第３の半導体層２１の開口部から露出した第２の半導体層１４と接して形成すれば、第３の半導体層２１がｐ型にドープされていても構わない。
この構成において、例えば、コントロール層１５をｐ型ＧａＮとし、第３の半導体層２１をｐ型Ａｌ0．2Ｇａ0．8Ｎとし、第２の半導体層１４をアンドープＡｌ0．2Ｇａ0．8Ｎとすれば、第２の半導体層１４と第３の半導体層２１とが同一のＡｌ組成となるため、成長を中断することなく連続してエピタキシャル成長することができる。従って、第２の半導体層１４と第３の半導体層２１との界面において良好なｐｎ接合が得られる。また、ｐ型ＧａＮからなるコントロール層１５とｐ型Ａｌ0．2Ｇａ0．8Ｎからなる第３の半導体層２１との選択比は、図３に示すように約５．５となるため、高歩留まりで安定してノーマリーオフ型トランジスタが得られる。なお、この場合トランジスタの動作上は、第３の半導体層２１をコントロール層１５の一部と見ることができる。また、ソース電極１８とドレイン電極１９とは、第３の半導体層２１をエッチングして形成した開口部に、第２の半導体層１４と接して形成されている。従って、ソース電極１８及びドレイン電極１９のコンタクト抵抗は低減されている。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図６は第２の実施形態に係るトランジスタの断面構成を示している。図６に示すように本実施形態のトランジスタは、面方位の（１１１）面を主面とするｎ型のＳｉからなる基板３１と、基板３１の（１１１）面上に順次形成された厚さが４０ｎｍのＡｌＮからなるバッファ層３２と、厚さが１μｍのアンドープＧａＮからなる第１の半導体層３３と、厚さが２５ｎｍのアンドープＡｌ0．2Ｇａ0．8Ｎからなる第２の半導体層３４と、厚さが８ｎｍのアンドープＡｌ0．5Ｇａ0．5Ｎからなる第３の半導体層４１とを備えている。
第３の半導体層４１の上には、厚さが１００ｎｍのｐ型不純物を含むＡｌ0．2Ｇａ0．2Ｎからなるコントロール層３５が選択的に形成されている。コントロール層３５にはでマグネシウム（Ｍｇ）が約１×１０19ｃｍ-3のドーズ量でドープされており、コントロール層３５中のキャリア濃度は約１×１０18ｃｍ-3である。
コントロール層３５の上には、厚さが５ｎｍで、コントロール層３５と比べて高濃度のｐ型不純物を含むＧａＮからなるｐ型コンタクト層３６が形成されている。ｐ型コンタクト層３６にはでＭｇが約１×１０20ｃｍ-3のドーズ量でドープされており、ｐ型コンタクト層３６中のキャリア濃度は約１×１０19ｃｍ-3である。
ｐ型コンタクト層３６の上には、ニッケル（Ｎｉ）からなり、ｐ型コンタクト層３６にオーミック接触したゲート電極２０が形成されている。第３の半導体層４１の上におけるゲート電極４０を両側から挟む位置には、Ｔｉ層及びＡｌ層からなるソース電極３８及びドレイン電極３９がそれぞれ形成されている。また、電極が形成された部分を除いて、第３の半導体層４１等の表面はＳｉＮからなるパッシベーション膜３７に覆われている。本実施形態のトランジスタは、電極に接続される配線の抵抗を低減するため、一例として、ソース電極３８を、第３の半導体層４１と第２の半導体層３４と第１の半導体層３３とバッファ層３２とを貫通するビア４２を介在して基板３１と電気的に接続している。また、ドレイン電極３９を、メタル配線４３と電気的に接続している。
なお、本実施形態のトランジスタは、第２の半導体層３４及びコントロール層３５を共にＡｌ組成比が２０％のＡｌＧａＮとしたが、各層のＡｌ組成が異なっていてもよい。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図７は第３の実施形態に係るトランジスタの断面構成を示している。図７に示すように本実施形態のトランジスタは、半絶縁性のガリウムヒ素（ＧａＡｓ）からなる基板５１と、基板５１の上に順次形成されたＧａＡｓとアルミニウムガリウムヒ素（ＡｌＧａＡｓ）とが交互に積層された超格子からなるバッファ層５２と、アンドープのＧａＡｓからなる第１の半導体層５３と、ｎ型にドープされたＡｌ0．2Ｇａ0．8Ａｓ層５４と、アンドープのインジウムガリウムリン（ＩｎＧａＰ）からなる第３の半導体層６１とを備えている。
第３の半導体層６１の上には、ｐ型不純物を含むＡｌ0．2Ｇａ0．8Ａｓからなるコントロール層５５が選択的に形成されている。コントロール層５５の上には、コントロール層５５と比べて高濃度のｐ型不純物を含むＧａＡｓからなるｐ型コンタクト層５６が形成されている。
ｐ型コンタクト層５６の上には、チタン（Ｔｉ）と白金（Ｐｔ）と金（Ａｕ）とからなり、ｐ型コンタクト層５６にオーミック接触したゲート電極６０が形成されている。第３の半導体層６１の上におけるゲート電極６０を両側から挟む位置には、金ゲルマニウム合金（ＡｕＧｅ）とニッケル（Ｎｉ）と金（Ａｕ）とからなるソース電極５８及びドレイン電極５９がそれぞれ形成されている。また、電極が形成された部分を除いて、第３の半導体層６１等の表面はＳｉＮからなるパッシベーション膜５７に覆われている。
本実施形態において、Ａｌ0．2Ｇａ0．8Ａｓからなるコントロール層５５は、燐酸と過酸化水素水と水との混合液を用いることにより、アンドープＩｎＧａＰからなる第３の半導体層６１に対して完全な選択エッチングが可能となる。その結果、ノーマリーオフ型トランジスタが安定に実現可能である。
本発明に係るトランジスタは、最大電流の低下及びオン抵抗の上昇等の電気的特性の劣化が小さいノーマリーオフ型のトランジスタを実現でき、窒化物半導体等を用いたパワートランジスタ等として有用である。
本発明の第１の実施形態に係るトランジスタを示す断面図である。 本発明の第１の実施形態に係るトランジスタの特性に、コントロール層の残存及び第２の半導体層のオーバーエッチングが及ぼす影響を示すグラフである。 半導体層のアルミニウム組成比とエッチングレートとの相関を示すグラフである。 本発明の第１の実施形態の第１変形例に係るトランジスタを示す断面図である。 本発明の第１の実施形態の第２変形例に係るトランジスタを示す断面図である。 本発明の第２の実施形態に係るトランジスタを示す断面図である。 本発明の第３の実施形態に係るトランジスタを示す断面図である。 従来例に係るトランジスタを示す断面図である。
符号の説明
１１ 基板
１２ バッファ層
１３ 第１の半導体層
１４ 第２の半導体
１４ 第２の半導体層
１５ コントロール層
１５ａ ｐ型Ａｌ0．2Ｇａ0．8Ｎ層
１６ ｐ型コンタクト層
１６ 第２の半導体層
１６ａ ｐ型ＧａＮ層
１７ パッシベーション膜
１８ ソース電極
１９ ドレイン電極
２０ ゲート電極
２１ 第３の半導体層
２４ 第４の半導体層
３１ 基板
３２ バッファ層
３３ 第１の半導体層
３４ 第２の半導体層
３５ コントロール層
３６ ｐ型コンタクト層
３７ パッシベーション膜
３８ ソース電極
３９ ドレイン電極
４０ ゲート電極
４１ 第３の半導体層
４２ ビア
４３ メタル配線
５１ 基板
５２ バッファ層
５３ 第１の半導体層
５５ コントロール層
５６ ｐ型コンタクト層
５７ パッシベーション膜
５８ ソース電極
５９ ドレイン電極
６０ ゲート電極
６１ 第３の半導体層

Claims (10)

  1. 基板の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成され、前記第１の半導体層と比べてバンドギャップが大きい第２の半導体層と、
    前記第２の半導体層の上に形成され、ｐ型の不純物を含むコントロール層と、
    前記コントロール層と前記第２の半導体層との間に形成された第３の半導体層と、
    前記コントロール層の少なくとも一部と接して設けられたゲート電極と、
    前記コントロール層の両側方に設けられたソース電極及びドレイン電極とを備え、
    前記第３の半導体層は、前記コントロール層と比べてエッチングレートが小さい材料からなることを特徴とするトランジスタ。
  2. 前記第１の半導体層、第２の半導体層及びコントロール層は、窒素を含む化合物半導体からなることを特徴とする請求項１に記載のトランジスタ。
  3. 前記コントロール層は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）からなり、
    前記第３の半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１且つｘ＜ｙ）からなることを特徴とする請求項２に記載のトランジスタ。
  4. 前記コントロール層は、ＡｌxＧａ1-xＮ（０≦ｘ≦０．１）からなり、
    前記第３の半導体は、ＡｌyＧａ1-yＮ（ｘ＋０．１≦ｙ≦１）からなることを特徴とする請求項３に記載のトランジスタ。
  5. 前記第３の半導体層は、前記第２の半導体層側から前記コントロール層側へ向かってＡｌの組成が減少する組成傾斜を有していることを特徴とする請求項３に記載のトランジスタ。
  6. 前記第３の半導体層はｐ型の不純物を含んでいることを特徴とする請求項１から５のいずれか１項に記載のトランジスタ。
  7. 前記第２の半導体層と前記第３の半導体層とは、Ａｌ組成が互いに等しいＡｌＧａＮからなることを特徴とする請求項６又は６に記載のトランジスタ。
  8. 前記第３の半導体層が少なくともIｎを含む化合物半導体からなることを特徴とする請求項１又は２に記載のトランジスタ。
  9. 前記第３の半導体層は、ＩｎＧａＰからなり、
    第２の半導体層は、ＡｌＧａＡｓからなることを特徴とする請求項１に記載のトランジスタ。
  10. 前記基板と前記第１の半導体層との間に形成され、前記第１の半導体層と比べてバンドギャップが大きい第４の半導体層をさらに備えていることを特徴とする請求項１から９に記載のトランジスタ。
JP2006019601A 2006-01-27 2006-01-27 トランジスタ Active JP4705482B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006019601A JP4705482B2 (ja) 2006-01-27 2006-01-27 トランジスタ
US11/600,102 US8592866B2 (en) 2006-01-27 2006-11-16 Transistor
CNA2006101717106A CN101009325A (zh) 2006-01-27 2006-12-15 晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006019601A JP4705482B2 (ja) 2006-01-27 2006-01-27 トランジスタ

Publications (2)

Publication Number Publication Date
JP2007201279A true JP2007201279A (ja) 2007-08-09
JP4705482B2 JP4705482B2 (ja) 2011-06-22

Family

ID=38321196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006019601A Active JP4705482B2 (ja) 2006-01-27 2006-01-27 トランジスタ

Country Status (3)

Country Link
US (1) US8592866B2 (ja)
JP (1) JP4705482B2 (ja)
CN (1) CN101009325A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076845A (ja) * 2007-08-29 2009-04-09 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010186925A (ja) * 2009-02-13 2010-08-26 Panasonic Corp 半導体装置
JP2010199481A (ja) * 2009-02-27 2010-09-09 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010258148A (ja) * 2009-04-23 2010-11-11 Sharp Corp 化合物半導体素子
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
WO2013073127A1 (ja) * 2011-11-18 2013-05-23 パナソニック株式会社 半導体装置及びその製造方法
KR20140012584A (ko) * 2012-07-19 2014-02-03 삼성전자주식회사 질화물계 반도체 소자
KR101358586B1 (ko) * 2011-09-28 2014-02-04 후지쯔 가부시끼가이샤 화합물 반도체 장치 및 그 제조 방법
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014072425A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2014072258A (ja) * 2012-09-28 2014-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR20150099151A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
US9391142B2 (en) 2014-03-11 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor device
US10290731B2 (en) 2016-08-29 2019-05-14 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP7484070B2 (ja) 2020-09-14 2024-05-16 日清紡マイクロデバイス株式会社 半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
KR101694883B1 (ko) 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP5765892B2 (ja) * 2010-05-27 2015-08-19 キヤノン株式会社 垂直共振器型面発光レーザ、それを用いた画像形成装置
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014060358A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN107516673A (zh) * 2017-08-16 2017-12-26 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法和应用
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
TWI701835B (zh) * 2018-05-04 2020-08-11 晶元光電股份有限公司 高電子遷移率電晶體
CN110504317A (zh) * 2019-08-29 2019-11-26 广东省半导体产业技术研究院 栅极结构和栅极结构制作方法
US11978790B2 (en) * 2020-12-01 2024-05-07 Texas Instruments Incorporated Normally-on gallium nitride based transistor with p-type gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208753A (ja) * 1999-01-19 2000-07-28 Sony Corp 半導体装置とその製造方法
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830980A (en) * 1988-04-22 1989-05-16 Hughes Aircraft Company Making complementary integrated p-MODFET and n-MODFET
US5391869A (en) * 1993-03-29 1995-02-21 United Technologies Corporation Single-side growth reflection-based waveguide-integrated photodetector
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US5663580A (en) * 1996-03-15 1997-09-02 Abb Research Ltd. Optically triggered semiconductor device
JP2897736B2 (ja) * 1996-09-30 1999-05-31 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
US6645302B2 (en) * 2000-04-26 2003-11-11 Showa Denko Kabushiki Kaisha Vapor phase deposition system
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003163226A (ja) * 2001-11-27 2003-06-06 Fujitsu Quantum Devices Ltd 電界効果型化合物半導体装置及びその製造方法
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP2003332688A (ja) * 2002-03-08 2003-11-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体レーザ
US6829269B2 (en) * 2002-05-21 2004-12-07 University Of Massachusetts Systems and methods using phonon mediated intersubband laser
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP2006324465A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208753A (ja) * 1999-01-19 2000-07-28 Sony Corp 半導体装置とその製造方法
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076845A (ja) * 2007-08-29 2009-04-09 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010186925A (ja) * 2009-02-13 2010-08-26 Panasonic Corp 半導体装置
JP2010199481A (ja) * 2009-02-27 2010-09-09 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010258148A (ja) * 2009-04-23 2010-11-11 Sharp Corp 化合物半導体素子
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
KR101358586B1 (ko) * 2011-09-28 2014-02-04 후지쯔 가부시끼가이샤 화합물 반도체 장치 및 그 제조 방법
US9293574B2 (en) 2011-11-18 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2013073127A1 (ja) * 2011-11-18 2013-05-23 パナソニック株式会社 半導体装置及びその製造方法
KR20140012584A (ko) * 2012-07-19 2014-02-03 삼성전자주식회사 질화물계 반도체 소자
KR102113253B1 (ko) * 2012-07-19 2020-05-21 삼성전자주식회사 질화물계 반도체 소자
JPWO2014020809A1 (ja) * 2012-08-03 2016-07-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US9583608B2 (en) 2012-08-03 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing nitride semiconductor device
JP2014072425A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US9299823B2 (en) 2012-09-28 2016-03-29 Renesas Electronics Corporation Semiconductor device and method of making including cap layer and nitride semiconductor layer
JP2014072258A (ja) * 2012-09-28 2014-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9620616B2 (en) 2012-09-28 2017-04-11 Transphorm Japan, Inc. Semiconductor device and method of manufacturing a semiconductor device
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR20150099151A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 반도체 소자
KR102145914B1 (ko) * 2014-02-21 2020-08-19 엘지이노텍 주식회사 반도체 소자
US9391142B2 (en) 2014-03-11 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
US10290731B2 (en) 2016-08-29 2019-05-14 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP7484070B2 (ja) 2020-09-14 2024-05-16 日清紡マイクロデバイス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4705482B2 (ja) 2011-06-22
CN101009325A (zh) 2007-08-01
US8592866B2 (en) 2013-11-26
US20070176215A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4705482B2 (ja) トランジスタ
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8134180B2 (en) Nitride semiconductor device with a vertical channel and method for producing the nitride semiconductor device
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
US8441035B2 (en) Field effect transistor and method of manufacturing the same
US7999286B2 (en) MIS field effect transistor and method for manufacturing the same
US8569797B2 (en) Field effect transistor and method of manufacturing the same
WO2010109566A1 (ja) 半導体装置及びその製造方法
JP5342152B2 (ja) ガリウムナイトライド系エピタキシャル結晶及びその製造方法
US9293574B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20120061729A1 (en) Nitride semiconductor device and method for fabricating the same
WO2011013306A1 (ja) 半導体装置
US8330187B2 (en) GaN-based field effect transistor
JP2006286942A (ja) 半導体装置及びその製造方法
US7821030B2 (en) Semiconductor device and method for manufacturing the same
JP2006279032A (ja) 半導体装置及びその製造方法
JP5546104B2 (ja) ＧａＮ系電界効果トランジスタ
WO2020158394A1 (ja) 窒化物半導体装置
JP5341345B2 (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ
JP2008226907A (ja) 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
US20240038884A1 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110311

R150 Certificate of patent or registration of utility model

Ref document number: 4705482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150