JP5227078B2 - 半導体装置及びその作製方法並びに半導体装置応用システム - Google Patents

半導体装置及びその作製方法並びに半導体装置応用システム Download PDF

Info

Publication number
JP5227078B2
JP5227078B2 JP2008131238A JP2008131238A JP5227078B2 JP 5227078 B2 JP5227078 B2 JP 5227078B2 JP 2008131238 A JP2008131238 A JP 2008131238A JP 2008131238 A JP2008131238 A JP 2008131238A JP 5227078 B2 JP5227078 B2 JP 5227078B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
semiconductor
manufacturing
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008131238A
Other languages
English (en)
Other versions
JP2008263212A (ja
Inventor
隆 杉野
昌樹 楠原
優 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watanabe Shoko KK
Original Assignee
Watanabe Shoko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Watanabe Shoko KK filed Critical Watanabe Shoko KK
Priority to JP2008131238A priority Critical patent/JP5227078B2/ja
Publication of JP2008263212A publication Critical patent/JP2008263212A/ja
Application granted granted Critical
Publication of JP5227078B2 publication Critical patent/JP5227078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体表面の保護や不活性化を行うことによる半導体装置の高性能化に関するものである。
高周波電子デバイスとして電界効果トランジスタ(FET)やヘテロバイポーラトランジスタ(HBT)の開発が行われ、実用化されている。FETのゲート−ドレイン間、ソース−ゲート間に露出した半導体表面やHBTのべース領域の端部においては半導体表面でのダングリングボンドや酸化による表面準位の生成が起こり、トランジスタの性能劣化を誘起する。FETではゲート−ドレイン間でのリーク電流の増加が見られたり、HBTでは表面再結合によるベース内での少数キャリアの低減が起こる。
次世代高周波パワーデバイスとしてIII族−窒素化合物で構成される電子デバイスが期待されているが、従来のGaAs−AlGaAs系材料をはじめとする化合物半導体を用いた電子デバイスの作製プロセス技術を容易に応用することが困難である。半導体表面保護や不活性膜としてこれまでに用いられている酸化珪素膜や窒化珪素膜のみの使用では新しいIII族−窒素化合物材料が有している特性を十分に引き出すことができず、新しい半導体表面保護技術や表面不活性技術の導入が必要とされている。
III族−窒素化合物半導体の表面保護技術や表面不活性化技術を確立し、高周波電子デバイスの性能向上が望まれている。本発明は上記の状況に鑑みてなされたもので、窒化ホウ素膜を用いて表面保護および表面不活性化を実現できる半導体表面処理、成膜方法およびその表面保護技術や表面下活性化技術を用いて作製した高性能半導体装置並びに半導体装置を含む通信システムの電子装置を提供することを目的とする。
前記課題を解決するための本発明の半導体装置はGaN/AlGaN層構造と窒化ホウ素膜を有し、前記膜は窒化珪素膜又は酸化珪素膜との複合膜構造を有し、前記膜を半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いることを特徴とする。
また、上記目的を達成するための本発明の半導体装置は前記膜に、アルミニウム、ガリウム、インジウム、リン、炭素、珪素のいずれか1種以上を含むことを特徴とする。
また、上記目的を達成するための本発明の半導体装置は前記膜と窒化珪素膜との複合膜構造を有することを特徴とする。
また、上記目的を達成するための本発明の半導体装置は前記膜と酸化珪素膜との複合膜構造を有することを特徴とする。
また、上記目的を達成するための本発明の半導体装置は前記膜を半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いることを特徴とする。
また、上記目的を達成するための本発明の半導体装置はIII族−窒素化合物半導体ヘテ口接合を有することを特徴とする。
また、上記目的を達成するための本発明の半導体装置はV族−窒素化合物半導体ヘテ口接合を有することを特徴とする。
また、上記目的を達成するための本発明の半導体装置の製造方法はGaN/AlGaN層構造を有する被成膜基板を窒素を含むプラズマ雰囲気中に配置し、前記被成膜基板にホウ素原子を供給し、窒化珪素膜又は酸化珪素膜との複合膜構造を有し、半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いる窒化ホウ素膜を形成することを特徴とする。
また、上記目的を達成するための本発明の半導体装置の製造方法は窒化ホウ素のレーザアブレーションまたはスパッタによりGaN/AlGaN層構造を有する被成模基板に窒化ホウ素膜を形成することを特徴とする。
また、上記目的を達成するための本発明の半導体装置の製造力法は前記膜の作製時にアルミニウム、ガリウム、インジウム、リン、炭素、珪素のいずれかの添加原子を供給することを特徴とする。
また、上記目的を達成するための本発明の半導体装置の製造方法は前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも1元素を含むプラズマに露出させることを特徴とする。
また、上記目的を達成するための本発明の通信システム装置は本発明により作製される半導体装置を有することを特徴とする。
また、上記目的を達成するための本発明の情報処理システム装置は本発明により作製される半導体装置を有することを特徴とする。
以下に本発明の実施例を図面を用いて詳しく説明する。
(実施例1)
図1は本発明の第1実施例の半導体装置としてヘテ口FETを示す概略側面図である。有機金属気相成長法(MOCVD)によりサファイヤ基板1上にAlNバッファー層2が形成され、更に、ノンドープGaN層3を2μmm、ノンドープAlGaNスペーサー層4−1を2nm、Siを添加したn型AlGaN層4−2を15nm、ノンドープAlGaNキャップ層4−3を3nm成長させる。
素子分離の後、プラズマCVD装置内で試料温度を300℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜8−1を50nm堆積させる。その上にスパッタ法により窒化珪素膜8−2を300nm堆積させる。フオトリソグラフィーによりソース5とドレイン6の窒化珪素膜8−2および窒化ホウ素膜8−1をエッチングし、その後Ti/Alを電子ビーム蒸着し、オーミック電極を形成する。次に、ソース5とドレイン6電極の間でゲート7電極を形成するため、窒化珪素膜8―2および窒化ホウ素膜8−1をエッチングし、その後、Ni/Auによりショットキー接合によりゲート7電極を形成する。
このようにしてヘテ口FETを作製することにより、ソースーゲートおよびゲートードレイン間の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比べゲートードレイン間のリーク電流が3分の1以下に低減した。
本実施例においては基板としてサファイヤを用いたが、SiCを使用することもできる。また、本実施例で用いたGaN/AIGaN層構造を有するFETに制限されることなく、他の層構造を有するFETに対しても同様に用いられる。
(実施例2)
図2は本発明の第2実施例の半導体装置としてHBTを示す概略側面図である。有機金属気相成長法 (MOCVD)によりn型SiC基板21上にSi添添加のn型AlNバッファー層22が形成され、更に、n型GaNコレクタ層23を2μm、Mgを添加したp型GaNべース層24をO.3μm、Siを添加したn型AlGaNエミッタ層25を1μm、n型GaNコンタクト層26を50nm成長させる。素子分離の後、エミッタ部を残してコンタクト層26およびエミッタ層25を除去し、べース層24を露出させる。プラズマCVD装置内で試料温度を300℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜27−1を50nm堆積させる。
その上にスパッタ法により窒化珪素膜27−2を300nm堆積させる。フォトリソグラフィーによりエミッタ電極28部の窒化珪素膜27−2および窒化ホウ素膜27−1をエッチングし、 Ti/Alを電子ビーム蒸着し、エミッタ電極を形成する。同様にフオトリソクラフィーによりべース電極29部の窒化珪素膜27−2および窒化ホウ素膜27−1をエッチングし、Ni/Alを電子ビーム蒸着し、べース電極を形成する。最後に基板21裏面にコレクタ電極30を形成して完成する。
このようにしてHBTを作製することにより、べース層24の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比ベエミッタ接地電流増幅率が50%以上増加した。
本実施例においては基板としてn型SiCを用いたが、サファイヤやSiCの高抵抗基板を使用することもできる。高抵抗基板使用の場合、コレクタ電極も同様の作製工程を用いて、表面側に作製される。また、本実施例で用いたGaN/AlGaN層構造を有するHBTに制限されることなく、他の層構造を有するHBTに対しても同様に用いられる。
III−V化合物半導体素子(例えば、GaAsFET、GaAs/AlGaAsHEMT、AlInAs/InGaAsHEMTなど)に使われれば低誘電率膜のため浮遊容量が低減でき素子の周波数特性が向上した。
本発明は半導体表面に窒化ホウ素膜を作製することにより表面欠陥密度の低減を図る方法を提供するものであり、FETやHBTをはじめとする半導体素子の作製に応用でき、特に、窒化物半導体を用いたFETおよびHBTに用いることにより、高周波電子素子の高性能化に効果的である。
また、本発明の技術を用いて作製された半導体素子は高性能情報処理装置や通信システム装置等のキーデバイスとして提供できる。
本発明の実施例1による半導体装置を示す断面図 本発明の実施例2による半導体装置を示す断面図
符号の説明
1・・基板
2・・AlNバッフアー層
3・・ノンドープGaN層
4−1・・ノンドープAlGaNスペーサー層
4−2・・n型AlGaN層
4−3・・ノンドープAlGaNキャップ層
5・・ソース
6・・ドレイン
7・・ゲート
8−1・・窒化ホウ素膜
8−2・・窒化珪素膜
21・・基板
22・・n型AlNバッフアー層
23・・n型GaNコレクタ層
24・・p型GaNべース層
25・・n型AlGaNエミッタ層
26・・n型GaNコンタクト層
27−1・・窒化ホウ素膜
27−2・・窒化珪素膜
28・・エミッタ電極
29・・べース電極
30・・コレクタ電極

Claims (13)

  1. GaN/AlGaN層構造と窒化ホウ素膜を有し、
    前記膜は窒化珪素膜又は酸化珪素膜との複合膜構造を有し、
    前記膜を半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いることを特徴とする半導体装置。
  2. 前記膜に、アルミニウム、ガリウム、インジウム、リン、炭素、珪素のいずれか1種以上を含むことを特徴とする請求項1に記載の半導体装置。
  3. III族−窒素化合物半導体ヘテ口接合を有することを特徴とする請求項1又は2に記載の半導体装置。
  4. III族−V族窒素化合物半導体ヘテ口接合を有することを特徴とする請求項1からのいずれかに記載の半導体装置。
  5. 前記半導体装置はFETであることを特徴とする請求項1ないしのいずれか1項記載の半導体装置。
  6. 前記半導体装置はHBTであることを特徴とする請求項1ないしのいずれか1項記載の半導体装置。
  7. GaN/AlGaN層構造を有する被成膜基板を窒素を含むプラズマ雰囲気中に配置し、前記被成膜基板にホウ素原子を供給し、
    窒化珪素膜又は酸化珪素膜との複合膜構造を有し、
    半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いる窒化ホウ素膜を形成することを特徴とする半導体装置の製造方法。
  8. 窒化ホウ素のレーザアブレーションまたはスパッタによりGaN/AlGaN層構造を有する被成模基板に
    窒化珪素膜又は酸化珪素膜との複合膜構造を有し、
    半導体の表面保護膜、表面不活性化膜、配線層間絶縁膜のいずれかとして用いる窒化ホウ素膜を形成することを特徴とする半導体装置の製造方法。
  9. 前記膜の作製時にアルミニウム、ガリウム、インジウム、リン、炭素、珪素のいずれかの添加原子を供給することを特徴とする請求項又はに記載の半導体装置の製造方法。
  10. 前記半導体装置はFETであることを特徴とする請求項ないしのいずれか1項記載の半導体装置の製造方法。
  11. 前記半導体装置はHBTであることを特徴とする請求項ないしのいずれか1項記載の半導体装置の製造方法。
  12. 請求項1ないしのいずれか1項に記載の半導体装置を有することを特徴とする通信システム装置。
  13. 請求項1ないしのいずれか1項に記載の半導体装置を有することを特徴とする情報処理システム装置。
JP2008131238A 2001-07-17 2008-05-19 半導体装置及びその作製方法並びに半導体装置応用システム Expired - Fee Related JP5227078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131238A JP5227078B2 (ja) 2001-07-17 2008-05-19 半導体装置及びその作製方法並びに半導体装置応用システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001217090 2001-07-17
JP2001217090 2001-07-17
JP2008131238A JP5227078B2 (ja) 2001-07-17 2008-05-19 半導体装置及びその作製方法並びに半導体装置応用システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002208904A Division JP4330851B2 (ja) 2001-07-17 2002-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008263212A JP2008263212A (ja) 2008-10-30
JP5227078B2 true JP5227078B2 (ja) 2013-07-03

Family

ID=19051477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131238A Expired - Fee Related JP5227078B2 (ja) 2001-07-17 2008-05-19 半導体装置及びその作製方法並びに半導体装置応用システム

Country Status (3)

Country Link
US (1) US20050124176A1 (ja)
JP (1) JP5227078B2 (ja)
WO (1) WO2003009392A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
US7399692B2 (en) * 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
US8476743B2 (en) * 2011-09-09 2013-07-02 International Business Machines Corporation C-rich carbon boron nitride dielectric films for use in electronic devices
JP2013110275A (ja) 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP6179266B2 (ja) * 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171141A (ja) * 1985-01-25 1986-08-01 Hitachi Ltd 半導体装置およびその製造方法
JP2770544B2 (ja) * 1990-03-23 1998-07-02 松下電器産業株式会社 Mis型半導体装置の製造方法
JPH05218011A (ja) * 1992-01-30 1993-08-27 Nec Corp 化合物半導体装置の保護膜の形成方法
US5646474A (en) * 1995-03-27 1997-07-08 Wayne State University Boron nitride cold cathode
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
JPH1196894A (ja) * 1997-09-17 1999-04-09 Matsushita Electric Ind Co Ltd 電子放出素子および画像表示装置
JP3752810B2 (ja) * 1997-11-26 2006-03-08 昭和電工株式会社 エピタキシャルウェハおよびその製造方法並びに半導体素子
JP4314650B2 (ja) * 1998-08-08 2009-08-19 東京エレクトロン株式会社 半導体装置の層間絶縁膜の形成方法
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP4312326B2 (ja) * 1999-12-28 2009-08-12 隆 杉野 電子放出装置
JP2002289616A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP2008263212A (ja) 2008-10-30
US20050124176A1 (en) 2005-06-09
WO2003009392A1 (fr) 2003-01-30

Similar Documents

Publication Publication Date Title
JP4967708B2 (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
JP5227078B2 (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
JPH10335637A (ja) ヘテロ接合電界効果トランジスタ
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP5200372B2 (ja) 電界効果トランジスタおよびその製造方法
JP2005129696A (ja) 半導体装置及びその製造方法
JP3449116B2 (ja) 半導体装置
JP4906023B2 (ja) GaN系半導体装置
JP5520432B2 (ja) 半導体トランジスタの製造方法
JP4330851B2 (ja) 半導体装置の製造方法
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP4228250B2 (ja) 化合物半導体装置
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
CN113745333A (zh) 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
JP2011228720A (ja) 半導体装置
Pei et al. Study of the n+ GaN cap in AlGaN/GaN high electron mobility transistors with reduced source–drain resistance
JP4869585B2 (ja) 窒化物半導体装置の製造方法
JP4355147B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置応用システム
KR20140016106A (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
CN113745324B (zh) 一种准垂直结构射频器件及制作方法
JP4907731B2 (ja) 半導体装置及びその製造方法
JP2002016262A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees