CN113745324B - 一种准垂直结构射频器件及制作方法 - Google Patents

一种准垂直结构射频器件及制作方法 Download PDF

Info

Publication number
CN113745324B
CN113745324B CN202110866200.5A CN202110866200A CN113745324B CN 113745324 B CN113745324 B CN 113745324B CN 202110866200 A CN202110866200 A CN 202110866200A CN 113745324 B CN113745324 B CN 113745324B
Authority
CN
China
Prior art keywords
region
collector
passivation layer
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110866200.5A
Other languages
English (en)
Other versions
CN113745324A (zh
Inventor
祝杰杰
马晓华
张颖聪
杨凌
侯斌
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110866200.5A priority Critical patent/CN113745324B/zh
Publication of CN113745324A publication Critical patent/CN113745324A/zh
Application granted granted Critical
Publication of CN113745324B publication Critical patent/CN113745324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
    • H01L29/66939—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种准垂直结构射频器件及制作方法，该器件包括基区、基极、发射区、第一钝化层、第二钝化层和发射极，其中，发射区和第一钝化层形成第二台阶；第二钝化层覆盖第一钝化层的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层的表面形成发射极台面；基极的底部贯穿第二钝化层且位于基区上，基极的侧面与第二台阶侧面的第二钝化层接触，基极的顶部位于第一台面上且位于发射极台面上。该器件中基极搭上发射极台面，最大限度缩小了基极与发射极台面间横向距离，降低了基极串联总电阻，实现了晶体管工作性能的提升。

Description

一种准垂直结构射频器件及制作方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种准垂直结构射频器件及制作方法。
背景技术
目前高频器件领域主要以水平结构器件为主，例如高电子迁移率晶体管(Highelectron mobility transistor,HEMT)器件，水平结构器件由于自身自发极化和压电极化效应可以获得高浓度的二维电子气，避免由于掺杂引入的大量的电离施主或受主对载流子造成库伦散射，提高载流子的迁移率，因而在过去得到了极大的发展。但对于功率器件来说，为了得到更高的电流密度和更大的击穿电压，必须使器件的横向尺寸不断变大，但器件尺寸增大会带来额外的损耗，同时对于实现大规模集成电路来说会增加额外的困难。横向晶体管中电子的输运方向与导电通道平行，其固有电流增益以及截止频率fT受栅长和饱和速度的限制。此外，水平结构器件目前还面临着电流崩塌、增强型、封装兼容性、可靠性以及高耐压等问题，阻碍其应用和进一步发展。垂直结构器件则相较于水平结构具有以下优势：更高的击穿电压和正向工作电流，而不会增加芯片面积；更好的可扩展性和散热性；不受表面态的影响。但是垂直结构由于需要在器件底部形成电极接触，因此对于衬底质量要求极高。
由于以上原因，准垂直结构器件既结合了水平结构的高浓度二维电子气和垂直结构的高击穿电压等优势，且不要求太高质量的衬底材料，使其在近年来获得关注。准垂直结构晶体管目前主要以双极晶体管，例如异质结双极型晶体管(heterojunction bipolartransistor，HBT)、双极型晶体管(bipolar junction transistor，BJT)为主，因为都是双极型器件，HBT与BJT的工作原理基本相同，但是在材料系统和掺杂特点方面有很大差别，BJT器件主要基于硅基材料，HBT则可以使用化合物半导体材料，与硅材料相比，化合物半导体材料具有更大的禁带宽度和更高的电子迁移率与电子饱和速度。相比较于HEMT这种横向器件，准垂直结构的双极晶体管如HBT具有良好的线性度、高电流与高功率密度等固有优点，非常适合用于制作大功率、高频微波功率器件，准垂直结构晶体管的固有延迟不受电子速度的限制，此外，由于准垂直器件可以利用纳米尺度的异质结构工程来实现弹道在垂直方向上的传输，因此可以减少传输延迟。
基于化合物半导体材料的热电子晶体管(Thermo electronic transistor，HET)是一种准垂直结构的单极型多子器件，结构与双极晶体管类似，其器件结构一般也由发射区、基区和集电区三部分构成，其基本工作原理是将高能热电子由发射极注入并以近弹道输运方式通过基区，最终到达集电区被收集。由于高能热电子在穿越基区时具有很高的速度(近弹道输运)，因而该器件具有很好的频率特性，基区厚度必须在几纳米量级，以防止热注入电子的弹性散射和弛豫。
在上述准垂直结构器件中，总基区电阻为Rc(接触电阻)和Rsheet(表面电阻)的串联组合，因为基区台面的刻蚀，使得基极与发射区台面之间存在一段较大横向距离，这通常会导致较大的基区表面电阻(Rsheet)，从而导致较大的基区串联总电阻，大基区电阻的存在使得准垂直结构器件的最高振荡频率fmax和噪声系数受到严重影响，极大降低了器件工作性能。
目前准垂直结构器件中主要采用增大基区掺杂浓度以提高基区载流子浓度从而降低横向电阻；另外，例如在BJT器件中采用自对准工艺，实现了发射极与P型基区的自对准，达到较小的基区电阻。而提高基区掺杂浓度在双极晶体管(HBT、BJT)中会造成载流子迁移率下降，增加少子复合率，在HET器件中基区掺杂浓度太高会导致基区电子散射作用加剧，降低晶体管电流增益；而且增大掺杂浓度对于对化合物半导体等掺杂工艺不成熟的技术不友好；另外，自对准工艺的工艺程序较为复杂，制作器件时的工艺难度加大。
综上所述，减小基极与发射极台面间的横向距离以降低基区电阻是实现准垂直器件高频工作的关键问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种准垂直结构射频器件及制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种准垂直结构射频器件，包括：基区、基极、发射区、第一钝化层、第二钝化层和发射极，其中，
所述基区、所述发射区、所述第一钝化层依次层叠，所述基区形成第一台阶，所述发射区和所述第一钝化层形成第二台阶；
所述第二钝化层覆盖在所述第一台阶的表面和所述第二台阶的表面，且所述第二钝化层覆盖所述第一钝化层的部分表面以形成靠近所述第一台阶的第一台面，位于所述第二台阶上的所述第二钝化层的表面形成发射极台面；
所述发射极的底部贯穿所述第一钝化层和所述第二钝化层，所述发射极的顶部位于所述发射极台面上；
所述基极的底部贯穿所述第二钝化层且位于所述基区上，所述基极的侧面与所述第二台阶侧面的所述第二钝化层接触，所述基极的顶部位于所述第一台面上且位于所述发射极台面上。
在本发明的一个实施例中，还包括：衬底、n+GaN层、集电极和集电区，其中，
所述衬底、所述n+GaN层、所述集电区和所述基区依次层叠，所述n+GaN层的表面形成有集电极台面，所述集电区和所述基区共同形成所述第一台阶；
所述第二钝化层还覆盖在所述集电极台面上；
所述集电极的底部贯穿所述第二钝化层且位于所述集电极台面上，所述集电极的顶部位于所述集电极台面上的所述第二钝化层上；
所述集电极位于器件中央，所述发射极位于器件外围。
在本发明的一个实施例中，还包括：衬底、n型GaAs层、集电极和集电区，其中，
所述衬底、所述n型GaAs层、所述集电区和所述基区依次层叠，所述n型GaAs层的表面形成有集电极台面，所述集电区和所述基区共同形成所述第一台阶；
所述第二钝化层还覆盖在所述集电极台面上；
所述集电极的底部贯穿所述第二钝化层且位于所述集电极台面上，所述集电极的顶部位于所述集电极台面上的所述第二钝化层上；
所述集电极位于器件外围，所述发射极位于器件中央。
在本发明的一个实施例中，还包括：衬底、集电极和集电区，其中，
所述衬底、所述集电区和所述基区依次层叠，所述集电区上形成有集电极台面；
所述第二钝化层还覆盖在所述集电极台面上；
所述集电极的底部贯穿所述第二钝化层且位于所述集电极台面上，所述集电极的顶部位于所述集电极台面上的所述第二钝化层上；
所述集电极位于器件的一端，所述发射极位于器件的另一端。
在本发明的一个实施例中，还包括帽层，其中，
所述帽层位于所述发射区和所述第一钝化层之间，与所述发射区和所述第一钝化层共同形成第二台阶。
本发明的另一个实施例提供了一种准垂直结构射频器件的制作方法，包括步骤：
S1、在外延基片上制作器件有源区电学隔离，其中，所述外延基片包括依次层叠的基区和发射区；
S2、在所述发射区上沉积第一钝化层；
S3、依次刻蚀基极区域图形中的所述第一钝化层和所述发射区，使所述发射区和所述第一钝化层形成第二台阶，形成位于所述基区上的基极区域；
S4、依次刻蚀集电极区域图形中的第一钝化层、所述发射区和所述基区，使所述基区形成第一台阶，形成器件的集电极区域；
S5、在形成有所述基极区域和所述集电极区域的器件表面沉积第二钝化层，其中，位于所述第二台阶上的所述第二钝化层形成发射极台面；
S6、刻蚀所述基极区域中所述基区上的部分所述第二钝化层和所述发射极台面侧边的部分所述第二钝化层，形成基极开孔，使得所述第二钝化层覆盖所述第一钝化层的部分表面以形成靠近所述第一台阶的第一台面，并刻蚀所述集电极区域中的部分所述第二钝化层，形成集电极开孔；
S7、刻蚀所述发射极台面的部分所述第二钝化层和部分所述第一钝化层，形成发射极开孔；
S8、在所述基极开孔、所述集电极开孔和所述发射极开孔中同时制作发射极、基极和集电极。
在本发明的一个实施例中，所述外延基片还包括衬底、n+GaN层和集电区，所述衬底、所述n+GaN层、所述集电区和所述基区依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层、所述发射区、所述基区和所述集电区，形成位于所述n+GaN层上的集电极区域；
其中，所述基区和所述集电区共同形成所述第一台阶，所述集电极位于器件中央，所述发射极位于器件外围。
在本发明的一个实施例中，所述外延基片还包括衬底、n型GaAs层和集电区，所述衬底、所述n型GaAs层、所述集电区和所述基区依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层、所述发射区、所述基区和所述集电区，形成位于所述n型GaAs层上的集电极区域；
其中，所述基区和所述集电区共同形成所述第一台阶，所述集电极位于器件外围，所述发射极位于器件中央。
在本发明的一个实施例中，所述外延基片还包括衬底和集电区，所述衬底、所述集电区和所述基区依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层、所述发射区和所述基区，形成位于所述集电区上的集电极区域；
其中，所述基区形成第一台阶，所述集电极位于器件的一端，所述发射极位于器件的另一端。
在本发明的一个实施例中，所述外延基片还包括帽层，其中，所述帽层位于所述发射区和所述第一钝化层之间，与所述发射区和所述第一钝化层共同形成第二台阶。
与现有技术相比，本发明的有益效果：
1、本发明的准垂直结构射频器件中，基极顶部的一侧位于第一台面上且位于发射极台面上，使得基极金属搭上发射极台面，最大限度缩小了基极与发射极台面间横向距离，减少了基区表面电阻，降低了基极串联总电阻，在不改变器件参数设计以及不增加工艺难度的前提下实现了晶体管工作性能的提升。
2、本发明的制作方法中先沉积第一钝化层，然后沉积第二钝化层，实现了将基极金属贴近发射极台面，使得基区串联总电阻得到最大限度的降低，同时具有较低的工艺难度，易于实现。
附图说明
图1为本发明实施例提供的一种准垂直结构射频器件的结构示意图；
图2为本发明实施例提供的一种准垂直结构射频器件的制作方法的流程示意图；
图3为本发明实施例提供的氮化镓基热电子晶体管器件HET的结构示意图；
图4为本发明实施例提供的一种砷化镓基异质结双极型晶体管HBT的结构示意图；
图5为本发明实施例提供的一种硅基双极型晶体管BJT的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种准垂直结构射频器件的结构示意图。该器件包括基区5、基极6、发射区7、第一钝化层9、第二钝化层10和发射极11。
具体的，发射区7位于基区5上；第一钝化层9位于发射区7上，基区5形成第一台阶，发射区7和第一钝化层9形成第二台阶。
第二钝化层10覆盖在第一台阶的表面和第二台阶的表面，且第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层10的表面形成发射极台面；即第二钝化层10覆盖在基区5的上表面、发射区7的侧面和第一钝化层9的上表面和侧面，且第一钝化层9的表面及其侧面的第二钝化层10表面形成靠近第一台阶的第一台面，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
发射极11呈T型结构，其底部贯穿第一钝化层9和第二钝化层10且与发射区7接触，发射极11的顶部位于发射极台面上。
基极6的底部贯穿第二钝化层10且位于基区5上，基极6的一侧面与位于第二台阶侧面的第二钝化层10接触，基极6顶部的位于第一台面上且位于发射极台面上，形成基极6搭上发射极台面的结构。
本实施例的准垂直结构射频器件中，基极顶部的一侧位于第一台面上且位于发射极台面上，形成基极金属搭上发射极台面的结构，最大限度缩小了基极与发射极台面间横向距离，减少了基区表面电阻，降低了基极串联总电阻，在不改变器件参数设计以及不增加工艺难度的前提下实现了晶体管工作性能的提升。
本实施例的器件结构制作在外延基片上，外延基片的材料和结构可以根据实际需求进行选用。可以理解的是，本实施例的结构设计不仅局限于氮化镓技术，可适用氮化镓、砷化镓等技术；也不仅局限于某一特定器件，可用于HET、HBT、BJT等器件。
实施例二
在实施例一的基础上，请参见图2，图2为本发明实施例提供的一种准垂直结构射频器件的制作方法的流程示意图，该制作方法包括步骤：
S1、在外延基片上制作器件有源区电学隔离，其中，所述外延基片包括依次层叠的基区5和发射区7。
S2、在发射区7上沉积第一钝化层9。
S3、依次刻蚀基极区域图形中的第一钝化层9和发射区7，使发射区7和第一钝化层9形成第二台阶，形成位于基区5上的基极区域。
具体的，首先在第一钝化层9的表面光刻基极区域图形，然后采用F基刻蚀与Cl基刻蚀相结合的方法刻蚀基极区域图形中的第一钝化层9和发射区7，从而发射区7和第一钝化层9形成第二台阶，进而形成位于基区5上的基极区域。
S4、依次刻蚀集电极区域图形中的第一钝化层9、发射区7和基区5，使基区5形成第一台阶，形成器件的集电极区域。
具体的，首先在第一钝化层9的表面光刻集电极区域图形，然后采用F基刻蚀与Cl基刻蚀相结合的方法刻蚀集电极区域图形中的第一钝化层9、发射区7、基区5以及外延基片的相应位置，从而基区5形成第一台阶，进而形成位于外延基片上的集电极区域。
S5、在形成有基极区域和集电极区域的器件表面沉积第二钝化层10，其中，位于第二台阶上的第二钝化层10形成发射极台面。
S6、刻蚀基极区域中基区5上的部分第二钝化层10和发射极台面侧边的部分第二钝化层10，形成基极开孔，使得第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，并刻蚀集电极区域中的部分第二钝化层10，形成集电极开孔。
具体的，利用F基刻蚀的方法刻蚀基极区域中部分第二钝化层10，形成基极开孔，基极开孔区域的一侧搭上发射极台面；并利用F基刻蚀的方法刻蚀集电极区域中的部分第二钝化层10，形成集电极开孔。
S7、刻蚀发射极台面中间的部分第二钝化层10和部分第一钝化层9，形成发射极开孔。
具体的，在第二钝化层10的表面光刻发射极开孔图形，然后利用F基刻蚀的方法在发射极开孔图形区域进行发射极区域开孔刻蚀，刻蚀深度为第一钝化层9和第二钝化层10厚度之和。
S8、在基极开孔、集电极开孔和发射极开孔中同时制作发射极11、基极6和集电极3。
具体的，在器件表面光刻电极图形，然后利用电子束蒸发工艺同时制作发射极11、基极6、集电极3。
本实施例的制作方法中先沉积第一钝化层，然后沉积第二钝化层，实现了将基极金属贴近发射极台面，使得基区串联总电阻得到最大限度的降低，同时具有较低的工艺难度，易于实现。
实施例三
在上述实施例的基础上，本实施例以氮化镓基热电子晶体管器件HET为例进行说明。
请参见图3，图3为本发明实施例提供的氮化镓基热电子晶体管器件HET的结构示意图，该氮化镓基热电子晶体管器件HET选用氮化镓衬底的外延基片，包括衬底1、n+GaN层2、集电极3、集电区4、基区5、基极6、发射区7、帽层8、第一钝化层9、第二钝化层10和发射极11。
其中，衬底1、n+GaN层2、集电区4、基区5、发射区7、帽层8、第一钝化层9依次层叠；基区5和集电区4共同形成第一台阶，从而在n+GaN层2上形成集电极台面，集电极台面位于器件中央；基区5的上表面作为基极台面；发射区7、帽层8、第一钝化层9共同形成第二台阶，第二台阶位于器件的外围。
第二钝化层10覆盖在集电极台面上、第一台阶的表面和第二台阶的表面，且第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层10的表面形成发射极台面；即，第二钝化层10覆盖n+GaN层2的表面、集电区4的侧面和基区5的侧面、基区5的上表面、发射区7的侧面、帽层8的侧面和第一钝化层9的上表面和侧面，且第一钝化层9的表面及其侧面的第二钝化层10表面形成靠近第一台阶的第一台面，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
集电极3的底部贯穿第二钝化层10且位于集电极台面上即n+GaN层2，集电极3的顶部位于集电极台面上的第二钝化层10上。
发射极11和基极6的位置关系请参见实施例一，本实施例不再赘述。
本实施例中，器件从里到外的结构依次为集电极台面、基极台面、发射极台面，因此，集电极3位于器件中央，发射极11位于器件外围，器件为凹槽型的阶梯结构。
具体的，衬底1为GaN自支撑衬底，衬底1的厚度300um～400um；n+GaN层2的n型掺杂浓度1e19cm-3～4e19cm-3，厚度80nm～100nm；集电区4的材料包括AlyGa1-yN，Al组分y为5％～10％，n型掺杂浓度1e18cm-3～5e18cm-3，厚度40nm～60nm；基区5的材料包括GaN，GaN的n型掺杂浓度8e18cm-3～1.5e19cm-3，厚度8nm～12nm；发射区7的材料包括AlxGa1-xN，Al组分x为25％～40％，n型掺杂浓度1e18cm-3～1e19cm-3，厚度25nm～40nm；帽层8的材料包括n+GaN，其n型掺杂浓度1e19cm-3～4e19cm-3，厚度30nm～50nm，第一钝化层9和第二钝化层10的材料均为SiN。
本实施例中，以以下器件结构为例对HET的制备方法进行说明：GaN自支撑衬底1的厚度300um；n+GaN层2的n型掺杂浓度1e19cm-3，厚度80nm；AlyGa1-yN集电区4的Al组分为5％，n型掺杂浓度1e18cm-3，厚度40nm；GaN基区5的n型掺杂浓度8e18cm-3，厚度8nm；AlxGa1-xN发射区7的Al组分为25％，n型掺杂浓度1e18cm-3，厚度25nm；n+GaN帽层8的n型掺杂浓度1e19cm-3，厚度30nm。
该HET的制备方法包括步骤：
S1、在n+GaN帽层8、AlxGa1-xN发射区7、GaN基区5、AlyGa1-yN集电区4、n+GaN层2中制作器件有源区电学隔离。
S11、在n+GaN帽层8上光刻电隔离区域。
首先，将样品放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min后，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，再将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S12、在n+GaN帽层8上刻蚀电隔离区域，形成有源区的电隔离。
首先，利用ICP工艺依次刻蚀电隔离区域的n+GaN帽层8、AlxGa1-xN发射区7、GaN基区5、AlyGa1-yN集电区4、n+GaN层2，以实现有源区的台面隔离，其总的刻蚀深度为200nm。然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S2、在有源区的n+GaN帽层8上沉积第一钝化层9。
S21、对完成有源区隔离的器件进行表面清洗。
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
S22、利用PECVD工艺在n+GaN帽层8上沉积第一钝化层9。
在有源区的n+GaN帽层8上，利用PECVD工艺生长SiN，SiN的厚度为200nm，形成第一钝化层9，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S3、依次刻蚀基极区域图形中的第一钝化层9、n+GaN帽层8和发射区7，使得第一钝化层9、n+GaN帽层8和发射区7形成第二台阶，形成位于基区5上的基极区域。
S31、光刻基极区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n+GaN帽层8上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对基极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除基极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成基极区域图形。
S32、刻蚀基极区域。
首先，利用F基ICP刻蚀工艺，在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉基极区域图形中n+GaN帽层8上第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀基极区域图形中的n+GaN帽层8、AlxGa1-xN发射区7，其总的刻蚀深度为55nm。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干，形成基极区域。
S4、依次刻蚀集电极区域图形中的第一钝化层9、n+GaN帽层8、发射区7、基区5和集电区4，使得基区5和集电区4形成第一台阶，形成器件的集电极区域。
S41、光刻集电极区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n+GaN帽层8和已刻蚀的基极区域上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成集电极区域图形。
S42、刻蚀集电极区域。
首先，利用F基ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n+GaN帽层8上的第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀集电极区域的n+GaN帽层8、AlxGa1-xN发射区7，GaN基区5、AlyGa1-yN集电区4，其总的刻蚀深度为103nm。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干，形成集电极区域。
S5、在形成有基极区域和集电极区域的器件表面沉积第二钝化层10，其中，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
S51、对完成刻蚀的器件进行表面清洗。
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
S52、利用PECVD工艺生长第二钝化层10。
在刻蚀后的器件表面上，利用PECVD工艺生长厚度为60nm的SiN，形成第二钝化层10，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S6、刻蚀基极区域中基区5上的部分第二钝化层10和发射极台面侧边的部分第二钝化层10，形成基极开孔，使得第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，并刻蚀集电极区域中的部分第二钝化层10，形成集电极开孔。
S61、在n+GaN帽层8、GaN基区5上光刻基极开孔区域图形，在n+GaN层2上光刻集电极开孔区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n+GaN帽层8、GaN基区5、n+GaN层2上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成基极开孔区域图形和集电极开孔区域图形。
S62、利用F基刻蚀工艺进行基极开孔刻蚀和集电极开孔刻蚀，刻蚀深度60nm，其中基极开孔的一侧搭上发射极台面。
利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n+GaN帽层8、GaN基区5上部分第二钝化层10，以及n+GaN层2上部分第二钝化层10，制作出电极凹槽区域，形成基极开孔和集电极开孔。然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S7、刻蚀发射极台面中间的部分第二钝化层10和部分第一钝化层9，形成发射极开孔，发射极开孔位于器件外周。
S71、在n+GaN帽层8上光刻发射极开孔区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n+GaN帽层8、GaN基区5、n+GaN层2上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极开孔区域图形。
S72、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n+GaN帽层8上部分第二钝化层10和第一钝化层9，刻蚀深度为260nm，制作出电极凹槽区域，形成发射极开孔。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S8、利用电子束蒸发工艺在基极开孔、集电极开孔和发射极开孔中同时制作发射极11、基极6和集电极3。
S81、在n+GaN帽层8、GaN基区5上光刻发射极、基极区域，在n+GaN层2上光刻集电极区域。
首先，将样品放在200℃的热板上烘烤5min；然后，在n+GaN帽层8、GaN基区5、n+GaN层2上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对发射极、基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除发射极、基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极区域、基极区域、集电极区域。
S82、将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10- 6Torr之后，再在发射极、基极、集电极区域内的n+GaN帽层8、GaN基区5、n+GaN层2和发射极、基极、集电极区域外的光刻胶上蒸发由下向上依次由Ni、Au和Ni三层金属组成的堆栈结构的金属层。
S83、对完成发射极、基极、集电极金属蒸发的样品进行剥离，以移除发射极、基极、集电极区域外的金属、光刻胶和剥离胶，用超纯水冲洗样品并用氮气吹干后形成发射极11、基极6、集电极3。
最后，对完成电极制作的样品进行清洗，用超纯水冲洗样品并用氮气吹干，完成器件制作。
实施例四
在上述实施例的基础上，本实施例以砷化镓基异质结双极型晶体管HBT为例进行说明。
请参见图4，图4为本发明实施例提供的一种砷化镓基异质结双极型晶体管HBT的结构示意图。
该砷化镓基异质结双极型晶体管HBT选用蓝宝石衬底的外延基片，包括衬底1、n型GaAS层2、集电极3、集电区4、基区5、基极6、发射区7、帽层8、第一钝化层9、第二钝化层10和发射极11。
具体的，衬底1、n型GaAS层2、集电区4、基区5、发射区7、帽层8、第一钝化层9依次层叠；基区5和集电区4共同形成第一台阶，从而在n型GaAS层2上形成集电极台面，集电极台面位于器件外围；基区5的上表面作为基极台面；发射区7、帽层8、第一钝化层9共同形成第二台阶，第二台阶位于器件的中央。
第二钝化层10覆盖在集电极台面上、第一台阶的表面和第二台阶的表面，且第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层10的表面形成发射极台面；即，第二钝化层10覆盖n型GaAS层2的表面、集电区4的侧面和基区5的侧面、基区5的上表面、发射区7的侧面、帽层8的侧面和第一钝化层9的上表面和侧面，且第一钝化层9的表面及其侧面的第二钝化层10表面形成靠近第一台阶的第一台面，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
集电极3的底部贯穿第二钝化层10且位于集电极台面上即n型GaAS层2上，集电极3的顶部位于集电极台面上的第二钝化层10上。
本实施例中，器件从里到外的结构依次为发射极台面、基极台面、集电极台面，因此，发射极11位于器件中央，集电极3位于器件外围，器件为岛状的阶梯结构。
具体的，衬底1为蓝宝石衬底，衬底1的厚度300um～400um；n型GaAS层2的n型掺杂浓度1e19cm-3～4e19cm-3，厚度80nm～100nm；集电区4的材料包括AlyGa1-yAs，Al组分y为5％～10％，n型掺杂浓度1e18cm-3～5e18cm-3，厚度40nm～60nm；基区5的材料包括P型GaAS，其P型掺杂浓度8e18cm-3～1.5e19cm-3，厚度30nm～80nm；发射区7的材料包括AlxGa1-xAs，Al组分x为25％～40％，n型掺杂浓度1e18cm-3～1e19cm-3，厚度25nm～40nm；帽层8的材料包括n型GaAs，其n型掺杂浓度1e19cm-3～4e19cm-3，厚度30nm～50nm，第一钝化层9和第二钝化层10的材料均为SiN。
本实施例中，以以下器件结构为例对HBT的制备方法进行说明：蓝宝石衬底1的厚度300um；n型GaAs层2的n型掺杂浓度2e19cm-3，厚度80nm；AlyGa1-yAs集电区4的Al组分为7％，n型掺杂浓度3e18cm-3，厚度50nm；P型GaAs基区5的P型掺杂浓度1e19cm-3，厚度50nm；AlxGa1- xAs发射区7的Al组分为30％，n型掺杂浓度3e18cm-3，厚度60nm；n型GaAS帽层8的n型掺杂浓度3e19cm-3，厚度80nm。
该HBT的制备方法包括步骤：
S1、在n型GaAS帽层8、AlxGa1-xAs发射区7、P型GaAs基区5、AlyGa1-yAs集电区4、n型GaAs层2中制作器件有源区电学隔离。
S11、在n型GaAS帽层8上光刻电隔离区域。
具体实现方式请参见实施例三的步骤S11。
S12、在n型GaAS帽层8、AlxGa1-xAs发射区7、P型GaAs基区5、AlyGa1-yAs集电区4、n型GaAs层2上刻蚀电隔离区域，形成有源区的电隔离。
首先，利用ICP工艺依次刻蚀电隔离区域的n型GaAS帽层8、AlxGa1-xAs发射区7、P型GaAS基区5、AlyGa1-yAs集电区4、n型GaAS层2，以实现有源区的台面隔离，其总的刻蚀深度为320nm；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S2、在有源区的n型GaAS帽层8上沉积第一钝化层9。
具体实现方式请参见实施例三的步骤S2。
S3、依次刻蚀基极区域图形中的第一钝化层9、n型GaAS帽层8和AlxGa1-xAs发射区7，使得第一钝化层9、n型GaAS帽层8和AlxGa1-xAs发射区7形成第二台阶，形成位于基区5上的基极区域。
S31、光刻基极区域图形。
具体实现方式请参见实施例三的步骤S31。
S32、刻蚀基极区域。
首先，利用F基ICP刻蚀工艺，在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型GaAS帽层8上的第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀基极区域的n型GaAS帽层8、AlxGa1-xAs发射区7，其总的刻蚀深度为140m；
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S4、依次刻蚀集电极区域图形中的第一钝化层9、n型GaAS帽层8、AlxGa1-xAs发射区7、P型GaAs基区5和AlyGa1-yAs集电区4，使得基区5和集电区4形成第一台阶，形成器件的集电极区域。
S41、光刻集电极区域图形。
具体实现方式请参见实施例三的步骤S41。
S42、刻蚀集电极区域。
首先，利用F基ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型GaAS帽层8上的第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀集电极区域的n型GaAS帽层8、AlxGa1-xAs发射区7、P型GaAs基区5和AlyGa1-yAs集电区4，其总的刻蚀深度为240nm。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干，形成集电极区域。
S5、在形成有基极区域和集电极区域的器件表面沉积第二钝化层10，其中，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
具体实现方式请参见实施例三的步骤S5。
S6、刻蚀基极区域中基区5上的部分第二钝化层10和发射极台面侧边的部分第二钝化层10，形成基极开孔，使得第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，并刻蚀集电极区域中的部分第二钝化层10，形成集电极开孔。
S61、在n型GaAS帽层8、P型GaAs基区5上光刻基极开孔区域图形，在n型GaAs层2上光刻集电极开孔区域图形。
具体实现方式请参见实施例三的步骤S61。
S62、利用F基刻蚀工艺进行基极开孔刻蚀和集电极开孔刻蚀，刻蚀深度60nm，其中基极开孔的一侧搭上发射极台面。
利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型GaAS帽层8、P型GaAs基区5上部分第二钝化层10，以及n型GaAs层2上部分第二钝化层10，制作出电极凹槽区域，形成基极开孔和集电极开孔。然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S7、刻蚀发射极台面中间的部分第二钝化层10和部分第一钝化层9，形成发射极开孔，发射极开孔位于器件外周。
S71、在n型GaAS帽层8上光刻发射极开孔区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n型GaAS帽层8、P型GaAs基区5、n型GaAs层2上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极开孔区域图形。
S72、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型GaAS帽层8上部分第二钝化层10和第一钝化层9，刻蚀深度为260nm，制作出电极凹槽区域，形成发射极开孔。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S8、利用电子束蒸发工艺在基极开孔、集电极开孔和发射极开孔中同时制作发射极11、基极6和集电极3。
S81、在n型GaAS帽层8、P型GaAs基区5上光刻发射极、基极区域，在n型GaAs层2上光刻集电极区域。
首先，将样品放在200℃的热板上烘烤5min；然后，在n型GaAS帽层8、P型GaAs基区5、n型GaAs层2上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对发射极、基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除发射极、基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极区域、基极区域、集电极区域。
S82、将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10- 6Torr之后，再在发射极、基极、集电极区域内的n型GaAS帽层8、P型GaAs基区5、n型GaAs层2和发射极、基极、集电极区域外的光刻胶上蒸发由下向上依次由Ni、Au和Ni三层金属组成的堆栈结构的金属层。
S83、对完成发射极、基极、集电极金属蒸发的样品进行剥离，以移除发射极、基极、集电极区域外的金属、光刻胶和剥离胶，用超纯水冲洗样品并用氮气吹干后形成发射极11、基极6、集电极3。
最后，对完成电极制作的样品进行清洗，用超纯水冲洗样品并用氮气吹干，完成器件制作。
实施例五
在上述实施例的基础上，本实施例以硅基双极型晶体管BJT为例进行说明。
请参见图5，图5为本发明实施例提供的一种硅基双极型晶体管BJT的结构示意图，该硅基双极型晶体管BJT包括衬底1、集电极3、集电区4、基区5、基极6、发射区7、第一钝化层9、第二钝化层10和发射极11。
具体的，衬底1、集电区4、基区5、发射区7、帽层8、第一钝化层9依次层叠；基区5共同形成第一台阶，从而在集电区4上形成集电极台面，集电极台面位于器件的一端；基区5的上表面作为基极台面；发射区7、第一钝化层9形成第二台阶，第二台阶位于器件的另一端。
第二钝化层10覆盖在集电极台面上、第一台阶的表面和第二台阶的表面，且第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层10的表面形成发射极台面；即，第二钝化层10覆盖集电区4的表面、基区5的侧面、基区5的上表面、发射区7的侧面、第一钝化层9的上表面和侧面，且第一钝化层9的表面及其侧面的第二钝化层10表面形成靠近第一台阶的第一台面，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
集电极3的底部贯穿第二钝化层10且位于集电极台面上即集电区4上，集电极3的顶部位于集电极台面上的第二钝化层10上。
发射极11和基极6的位置关系请参见实施例一，本实施例不再赘述。
本实施例中，集电极台面位于器件的一端，发射极台面位于器件的另一端，因此，集电极3位于器件的一端，发射极11位于器件的另一端，从而形成阶梯状结构。
具体的，衬底1为硅衬底，衬底1的厚度300um～400um；集电区4的材料包括n型Si，其n型掺杂浓度5e15cm-3～5e16cm-3，厚度5um～8um；基区5的材料包括P型Si，其掺杂浓度1e16cm-3～8e17cm-3，厚度1um～1.5um；发射区7的材料包括n型Si，n型掺杂浓度1e19cm-3～6e19cm-3，厚度2um～5um，第一钝化层9和第二钝化层10的材料均为SiN。
本实施例中，以以下器件结构为例对BJT的制备方法进行说明：硅衬底1的厚度300um～400um；n型Si集电区4的n型掺杂浓度6e15cm-3，厚度5um；P型Si基区5的n型掺杂浓度7e16cm-3，厚度1um；n型Si发射区7的n型掺杂浓度2e19cm-3，厚度3um。
该BJT的制备方法包括步骤：
S1、在n型Si集电区4、P型Si基区5、n型Si发射区7中制作器件有源区电学隔离。
S11、在n型Si发射区7上光刻电隔离区域。
具体实现方式请参见实施例三的步骤S11。
S12、在n型Si集电区4、P型Si基区5、n型Si发射区7上刻蚀电隔离区域，形成有源区的电隔离。
首先，利用ICP工艺依次刻蚀电隔离区域的n型Si发射区7、P型Si基区5、n型Si集电区4，以实现有源区的台面隔离，其总的刻蚀深度为6um；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S2、在有源区的n型n型Si发射区7上沉积第一钝化层9。
具体实现方式请参见实施例三的步骤S2。
S3、依次刻蚀基极区域图形中的第一钝化层9、n型Si发射区7，使得第一钝化层9、n型Si发射区7形成第二台阶，形成位于P型Si基区5上的基极区域。
S31、光刻基极区域图形。
具体实现方式请参见实施例三的步骤S31。
S32、刻蚀基极区域。
首先，利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型Si发射区7上第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀基极区域的n型Si发射区7，其总的刻蚀深度为3um.
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干，形成基极区域。
S4、依次刻蚀集电极区域图形中的第一钝化层9、n型Si发射区7、PP型Si基区5和n型Si集电区4，使得基区5和集电区4形成第一台阶，形成器件的集电极区域。
S41、光刻集电极区域图形。
具体实现方式请参见实施例三的步骤S41。
S42、刻蚀集电极区域。
首先，利用F基ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型Si发射区7上的第一钝化层9，刻蚀深度200nm。
然后，利用Cl基刻蚀工艺依次刻蚀集电极区域的n型Si发射区7、P型Si基区5，其总的刻蚀深度为4um。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干，形成集电极区域。
S5、在形成有基极区域和集电极区域的器件表面沉积第二钝化层10，其中，位于第一钝化层9上表面的第二钝化层10形成发射极台面。
具体实现方式请参见实施例三的步骤S5。
S6、刻蚀基极区域中基区5上的部分第二钝化层10和发射极台面侧边的部分第二钝化层10，形成基极开孔，使得第二钝化层10覆盖第一钝化层9的部分表面以形成靠近第一台阶的第一台面，并刻蚀集电极区域中的部分第二钝化层10，形成集电极开孔。
S61、在P型Si基区5上光刻基极开孔区域图形，在n型Si集电区4上光刻集电极开孔区域图形。
具体实现方式请参见实施例三的步骤S61。
S62、利用F基刻蚀工艺进行基极开孔刻蚀和集电极开孔刻蚀，刻蚀深度60nm，其中基极开孔的一侧搭上发射极台面。
利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型Si发射区7、P型Si基区5上部分第二钝化层10，以及n型Si集电区4上部分第二钝化层10，制作出电极凹槽区域，形成基极开孔和集电极开孔。然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S7、刻蚀发射极台面中间的部分第二钝化层10和部分第一钝化层9，形成发射极开孔，集电极开孔位于器件的一端，发射极开孔位于器件的另一端。
S71、在n型Si发射区7上光刻发射极开孔区域图形。
首先，将样品放在200℃的热板上烘烤5min；然后，在n型Si发射区7、P型Si基区5、n型Si集电区4上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极开孔区域图形。
S72、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，刻蚀掉n型Si发射区7上部分第二钝化层10和第一钝化层9，刻蚀深度为260nm，制作出电极凹槽区域，形成发射极开孔。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除开孔区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S8、利用电子束蒸发工艺在基极开孔、集电极开孔和发射极开孔中同时制作发射极11、基极6和集电极3。
S81、在n型Si发射区7、P型Si基区5上光刻发射极、基极区域，在n型Si集电区4上光刻集电极区域。
首先，将样品放在200℃的热板上烘烤5min；然后，在n型Si发射区7、P型Si基区5、n型Si集电区4上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对发射极、基极、集电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除发射极、基极、集电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干，形成发射极区域、基极区域、集电极区域。
S82、将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10- 6Torr之后，再在发射极、基极、集电极区域内的n型Si发射区7、P型si基区5、n型Si集电区4和发射极、基极、集电极区域外的光刻胶上蒸发由下向上依次由Ni、Au和Ni三层金属组成的堆栈结构的金属层。
S83、对完成发射极、基极、集电极金属蒸发的样品进行剥离，以移除发射极、基极、集电极区域外的金属、光刻胶和剥离胶，用超纯水冲洗样品并用氮气吹干后形成发射极11、基极6、集电极3。
最后，对完成电极制作的样品进行清洗，用超纯水冲洗样品并用氮气吹干，完成器件制作。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种准垂直结构射频器件，其特征在于，包括：基区(5)、基极(6)、发射区(7)、第一钝化层(9)、第二钝化层(10)和发射极(11)，其中，
所述基区(5)、所述发射区(7)、所述第一钝化层(9)依次层叠，所述基区(5)形成第一台阶，所述发射区(7)和所述第一钝化层(9)形成第二台阶；
所述第二钝化层(10)覆盖在所述第一台阶的表面和所述第二台阶的表面，且所述第二钝化层(10)覆盖所述第一钝化层(9)的部分表面以形成靠近所述第一台阶的第一台面，位于所述第二台阶上的所述第二钝化层(10)的表面形成发射极台面；
所述发射极(11)的底部贯穿所述第一钝化层(9)和所述第二钝化层(10)，所述发射极(11)的顶部位于所述发射极台面上；
所述基极(6)的底部贯穿所述第二钝化层(10)且位于所述基区(5)上，所述基极(6)的侧面与所述第二台阶侧面的所述第二钝化层(10)接触，所述基极(6)的顶部位于所述第一台面上且位于所述发射极台面上。
2.根据权利要求1所述的准垂直结构射频器件，其特征在于，还包括：衬底(1)、n+GaN层(2)、集电极(3)和集电区(4)，其中，
所述衬底(1)、所述n+GaN层(2)、所述集电区(4)和所述基区(5)依次层叠，所述n+GaN层(2)的表面形成有集电极台面，所述集电区(4)和所述基区(5)共同形成所述第一台阶；
所述第二钝化层(10)还覆盖在所述集电极台面上；
所述集电极(3)的底部贯穿所述第二钝化层(10)且位于所述集电极台面上，所述集电极(3)的顶部位于所述集电极台面上的所述第二钝化层(10)上；
所述集电极(3)位于器件中央，所述发射极(11)位于器件外围。
3.根据权利要求1所述的准垂直结构射频器件，其特征在于，还包括：衬底(1)、n型GaAs层(2)、集电极(3)和集电区(4)，其中，
所述衬底(1)、所述n型GaAs层(2)、所述集电区(4)和所述基区(5)依次层叠，所述n型GaAs层(2)的表面形成有集电极台面，所述集电区(4)和所述基区(5)共同形成所述第一台阶；
所述第二钝化层(10)还覆盖在所述集电极台面上；
所述集电极(3)的底部贯穿所述第二钝化层(10)且位于所述集电极台面上，所述集电极(3)的顶部位于所述集电极台面上的所述第二钝化层(10)上；
所述集电极(3)位于器件外围，所述发射极(11)位于器件中央。
4.根据权利要求1所述的准垂直结构射频器件，其特征在于，还包括：衬底(1)、集电极(3)和集电区(4)，其中，
所述衬底(1)、所述集电区(4)和所述基区(5)依次层叠，所述集电区(4)上形成有集电极台面；
所述第二钝化层(10)还覆盖在所述集电极台面上；
所述集电极(3)的底部贯穿所述第二钝化层(10)且位于所述集电极台面上，所述集电极(3)的顶部位于所述集电极台面上的所述第二钝化层(10)上；
所述集电极(3)位于器件的一端，所述发射极(11)位于器件的另一端。
5.根据权利要求1～4任一项所述的准垂直结构射频器件，其特征在于，还包括帽层(8)，其中，
所述帽层(8)位于所述发射区(7)和所述第一钝化层(9)之间，与所述发射区(7)和所述第一钝化层(9)共同形成第二台阶。
6.一种准垂直结构射频器件的结构设计及制作方法，其特征在于，包括步骤：
S1、在外延基片上制作器件有源区电学隔离，其中，所述外延基片包括依次层叠的基区(5)和发射区(7)；
S2、在所述发射区(7)上沉积第一钝化层(9)；
S3、依次刻蚀基极区域图形中的所述第一钝化层(9)和所述发射区(7)，使所述发射区(7)和所述第一钝化层(9)形成第二台阶，形成位于所述基区(5)上的基极区域；
S4、依次刻蚀集电极区域图形中的第一钝化层(9)、所述发射区(7)和所述基区(5)，使所述基区(5)形成第一台阶，形成器件的集电极区域；
S5、在形成有所述基极区域和所述集电极区域的器件表面沉积第二钝化层(10)，其中，位于所述第二台阶上的所述第二钝化层(10)形成发射极台面；
S6、刻蚀所述基极区域中所述基区(5)上的部分所述第二钝化层(10)和所述发射极台面侧边的部分所述第二钝化层(10)，形成基极开孔，使得所述第二钝化层(10)覆盖所述第一钝化层(9)的部分表面以形成靠近所述第一台阶的第一台面，并刻蚀所述集电极区域中的部分所述第二钝化层(10)，形成集电极开孔；
S7、刻蚀所述发射极台面的部分所述第二钝化层(10)和部分所述第一钝化层(9)，形成发射极开孔；
S8、在所述基极开孔、所述集电极开孔和所述发射极开孔中同时制作发射极(11)、基极(6)和集电极(3)，其中，所述基极(6)的底部贯穿所述第二钝化层(10)且位于所述基区(5)上，所述基极(6)的侧面与所述第二台阶侧面的所述第二钝化层(10)接触，所述基极(6)的顶部位于所述第一台面上且位于所述发射极台面上。
7.根据权利要求6所述的准垂直结构射频器件的制作方法，其特征在于，所述外延基片还包括衬底(1)、n+GaN层(2)和集电区(4)，所述衬底(1)、所述n+GaN层(2)、所述集电区(4)和所述基区(5)依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层(9)、所述发射区(7)、所述基区(5)和所述集电区(4)，形成位于所述n+GaN层(2)上的集电极区域；
其中，所述基区(5)和所述集电区(4)共同形成所述第一台阶，所述集电极(3)位于器件中央，所述发射极(11)位于器件外围。
8.根据权利要求6所述的准垂直结构射频器件的制作方法，其特征在于，所述外延基片还包括衬底(1)、n型GaAs层(2)和集电区(4)，所述衬底(1)、所述n型GaAs层(2)、所述集电区(4)和所述基区(5)依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层(9)、所述发射区(7)、所述基区(5)和所述集电区(4)，形成位于所述n型GaAs层(2)上的集电极区域；
其中，所述基区(5)和所述集电区(4)共同形成所述第一台阶，所述集电极(3)位于器件外围，所述发射极(11)位于器件中央。
9.根据权利要求6所述的准垂直结构射频器件的制作方法，其特征在于，所述外延基片还包括衬底(1)和集电区(4)，所述衬底(1)、所述集电区(4)和所述基区(5)依次层叠，步骤S4包括：
依次刻蚀所述集电极区域图形的第一钝化层(9)、所述发射区(7)和所述基区(5)，形成位于所述集电区(4)上的集电极区域；
其中，所述基区(5)形成第一台阶，所述集电极(3)位于器件的一端，所述发射极(11)位于器件的另一端。
10.根据权利要求6～9任一项所述的准垂直结构射频器件的制作方法，其特征在于，所述外延基片还包括帽层(8)，其中，所述帽层(8)位于所述发射区(7)和所述第一钝化层(9)之间，与所述发射区(7)和所述第一钝化层(9)共同形成第二台阶。
CN202110866200.5A 2021-07-29 2021-07-29 一种准垂直结构射频器件及制作方法 Active CN113745324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110866200.5A CN113745324B (zh) 2021-07-29 2021-07-29 一种准垂直结构射频器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110866200.5A CN113745324B (zh) 2021-07-29 2021-07-29 一种准垂直结构射频器件及制作方法

Publications (2)

Publication Number Publication Date
CN113745324A CN113745324A (zh) 2021-12-03
CN113745324B true CN113745324B (zh) 2023-07-25

Family

ID=78729355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110866200.5A Active CN113745324B (zh) 2021-07-29 2021-07-29 一种准垂直结构射频器件及制作方法

Country Status (1)

Country Link
CN (1) CN113745324B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136159A (ja) * 1991-11-12 1993-06-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合型バイポーラトランジスタ及びその製造方法
CN1855533A (zh) * 2005-04-21 2006-11-01 松下电器产业株式会社 异质结双极晶体管及其制造方法
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
CN110690277A (zh) * 2019-11-11 2020-01-14 中证博芯（重庆）半导体有限公司 一种台面型肖特基集电区NPN SiGe HBT器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141220A1 (en) * 2014-11-18 2016-05-19 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor and method for producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136159A (ja) * 1991-11-12 1993-06-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合型バイポーラトランジスタ及びその製造方法
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
CN1855533A (zh) * 2005-04-21 2006-11-01 松下电器产业株式会社 异质结双极晶体管及其制造方法
CN110690277A (zh) * 2019-11-11 2020-01-14 中证博芯（重庆）半导体有限公司 一种台面型肖特基集电区NPN SiGe HBT器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
characteristic of 4H-SiC bipolar junction transistor at high temperature;Nuo Zhang et al;《Materials science forum》;第778-780卷;1013-1016 *

Also Published As

Publication number Publication date
CN113745324A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
JP2010506397A (ja) 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
JP5227078B2 (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
CN103035699B (zh) 化合物半导体装置及其制造方法
TWI681511B (zh) 整合場效電晶體與異質接面雙極電晶體的結構及其形成方法
JP2015126016A (ja) 窒化物半導体素子及びその製造方法
JP4330851B2 (ja) 半導体装置の製造方法
JP2001320042A (ja) ＧａＮ系トランジスタ
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN101419982B (zh) 槽栅型源场板高电子迁移率器件及其制作方法
CN113745324B (zh) 一种准垂直结构射频器件及制作方法
US20220208998A1 (en) Heterojunction Bipolar Transistor and Manufacturing Method of the Same
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN114843335A (zh) 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法
CN109830540B (zh) 一种基于空心阳极结构的肖特基二极管及其制备方法
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN113745330B (zh) 一种集电极上置的氮化镓热电子晶体管器件及其制备方法
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN112825330A (zh) 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
CN113745329A (zh) 一种自支撑衬底上的GaN基热电子晶体管及其制备方法
CN214043676U (zh) 一种高线性GaN基毫米波器件
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant