JP2010506397A - 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法 - Google Patents

単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法 Download PDF

Info

Publication number
JP2010506397A
JP2010506397A JP2009531017A JP2009531017A JP2010506397A JP 2010506397 A JP2010506397 A JP 2010506397A JP 2009531017 A JP2009531017 A JP 2009531017A JP 2009531017 A JP2009531017 A JP 2009531017A JP 2010506397 A JP2010506397 A JP 2010506397A
Authority
JP
Japan
Prior art keywords
layer
contact layer
power device
phemt
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009531017A
Other languages
English (en)
Inventor
ランジエリ クラウディオ
ラヴァンガ シモーネ
ペローニ マルコ
チェトゥローニオ アントニオ
Original Assignee
セレックス システミ インテグラティ エッセ． ピ． ア．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セレックス システミ インテグラティ エッセ． ピ． ア． filed Critical セレックス システミ インテグラティ エッセ． ピ． ア．
Publication of JP2010506397A publication Critical patent/JP2010506397A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Abstract

本明細書において、半絶縁性基材（２）と、半絶縁性基材（２）上に形成されたエピタキシャル基材（３）と、コンタクト層（１９）とを含むシュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）パワーデバイス（１）が開示されている。コンタクト層（１９）は、ショットキー層（１８）上に形成された低濃度ドープコンタクト層（２０）、ならびに、低濃度ドープコンタクト層（２０）上に形成されると共に低濃度ドープコンタクト層（２０）より高いドープ濃度を有する高濃度ドープコンタクト層（２１）を含む。ＰＨＥＭＴパワーデバイス（１）は、高濃度ドープコンタクト層（２１）を貫通して形成された広幅リセス（２３）および広幅リセス（２３）中に形成されて低濃度ドープコンタクト層（２０）を貫通する狭幅リセス（２４）をさらに含む。ゲート電極（６）が、狭幅リセス（２４）中に、ショットキー層（１８）とショットキー接続で形成されている。

Description

本発明は、一般に、パワーデバイスに関し、特に、シュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）パワーデバイスおよびこれの製造方法に関する。
公知であるとおり、シュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）は、無線通信システムにおいて、スイッチ、パワーアンプおよびローノイズアンプ用途に広範に用いられている。これらのトランジスタは、高いＲＦ利得および電力付加効率（ＰＡＥ）、ならびに、低い雑音指数（ＮＦ）のために、幅広い市場での受容性が見出される。これらのトランジスタの優れた特性はまた、これらのトランジスタを、衛星放送（ＤＢＳ−ＴＶ）およびグローバル衛星通信システムを含む衛星通信システムにおける使用に対しても魅力的としている。ＰＨＥＭＴテクノロジーはまた、２．５〜１０Ｇｂ／ｓ光波通信システムなどの高速アナログおよびデジタルＩＣにおいても用いられている。ＰＨＥＭＴのより高い周波数応答が、現在、ミリ波通信（４０Ｇｂ／ｓ）およびレーダーシステムにおいて用途が見出されている。
無線通信システム、レーダー探知、衛星および電子戦システムのための、さらに高い性能を有するＲＦパワーデバイスに対する市場での需要の増加が、エレクトロニクス産業における利用可能なパワーデバイスおよびテクノロジーの動作周波数の拡張をもたらしてきた。パワーデバイスの動作周波数をミリ波レンジまで高めるために、最適化されたＰＨＥＭＴエピタキシャル層構造、特定の用途のためのユニットセルの最適化されたデバイスレイアウト、および高周波数機能に適した薄膜技術開発を含む数々の重要な技術的な機構が提案されてきている。特に、エピタキシャル層構造について規定される最も重要な要件は、導電路中の自由電子をイオン化ドナーから確実に物理的に分離する条件に関連する。このソリューションは、散乱しているイオン化された不純物を顕著に低減させ、電子移動度を高めることによって、従来の金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を超えて著しく性能を向上させる。
さらに、シュードモルフィック高電子移動度トランジスタＰＨＥＭＴは、通常、負のゲート電圧バイアスを動作のために必要とする。従って、正のゲート電圧を用いるヘテロ接合バイポーラトランジスタ（ＨＢＴ）と比して、このような負の電圧の印加には、不都合なことに、専用の電圧供給回路が必要であり、チップの複雑性が増加すると共に製造コストが増大する。
単一の電圧供給で動作することができるＰＨＥＭＴパワーデバイスは、例えば、特許文献１に開示されている。ＰＨＥＭＴパワーデバイスは、半絶縁性ＧａＡｓ基材上に順番にスタックされたＧａＡｓ緩衝層とＡｌＧａＡｓ／ＧａＡｓ超格子層と非ドープＡｌＧａＡｓ層と第１のドープシリコン層と第１のスペーサとＩｎＧａＡｓ電子輸送層と第２のスペーサと第１のドープシリコン層とは異なるドープ濃度を有する第２のドープシリコン層と低濃度ドープＡｌＧａＡｓ層と非ドープＧａＡｓキャップ層とを含むエピタキシャル基材と、非ドープＧａＡｓキャップ層上にオーミック接触で形成されたソース電極およびドレイン電極と、低濃度ドープＡｌＧａＡｓ層上に形成されて、非ドープＧａＡｓキャップ層を貫通して延在するゲート電極とを含む。
米国特許第６，５９３，６０３号明細書
本出願人は、単一電圧供給（ドレイン供給電圧のみ）で動作可能であるＰＨＥＭＴパワーデバイスを提供するためには、いかなるバイアスも無しでゲートを接地させたままＡ級動作条件（達成可能な最大値の半分に等しいドレイン−ソース間電流）を達成させるピンチオフ電圧の最適化が必要であることに注目した。
特に、本出願人は、優れたリニアリティおよび電力付加効率、高い降伏電圧を有すると共に単一電圧供給で動作可能である最適化ＰＨＥＭＴパワーデバイスが、以下の低いニー電圧、高くて均一な相互コンダクタンス、および低いソース−ゲート間キャパシタンスといった要件を満たすべきであることに注目した。
この点において、本出願人は、特許文献１に開示のＰＨＥＭＴパワーデバイスが、単一電圧供給で動作可能であっても、しかしながら、その性能は、Ｃバンド（４〜６ＧＨｚ）においてのみ良好であり、その一方で、Ｘバンド（８．０〜１２．０ＧＨｚ）においては非常に不満足となることが判明しており、このＰＨＥＭＴパワーデバイスは、Ｋａ（Ｋ−ａｂｏｖｅ）バンド（１８〜４０ＧＨｚ）においては完全に使用不能であることに注目した。
従って、本出願人は、単一電圧供給で動作可能であると共に、ＸバンドおよびＫａバンドにおいて優れた性能をも有するＰＨＥＭＴパワーデバイスを提供するためには、専用のエピタキシャル基材の構造、ひいては、特許文献１に開示のデバイス製造方法をさらに最適化する必要があることに注目した。
従って、本発明は、単一電圧供給で動作可能であり、特に、４０ＧＨｚ以下のシグナル、すなわち、例えばＣバンド、ＸバンドおよびＫａバンドの増幅に用いられ得る高周波数デジタル無線通信における良好な使用に好適であり、ならびに、従来技術におけるＰＨＥＭＴより高いリニアリティ、降伏電圧および電力付加効率を有する、ＰＨＥＭＴパワーデバイスを提供することを主な目的とする。
本発明の他の目的は、このＰＨＥＭＴパワーデバイスの製造方法を提供することである。
これらの目的は、添付の特許請求の範囲に定義されるＰＨＥＭＴパワーデバイスおよびこれの製造方法に関する本発明により達成される。
本発明は、ＩＩＩ−Ｖ半導体ヘテロ接合のエピタキシャル成長テクノロジーにおける進歩であって、バンド構造、半導体デバイスの異なる領域におけるドープタイプおよびドープレベルを設計する可能性を確実とする進歩を開拓することにより、ならびに、ワイドバンドギャップ半導体などの優れた電気的特性を有する新規の半導体材料を採用することにより、ならびに、ＰＨＥＭＴ構造を適当に設計することにより、前述の目的を達成する。これらの追加の自由度の使用が、ＲＦ性能がかなり向上された新規のデバイスを開発する状況をもたらす。特に、本発明は、最適化されたエピ層順序およびダブルリセスゲート幾何学的形状を導入することにより、前述の目的を達成する。より詳細には、本発明は、半絶縁性基材と、半絶縁性基材上に形成されたエピタキシャル基材であって、半絶縁性基材上に順番にスタックされた緩衝層と超格子層と第１の電子供給層と第１のスペーサ層と電子輸送層と第２のスペーサ層と第２の電子供給層とショットキー層とコンタクト層とを含むエピタキシャル基材と、コンタクト層上にオーミック接触で形成されたソース電極およびドレイン電極と、ショットキー層上に形成されてコンタクト層を貫通するゲート電極とを含むシュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）パワーデバイスを提供することにより、前述の目的を達成する。
ＰＨＥＭＴパワーデバイスは、コンタクト層がショットキー層上に形成された低濃度ドープコンタクト層と、低濃度ドープコンタクト層上に形成されると共に低濃度ドープコンタクト層より高いドープ濃度を有する高濃度ドープコンタクト層とを含むことを特徴とする。
ＰＨＥＭＴパワーデバイスは、低濃度ドープコンタクト層の表面を露出させるよう、高濃度ドープコンタクト層を貫通して形成された広幅リセスと、ショットキー層の表面を露出させるよう、広幅リセス中に形成されて低濃度ドープコンタクト層を貫通する狭幅リセスとによりさらに特徴付けられる。その中で、ゲート電極は、狭幅リセス中にショットキー層とショットキー接続で形成されて、ショットキー層の露出面から延びて低濃度ドープおよび高濃度ドープコンタクト層を貫通しており、ソース電極およびドレイン電極は、広幅リセスがソース電極とドレイン電極との間に配置されるよう、高濃度ドープコンタクト層上の広幅リセスの外側にオーミック接触で形成されている。
本発明のより良い理解のために、純粋に一例として意図されていると共に限定的であると解釈されるべきではない好ましい実施形態が、添付の図面を参照して記載される。
図１は、本発明の実施形態によるＰＨＥＭＴパワーデバイスの断面図である。 図２は、本発明の他の実施形態によるＰＨＥＭＴパワーデバイスの断面図である。 図３は、本発明の異なる実施形態によるＰＨＥＭＴパワーデバイスの断面図である。
以下の考察は、当業者が、本発明を形成し、用いることができるよう提示されている。実施形態に対する種々の改良は当業者に対して直ちに明確であり、本明細書における一般的な原理は、本発明の思想および範囲から逸脱することなく、他の実施形態および用途に適用され得る。それ故、本発明は示されている実施形態に限定されることは意図されず、本明細書に開示されていると共に添付の特許請求の範囲に定義された原理および機構と一致する最も広い範囲に従う。
図１は、本発明の実施形態によるＰＨＥＭＴパワーデバイスの断面図である。
ＰＨＥＭＴパワーデバイス１は、例えば半絶縁性ＧａＡｓ基材といったＩＩＩ−Ｖ基材２、半絶縁性ＧａＡｓ基材２上に形成されたドープエピタキシャル基材３、ならびに、エピタキシャル基材３上に形成されたソース電極、ドレイン電極およびゲート電極４，５および６を含む。
特に、エピタキシャル基材３は、半絶縁性ＧａＡｓ基材２上に順番にスタックされた、非ドープＧａＡｓ緩衝層１０、非ドープＡｌＧａＡｓ／ＧａＡｓ超格子層１１、非ドープワイドバンドギャップＡｌＧａＡｓ層１２、第１の超薄型ドープシリコン（パルス）電子供給（ドナー）層１３、第１のスペーサ層１４、非ドープナローバンドギャップＩｎＧａＡｓ電子輸送（チャネル）層１５、第２のスペーサ層１６、第１の電子供給層１３とは異なるドープ濃度を有する第２の超薄型シリコンドープ（パルス）電子供給（ドナー）層１７、非ドープまたは低濃度ドープワイドバンドギャップショットキーＡｌＧａＡｓ層１８、およびＧａＡｓ（オーミック）コンタクト（キャップ）層１９を含む。
ＧａＡｓコンタクト層１９とソース電極およびドレイン電極４，５とのオーミック接触抵抗を低くするために、ＧａＡｓコンタクト層１９はドープされていると共に、下方の低濃度ドープＧａＡｓコンタクト層２０および上方の高濃度ドープＧａＡｓコンタクト層２１を含む。具体的には、ドープＧａＡｓコンタクト層１９はおよそ１００ｎｍ厚であって、低濃度ドープＧａＡｓコンタクト層２０はおよそ３０ｎｍ厚であると共におよそ３×１０１７ｃｍ−３のドープ濃度を有するよう形成されており、ならびに、高濃度ドープＧａＡｓコンタクト層２１はおよそ７０ｎｍ厚であると共におよそ３．５×１０１８ｃｍ−３のドープ濃度を有するよう形成されている。
非ドープＡｌＧａＡｓ層１２はおよそ４ｎｍ厚であると共にアルミニウム（Ａｌ）をモル比でおよそ２２％〜２４％の範囲で含有し、ＩｎＧａＡｓ電子輸送層１５はおよそ１３〜１５ｎｍ厚であると共にインジウム（Ｉｎ）をモル比でおよそ１５％〜２０％の範囲で含有し、ならびに低濃度ドープＡｌＧａＡｓ層１８は、およそ３０ｎｍ厚であり、アルミニウム（Ａｌ）をモル比でおよそ２２％〜２４％の範囲で含有し、およびおよそ１．０×１０１７〜３．０×１０１７ｃｍ−３の範囲のドープ濃度を有するよう形成されている。
相互コンダクタンスのリニアリティを向上させるために、第１の電子供給層１３は、第２の電子供給層１７より低いドープ濃度を有する。さらに、ＩｎＧａＡｓ電子輸送層１５におけるドープレベルをおよそ１．７×１０１２〜２．７×１０１２ｃｍ−２の範囲とするために、第１の電子供給層１３はおよそ１×１０１２ｃｍ−２のドープレベルを有するよう形成され、および第２の電子供給層１７はおよそ５×１０１２ｃｍ−２のドープレベルを有するよう形成される。さらに、第１および第２の電子供給層１３，１７は、各々、およそ０．５ｎｍ厚である。
オーミック接触を達成するために、Ａｕ／Ｇｅ／Ｎｉ／Ａｕメタライゼーションが高濃度ドープＧａＡｓコンタクト層２１上に蒸着され、高速熱アニール（ＲＴＡ）に供されて、高濃度ドープＧａＡｓコンタクト層２１とオーミック接触でソース電極およびドレイン電極４，５が形成されている。
個別のＰＨＥＭＴパワーデバイスの作用面積を分離するために、エピタキシャル基材３は、メサエッチされ得るか、または、好ましくは、ＡｌＧａＡｓ／ＧａＡｓ超格子層１１まで重水素あるいはフッ素高エネルギーイオンを用いてイオン注入され得る。
これらの２つのステップの後に、高い相互コンダクタンスおよび高いＰＨＥＭＴ利得を保持しながら降伏電圧を高めると共にニー電圧を低く維持し、これによりＰＨＥＭＴ電力特性を向上するために、ドープＧａＡｓコンタクト層１９は、リセスエッチされて、高濃度ドープＧａＡｓコンタクト層２１に形成された上方の広幅リセス２３ならびに低濃度ドープＧａＡｓコンタクト層２０と低濃度ドープＡｌＧａＡｓ層１８の一部とに形成された下方の狭幅リセス２４を含むダブルリセス構造２２が形成されている。具体的には、ダブルリセス構造２２を形成するために、ソース電極およびドレイン電極４，５の間の高濃度ドープＧａＡｓコンタクト層２１がエッチされて広幅リセス２３が形成され、次いで、低濃度ドープＧａＡｓコンタクト層２０が、広幅リセス２３内において、低濃度ドープＡｌＧａＡｓ層１８まで選択的にウェットエッチされて狭幅リセス２４が形成されている。具体的には、選択的エッチングは、ｐｈ制御されると共に温度制御されたクエン酸および過酸化水素溶液を用いて実施される。さらに、２回のエッチングの各々は、低濃度および高濃度ドープＧａＡｓコンタクト層２０，２１をポジ型ｉ−ラインフォトレジストでパターン化することにより実施される。低濃度ドープＡｌＧａＡｓ層１８の存在が、ＰＨＥＭＴパワーデバイス１の製造中におけるダブルリセスの形成のために実施されるウェットエッチングにおいても、エッチングの均一性を確実とする。
ダブルリセス２２の形成の後、ゲート電極６が、次いで、低濃度ドープＡｌＧａＡｓ層１８の露出面上のチタン（Ｔｉ）およびアルミニウム（Ａｌ）を蒸発させることにより、ＡｌＧａＡｓショットキー層１８と接触して形成される。具体的には、ゲート電極６は、ダブルリセス２２における中央において、ＡｌＧａＡｓショットキー層１８から、低濃度および高濃度ドープ下方ＧａＡｓコンタクト層２０，２１の両方を貫通して、ダブルリセス２２の外側に突出するよう延在する。
次いで、例えば窒化シリコン（Ｓｉ３Ｎ４）製の保護絶縁層２５が、ソース電極、ドレイン電極およびゲート電極４，５，６により露出された高濃度ドープＧａＡｓコンタクト層２１の表面上に、例えばプラズマ化学気相蒸着（ＰＥＣＶＤ）法により形成される。
次いで、Ｔｉ／Ｐｔ／Ａｕベース金属層２６が例えば蒸発により形成され、次いで、ソース電極およびドレイン電極４，５上に積層され、次いで、Ａｕ層２７がベース金属層２６上に例えば電気メッキにより形成される。ベース金属層２６は、オーミック接触を分離させると共にＡｕメッキ層２７からソース電極およびゲート電極４，５への金の拡散を防止する相互拡散バリアを画定する。
ソース電極およびドレイン電極４，５は、次いで、ソースおよびドレインパッド（図示せず）のそれぞれにＡｕメッキエアブリッジ（図示せず）を介して接続される。
最後に、半絶縁性ＧａＡｓ基材２は、およそ６５０μｍの初期の厚さからおよそ５０〜１２０μｍの範囲の最終厚さにシンニングされ、次いで、ＰＨＥＭＴ１はバックエッチされてビアホール２８が形成され、このビアホールは、寄生ソース−接地インダクタンスの最少化、およびヒートシンク機構を提供するために、シンニングされた半絶縁性ＧａＡｓ基材２からソース電極４までソースパッド配線のために延在する厚型のＡｕ層でその周辺領域を含めて金属化される。
図２は、図１に図示のものと類似のＰＨＥＭＴパワーデバイスの断面図であり、ここで、同一の符号は同一の構成要件を指す。特に、図２に示されている、１’により指定されているＰＨＥＭＴパワーデバイスは、ゲート電極６が、Ｔｉ製の下方の脚部分６ａおよびＡｌ製の上部のヘッド部分６ｂからなる全体がＴ字状とされている点で図１に示されているＰＨＥＭＴパワーデバイス１とは異なる。より具体的には、ゲート電極６の脚部分６ａは、ゲート電極６のヘッド部分６ｂがダブルリセス２２の外に突出するよう、ダブルリセス２２の深さと実質的に等しい高さを有する。より具体的には、Ｔ形状は、ゲート金属スタックのＴｉを、好適なフッ素／酸素プラズマ化学で、低損傷性等方性プラズマ−エッチ反応器においてドライエッチングすることにより得られる。フッ素ガスキャリアはＣＦ４、またはＣＨＦ３またはＳＦ６であることが可能である。酸素キャリアガスはＯ２であることが可能である。
プラズマは、平行平板型構成プラズマエッチにおけるＲＦ放電により生成される。チャンバの各平板が例えば１００〜２００℃の範囲に加熱され、チャンバ圧力が２００〜１０００ｍＴｏｒｒの範囲とされる。ＲＦパワー放電は、イオンおよび電子の衝撃により生じる表面の損傷を可能な限り低減させるために、低くされるべきである。プラズマエッチ平行平板型構成がこのゲートエッチ用に利用される場合、ＲＦパワー放電は５０ワット未満でなければならない。しかも、機器がコールドプラズマを確実に誘導することができれば、より良好な結果が達成可能である（ＥＣＲ−電子サイクロトロン共鳴、ＩＣＰ−誘導結合プラズマ）。
このようなプロセスにおいて、Ａｌはフッ素化されて、フッ素プラズマによってはエッチされずに残留するため、ゲート電極６のヘッド部分６ｂのＡｌはマスク層として用いられる。従って、Ａｌ製のゲート電極６のヘッド部分６ｂがエッチされずに残る一方、Ｔｉ製でＡｌＧａＡｓショットキー層１８上に位置するゲート電極６の脚部分６ａは側方がエッチされる。このように、０．１５μｍ以上のゲート長が、ゲートフィンガー抵抗を低く維持しながら、迅速、かつ、低コストの製造方法で達成可能である。
図３は、図１および２に図示のものと類似のＰＨＥＭＴパワーデバイスの断面図であり、ここで、同一の符号は同一の構成要件を指す。特に、図３に示されている１”が指定されているＰＨＥＭＴパワーデバイスは、ゲート電極６に接続されていると共に、高濃度ドープコンタクト層２１またはドレイン電極（５）のいずれとも重畳することなくドレイン電極５に向かって延在しているフィールドプレート２９が設けられている点で、図１および２に示されているＰＨＥＭＴパワーデバイスとは異なる。具体的には、フィールドプレート２９は、高濃度ドープＧａＡｓコンタクト層２１と共面に、低濃度ドープＧａＡｓコンタクト層２０の保護絶縁層２５の一部に垂直方向に重畳すると共に、高濃度ドープ下方ＧａＡｓコンタクト層２１から１．０μｍの距離で終結するゲート延長部６ｃとして形成されている。窒化シリコン（Ｓｉ３Ｎ４）製の保護絶縁層２５は超薄型（５０ｎｍ未満）であり、Ｓｉ３Ｎ４の高誘電率を達すると共に、ＧａＡｓ／Ｓｉ３Ｎ４界面状態を制御するために最適化されるようＰＥＣＶＤにより蒸着される。
図１、２および３に示されるＰＨＥＭＴパワーデバイスにおいては、異なるＧａＡｓおよびＡｌＧａＡｓ層が設けられているが、最も関心のあるヘテロ接合はシリコンドープＡｌＧａＡｓ層１２および１８と非ドープＩｎＧａＡｓ層１５との間のものである。実際には、隣接するＩｎＧａＡｓ層と比してより高いＡｌＧａＡｓ層のバンドギャップのために、自由電子がＩｎＧａＡｓ層に拡散して二次元電子ガス（２−ＤＥＧ）をヘテロ界面に形成し、ここで、自由電子はきわめて薄型のシートに封じ込められたままであり、そして、２−ＤＥＧの輸送特性は従来のＭＥＳＦＥＴにおける自由電子のものよりもかなり良好である。
ＡｌＧａＡｓ層１８はドナー層であり、最終的なＰＨＥＭＴパワーデバイスにおいて、この層は、そうでなければＰＨＥＭＴ性能に悪影響を及ぼすＡｌＧａＡｓにおけるいかなる平行伝導効果もＡｌＧａＡｓ／ＧａＡｓ界面から排除するよう、ショットキーゲート６から空乏であるべきである。ヘテロ構造設計の最中において、ドナー層におけるドープレベルの増加がＰＨＥＭＴの降伏電圧を低減させることを考慮しなければならない。高い２−ＤＥＧシートキャリア濃度を維持しながらこの問題点を克服するために、パルスドープ、δドープＡｌＧａＡｓ層を用いることが可能である。この解法は、およそ０．５ｎｍ厚の、きわめて高いドープレベルを有するＳｉ単一層を利用する。
スペーサ層１４，１６の厚さに関しては、自由電子は物理的にドナーから分離されているにもかかわらず、きわめて近い近接性がクーロン散乱として知られる静電的な相互作用をもたらす。この効果は、非ドープＡｌＧａＡｓの薄型スペーサ層により、２−ＤＥＧをＡｌＧａＡｓドナー層から分離させることにより低減される。ＰＨＥＭＴのノイズ性能はスペーサ厚に厳密に結びついていることに言及しておくことは重要である。
ＧａＡｓ緩衝層１０に関しては、ドレイン−ソース間の電界により、電子の一部がＧａＡｓ緩衝層１０に注入される可能性がある。この現象は、ドレイン出力導電率の増加の結果として利得低減を誘起する。ＰＨＥＭＴにおいて、ＧａＡｓ緩衝層１０への電子注入は、ＧａＡｓ緩衝層１０へのＡｌＧａＡｓ／ＧａＡｓ超格子層１１により制御され、これは、同時に、チャネル品質を変化させない。
本発明に基づいて製造された、０．５−μｍ−ゲート長さ、０．２５−μｍ−ゲート長さを有すると共にフィールドプレート構造を有するＰＨＥＭＴパワーデバイスについて実施された特性計測の結果が以下に記載されている。記載した結果のすべては、１００−μｍ−単位ゲート幅および１−ｍｍ−合計ゲート幅を参照している。具体的には、相互コンダクタンスおよび飽和電流に関する限り、本発明による異なるゲート長さを有するＰＨＥＭＴパワーデバイスは、およそ−０．８Ｖ〜−０．６Ｖのピンチオフ電圧、０Ｖのゲート電圧で１００〜３００ｍＡ／ｍｍの範囲の飽和電流、および０．８Ｖのゲート電圧で３００〜６００ｍＡ／ｍｍの範囲の最大飽和電流を有する。加えて、相互コンダクタンスは、０〜１Ｖの範囲のゲート電圧で２５０〜３５０ｍＳ／ｍｍの範囲でほぼ一貫している。その結果、ＰＨＥＭＴパワーデバイスは、向上したリニアリティを発揮する。電流−電圧特性に関する限り、本発明によるＰＨＥＭＴパワーデバイスは、最大電流に影響を与えないままに、約１Ｖの低いニー電圧、ならびに、フィールドプレート構造無しで約１８Ｖおよびフィールドプレート構造有りで４０Ｖのオフ降伏電圧を発揮する。この結果は、低いオーミック接触抵抗を維持したまま高いゲートドレイン降伏電圧を得ることができることを説明する。電力特性に関する限り、本発明によるＰＨＥＭＴパワーデバイスは、関連する１２ｄＢ以下の電力利得を伴う２９ｄＢｍ／ｍｍ以下の出力を有し、これらの電力特性は、ゲート長さが簡便に適応される場合には、周波数１０ＧＨｚ以下、ゲイン圧縮１ｄＢの標準値でのロードプル法により測定される。フィールドプレート構造を導入することで、電力性能がさらに高まり、３２ｄＢｍ／ｍｍ以下の出力および、関連する１５ｄＢ以下の電力利得がＣバンド用途について達成される。最後に、高ＲＦアンプ用途に関する限り、本発明によるＰＨＥＭＴパワーデバイスは、適切にゲート長さを変更することによりシグナルを４０ＧＨｚ以下まで増幅するために用いられ得る。
本発明の利点は、上記から明白である。具体的には、本発明によるＰＨＥＭＴパワーデバイスにおいては、ドープＧａＡｓコンタクト層１９であって、特にソース電極およびドレイン電極とオーミック接触の、下方低濃度ドープ下方ＧａＡｓコンタクト層２０および上方高濃度ドープ下方ＧａＡｓコンタクト層２１製のものの形成は、それらの間の接触抵抗を低下させ、それ故、ＰＨＥＭＴの電圧特性を向上させる。
さらに、上方高濃度ドープＧａＡｓコンタクト層２１に形成された上方広幅リセス２３と、下方低濃度ドープＧａＡｓコンタクト層２０に形成された下方狭幅リセス２４とからなるダブルリセス構造２２の形成は、高濃度ドープＧａＡｓコンタクト層２１上にオーミック接触を形成させ、それ故、ＰＨＥＭＴの全体的な電力特性を向上させ、特に、低いニー電圧を維持しながら降伏電圧を著しく高め、およびリニアリティおよび電力付加効率を向上させる。
しかも、ダブルリセス構造２２と低濃度および高濃度ドープＧａＡｓコンタクト層２０，２１との組み合わせは、ＰＨＥＭＴパワーデバイスの、ゲートコンタクトに対する負のバイアス電圧を全く必要とすることなく、単一電圧供給型での動作を許容する。
さらに、本発明のＰＨＥＭＴは、直接的に接地されたゲートコンタクトパッドで、Ａ級増幅器要件を充足させる。
さらに、ドープシリコン層１７より低いドープ濃度を有するドープシリコン層１３は、ＰＨＥＭＴパワーデバイスの相互コンダクタンスを、ゲート−ソース間電圧に関して一定とする。その一方で、低濃度ドープＡｌＧａＡｓ層１８がＰＨＥＭＴパワーデバイスを製造するために実施されるウェットリセスエッチングにおけるエッチング均一性を確実とする。それ故、ＰＨＥＭＴパワーデバイスに対する製造方法全体を容易化するため、生産性が向上される。
最後に、Ｔ−ゲート構造は、ゲート−ソース間キャパシタンスおよびゲートフィンガー抵抗を著しく低減させて、ＰＨＥＭＴの４０ＧＨｚ以下の動作周波数を達成させる。
最後に、数多くの変更および変形を本発明に対してなすことが可能であり、すべてが添付の特許請求の範囲に定義されている本発明の範囲に属する。
例えば、非ドープワイドバンドギャップＡｌＧａＡｓ層１２および第１の超薄型ドープシリコン電子供給層１３は、単一の均一ドープＡｌＧａＡｓ電子供給層で置き換えられてもよい。

Claims (34)

  1. 半絶縁性基材（２）と、
    前記半絶縁性基材（２）上に形成されたエピタキシャル基材（３）であって、前記半絶縁性基材（２）上に順番にスタックされた緩衝層（１０）、超格子層（１１）、第１の電子供給層（１２，１３）、第１のスペーサ層（１４）、電子輸送層（１５）、第２のスペーサ層（１６）、第２の電子供給層（１７）、ショットキー層（１８）およびコンタクト層（１９）を含む前記エピタキシャル基材（３）と、
    前記コンタクト層（１９）上にオーミック接触で形成されたソース電極およびドレイン電極（４，５）と、
    前記ショットキー層（１８）上に形成されて前記コンタクト層（１９）を貫通するゲート電極（６）と、
    を含むシュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）パワーデバイス（１、１’、１”）であって、
    前記コンタクト層（１９）が、前記ショットキー層（１８）上に形成された低濃度ドープコンタクト層（２０）と、
    前記低濃度ドープコンタクト層（２０）上に形成されると共に、前記低濃度ドープコンタクト層（２０）より高いドープ濃度を有する高濃度ドープコンタクト層（２１）と、
    を含むことを特徴とするＰＨＥＭＴパワーデバイス（１）であり、
    前記低濃度ドープコンタクト層（２０）の表面を露出させるよう、前記高濃度ドープコンタクト層（２１）を貫通して形成された広幅リセス（２３）と、
    前記ショットキー層（１８）の表面を露出させるよう、前記広幅リセス（２３）中に形成されて前記低濃度ドープコンタクト層（２０）を貫通する狭幅リセス（２４）と、
    によりさらに特徴付けられ、
    前記ゲート電極（６）は、前記狭幅リセス（２４）中に前記ショットキー層（１８）とショットキー接続で形成されて、前記ショットキー層（１８）の露出面から延びて前記低濃度ドープおよび高濃度ドープコンタクト層（２０，２１）を貫通しており、
    前記ソース電極およびドレイン電極（４，５）は、前記広幅リセス（２３）が前記ソース電極とドレイン電極と（４，５）の間に配置されるよう、前記高濃度ドープコンタクト層（２１）上の前記広幅リセス（２３）の外側にオーミック接触で形成されていることを特徴とするＰＨＥＭＴパワーデバイス（１）。
  2. ソース電極、ドレイン電極およびゲート電極（４，５，６）により露出された前記高濃度ドープコンタクト層（２１）の表面に形成された保護絶縁層（２５）をさらに含むことを特徴とする請求項１に記載のＰＨＥＭＴパワーデバイス。
  3. 前記ソース電極およびドレイン電極（４，５）上に形成されたベース金属層（２６）と、
    前記ベース金属層（２６）上に形成されたＡｕ層（２７）と、
    をさらに含むことを特徴とする請求項１または２に記載のＰＨＥＭＴパワーデバイス。
  4. ソースパッド配線およびヒートシンク機構用に、前記半絶縁性基材（２）から前記ソース電極（４）まで延在するよう形成された金属化ビアホール（２８）をさらに含むことを特徴とする請求項１〜３のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  5. 前記ゲート電極（６）が全体がＴ字状であることを特徴とする請求項１〜４のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  6. 前記保護絶縁層（２５）上に、前記ゲート電極（６）と電気的に接続されると共に、前記高濃度ドープコンタクト層（２１）または前記ドレイン電極（５）のいずれとも重畳することなく前記ドレイン電極（５）に向かって延在して形成されたフィールドプレート（２９）をさらに含むことを特徴とする請求項２に記載のＰＨＥＭＴパワーデバイス。
  7. 前記フィールドプレートが、前記高濃度ドープＧａＡｓコンタクト層（２１）と実質的に共面に、前記低濃度ドープＧａＡｓコンタクト層（２０）の一部と垂直方向に重畳すると共に、前記高濃度ドープコンタクト層（２１）から離間して終結するゲート延長部（６ｃ）として形成されていることを特徴とする請求項６に記載のＰＨＥＭＴパワーデバイス。
  8. 前記基材（２）がＧａＡｓ製の半絶縁性基材であり、前記緩衝層（１０）がＧａＡｓ製であり、前記超格子層（１１）がＡｌＧａＡｓ／ＧａＡｓ製であり、前記第１および第２の電子供給層（１３，１７）がドープシリコン製であり、前記電子輸送層（１５）がＩｎＧａＡｓ製であり、前記ショットキー層（１８）がＡｌＧａＡｓ製であり、前記低濃度ドープおよび高濃度ドープコンタクト層（２１，２２）がＧａＡｓ製であり、前記ゲート電極（６）がＴｉ／Ａｌ製であり、前記ソース電極およびドレイン電極（４，５）がＡｕ／Ｇｅ／Ｎｉ／Ａｕ金属薄膜製であり、前記保護絶縁層（２５）が窒化シリコン製であり、ならびに、前記ベース金属層（２６）がＴｉ／Ｐｔ／Ａｕ製であることを特徴とする請求項１、２および３のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  9. 前記低濃度ドープコンタクト層（２０）がおよそ３×１０１７ｃｍ−３のドープ濃度を有すると共に、前記高濃度ドープコンタクト層（２１）がおよそ３．５×１０１８ｃｍ−３のドープ濃度を有することを特徴とする請求項１〜８のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  10. 前記第１および第２の電子供給層（１３，１７）が、前記電子輸送層（１５）におけるドープレベルがおよそ１．７×１０１２〜２．７×１０１２ｃｍ−２の範囲となるようなドープ濃度を有するよう形成されていることを特徴とする請求項１〜９のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  11. 前記第２の電子供給層（１７）が、前記第１の電子供給層（１３）より高いドープ濃度を有するよう形成されていることを特徴とする請求項１〜１０のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  12. 前記第１の電子供給層（１３）がおよそ１×１０１２ｃｍ−２のドープレベルを有するよう形成されていると共に、前記第２の電子供給層（１７）がおよそ５×１０１２ｃｍ−２のドープレベルを有するよう形成されていることを特徴とする請求項１１に記載のＰＨＥＭＴパワーデバイス。
  13. 前記電子輸送層（１５）がインジウムをモル比でおよそ１５％〜２０％の範囲で含有し、前記ショットキー層（１８）が、アルミニウムをモル比でおよそ２２％〜２４％で含有すると共におよそ１．０×１０１７〜３．０×１０１７ｃｍ−３の範囲のドープ濃度を有するよう形成されていることを特徴とする請求項１〜１２のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  14. 前記第１の電子供給層（１２，１３）が、前記超格子層（１１）上に形成された非ドープワイドバンドギャップ層（１２）と、
    前記非ドープワイドバンドギャップ層（１２）上に形成されたドープシリコン層（１３）と、
    を含むことを特徴とする請求項１〜１３のいずれか一項に記載のＰＨＥＭＴパワーデバイス。
  15. 前記非ドープワイドバンドギャップ層（１２）が、ＡｌＧａＡｓ製であると共にモル比でおよそ２２％〜２４％の範囲でアルミニウムを含有することを特徴とする請求項１４に記載のＰＨＥＭＴパワーデバイス。
  16. 半絶縁性基材（２）を提供する工程と、
    前記半絶縁性基材（２）上にエピタキシャル基材（３）を形成する工程であって、緩衝層（１０）、超格子層（１１）、第１の電子供給層（１２，１３）、第１のスペーサ層（１４）、電子輸送層（１５）、第２のスペーサ層（１６）、第２の電子供給層（１７）、ショットキー層（１８）、およびコンタクト層（１９）を前記半絶縁性基材（２）上に順番にスタックする工程を含む、エピタキシャル基材（３）を形成する工程と、
    前記コンタクト層（１９）上に、オーミック接触でソース電極およびドレイン電極（４，５）を形成する工程と、
    前記ショットキー層（１８）上に、前記コンタクト層（１９）を貫通してゲート電極（６）を形成する工程と、
    を含むシュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）パワーデバイス（１、１’、１”）の製造方法であって、
    コンタクト層（１９）を形成する工程が、前記ショットキー層（１８）上に低濃度ドープコンタクト層（２０）を形成する工程と、
    前記低濃度ドープコンタクト層（２０）上に、前記低濃度ドープコンタクト層（２０）より高いドープ濃度を有する高濃度ドープコンタクト層（２１）を形成する工程と、
    を含むことを特徴とする製造方法であり、
    前記低濃度ドープコンタクト層（２０）の表面が露出するよう、前記高濃度ドープコンタクト層（２１）を貫通して広幅リセス（２３）を形成する工程と、
    前記ショットキー層（１８）の表面が露出するよう、前記広幅リセス（２３）中に、前記低濃度ドープコンタクト層（２０）を貫通して狭幅リセス（２４）を形成する工程と、
    によりさらに特徴付けられ、
    前記ゲート電極（６）は、前記狭幅リセス（２４）中に前記ショットキー層（１８）とショットキー接続で、前記ショットキー層（１８）の露出面から延びて前記低濃度ドープおよび高濃度ドープコンタクト層（２０，２１）を貫通するよう形成されており、
    前記ソース電極およびドレイン電極（４，５）は、前記広幅リセス（２３）が前記ソース電極とドレイン電極と（４，５）の間に配置されるよう、前記高濃度ドープコンタクト層（２１）上の前記広幅リセス（２３）の外側にオーミック接触で形成されることを特徴とする製造方法。
  17. ソース電極およびドレイン電極（４，５）が、前記広幅リセスおよび狭幅リセス（２０，２１）の前に形成されることを特徴とする請求項１６に記載の方法。
  18. ソース電極およびドレイン電極（４，５）を形成する工程が、
    前記高濃度ドープコンタクト層（２１）上にそれぞれの金属薄膜を形成する工程と、
    蒸着された金属薄膜を高速熱アニールする工程と、
    を含むことを特徴とする請求項１６または１７に記載の方法。
  19. 前記ソース電極、ドレイン電極およびゲート電極（４，５，６）によって露出された前記高濃度ドープコンタクト層（２１）の表面上に保護絶縁層（２５）を形成する工程をさらに含むことを特徴とする請求項１６〜１８のいずれか一項に記載の方法。
  20. 前記ソース電極およびドレイン電極（４，５）上にベース金属層（２６）を形成する工程と、
    前記ベース金属層（２６）上にＡｕ層（２７）を形成する工程と、
    をさらに含むことを特徴とする請求項１６〜１９のいずれか一項に記載の方法。
  21. ソースパッド配線およびヒートシンク機構用に、前記半絶縁性基材（２）から前記ソース電極（４）まで延在させるようビアホール（２８）を形成し、金属化する工程をさらに含むことを特徴とする請求項１６〜２０のいずれか一項に記載の方法。
  22. ビアホール（２８）を形成する工程が、前記半絶縁性基材（２）およびエピタキシャル基材（３）をバックエッチングする工程を含むことを特徴とする請求項２１に記載の方法。
  23. 前記ビアホール（２８）を形成する前に前記半絶縁性基材（２）をシンニングすることをさらに含むことを特徴とする請求項２１または２２に記載の方法。
  24. 前記ゲート電極（６）が全体がＴ字状であることを特徴とする請求項１６〜２３のいずれか一項に記載の方法。
  25. 前記保護絶縁層（２５）上に、前記ゲート電極（６）と電気的に接続されると共に、前記高濃度ドープコンタクト層（２１）または前記ドレイン電極（５）のいずれとも重畳することなく前記ドレイン電極（５）に向かって延在するフィールドプレート（２９）を形成する工程をさらに含むことを特徴とする請求項１９に記載の方法。
  26. フィールドプレートを形成する工程が、前記高濃度ドープＧａＡｓコンタクト層（２１）と実質的に共面に、前記低濃度ドープＧａＡｓコンタクト層（２０）の一部と垂直方向に重畳すると共に、前記高濃度ドープコンタクト層（２１）から離間して終結するゲート延長部（６ｃ）を形成する工程を含むことを特徴とする請求項２５に記載の方法。
  27. 前記基材（２）がＧａＡｓ製の半絶縁性基材であり、前記緩衝層（１０）がＧａＡｓ製であり、前記超格子層（１１）がＡｌＧａＡｓ／ＧａＡｓ製であり、前記第１および第２の電子供給層（１３，１７）がドープシリコン製であり、前記電子輸送層（１５）がＩｎＧａＡｓ製であり、前記ショットキー層（１８）がＡｌＧａＡｓ製であり、前記低濃度ドープおよび高濃度ドープコンタクト層（２１，２２）がＧａＡｓ製であり、前記ゲート電極（６）がＴｉ／Ａｌ製であり、前記ソース電極およびドレイン電極（４，５）がＡｕ／Ｇｅ／Ｎｉ／Ａｕ金属薄膜製であり、前記保護絶縁層（２５）が窒化シリコン製であり、ならびに、前記ベース金属層（２６）がＴｉ／Ｐｔ／Ａｕ製であることを特徴とする請求項１６、１９および２０に記載の方法。
  28. 前記低濃度ドープコンタクト層（２０）がおよそ３×１０１７ｃｍ−３のドープ濃度を有すると共に、前記高濃度ドープコンタクト層（２１）がおよそ３．５×１０１８ｃｍ−３のドープ濃度を有することを特徴とする請求項１６〜２７のいずれか一項に記載の方法。
  29. 前記第１および第２の電子供給層（１３，１７）が、前記電子輸送層（１５）におけるドープレベルがおよそ１．７×１０１２〜２．７×１０１２ｃｍ−２の範囲となるようなドープ濃度を有するよう形成されることを特徴とする請求項１６〜２８のいずれか一項に記載の方法。
  30. 前記第２の電子供給層（１７）が、前記第１の電子供給層（１３）より高いドープ濃度を有するよう形成されることを特徴とする請求項１６〜２９のいずれか一項に記載の方法。
  31. 前記第１の電子供給層（１３）がおよそ１×１０１２ｃｍ−２のドープレベルを有するよう形成されると共に、前記第２の電子供給層（１７）がおよそ５×１０１２ｃｍ−２のドープレベルを有するよう形成されることを特徴とする請求項３０に記載の方法。
  32. 前記電子輸送層（１５）がインジウムをモル比でおよそ１５％〜２０％の範囲で含有し、前記ショットキー層（１８）が、アルミニウムをモル比でおよそ２２％〜２４％で含有すると共におよそ１．０×１０１７〜３．０×１０１７ｃｍ−３の範囲のドープ濃度を有するよう形成されることを特徴とする請求項１６〜３１のいずれか一項に記載の方法。
  33. 前記第１の電子供給層（１２，１３）が、前記超格子層（１１）上に形成された非ドープワイドバンドギャップ層（１２）と、
    前記非ドープワイドバンドギャップ層（１２）上に形成されたドープシリコン層（１３）と、
    を含むことを特徴とする請求項１６〜３２のいずれか一項に記載の方法。
  34. 前記非ドープワイドバンドギャップ層（１２）が、ＡｌＧａＡｓ製であると共にモル比でおよそ２２％〜２４％の範囲でアルミニウムを含有することを特徴とする請求項３３に記載の方法。
JP2009531017A 2006-10-04 2006-10-04 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法 Pending JP2010506397A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2006/000705 WO2008041249A1 (en) 2006-10-04 2006-10-04 Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010506397A true JP2010506397A (ja) 2010-02-25

Family

ID=38043017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531017A Pending JP2010506397A (ja) 2006-10-04 2006-10-04 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法

Country Status (9)

Country Link
US (1) US8120066B2 (ja)
EP (1) EP2080228B1 (ja)
JP (1) JP2010506397A (ja)
CN (1) CN101636843B (ja)
ES (1) ES2837454T3 (ja)
PL (1) PL2080228T3 (ja)
PT (1) PT2080228T (ja)
TW (1) TWI433317B (ja)
WO (1) WO2008041249A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186653A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置
WO2021186651A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置
WO2021186652A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置
JP7456449B2 (ja) 2019-11-29 2024-03-27 日本電信電話株式会社 電界効果型トランジスタの製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US8860120B2 (en) * 2010-09-22 2014-10-14 Nxp, B.V. Field modulating plate and circuit
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US9401692B2 (en) 2012-10-29 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having collar structure
US9490418B2 (en) 2011-03-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer
US9490771B2 (en) 2012-10-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and frame
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
CN102280476B (zh) * 2011-08-08 2012-12-19 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法
CN102299170B (zh) * 2011-08-08 2013-07-24 中国电子科技集团公司第五十五研究所 一种砷化镓赝配高电子迁移率晶体管外延材料
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
WO2013078332A1 (en) * 2011-11-23 2013-05-30 The General Hospital Corporation Analyte detection using magnetic hall effect
CN103187249B (zh) * 2011-12-30 2016-05-25 中国科学院物理研究所 一种半导体纳米材料器件的制作方法
US9385684B2 (en) 2012-10-23 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having guard ring
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
CN103123933A (zh) * 2012-12-25 2013-05-29 中国电子科技集团公司第五十五研究所 砷化镓赝配高电子迁移率晶体管
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9041061B2 (en) * 2013-07-25 2015-05-26 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
CN103943677B (zh) * 2014-04-16 2016-08-17 中国科学院半导体研究所 一种芯片尺寸级氮化镓基晶体管及其制备方法
US10686063B2 (en) * 2017-04-14 2020-06-16 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same
CN106960874A (zh) * 2017-04-29 2017-07-18 复旦大学 一种提高AlGaN/GaN高电子迁移率场效应器件击穿电压的方法
CN109103243A (zh) * 2018-07-24 2018-12-28 厦门市三安集成电路有限公司 一种高值电阻的phemt器件
CN113228295A (zh) * 2018-11-16 2021-08-06 阿托梅拉公司 包括源极/漏极掺杂剂扩散阻挡超晶格以减小接触电阻的半导体器件和相关方法
US11081485B2 (en) * 2019-10-23 2021-08-03 Win Semiconductors Corp. Monolithic integrated circuit device having gate-sinking pHEMTs
CN113363254A (zh) * 2021-06-02 2021-09-07 厦门市三安集成电路有限公司 一种半导体器件及其制备方法
CN113363255B (zh) * 2021-06-02 2024-02-27 厦门市三安集成电路有限公司 一种半导体器件及其制备方法
US11876128B2 (en) * 2021-09-13 2024-01-16 Walter Tony WOHLMUTH Field effect transistor
CN114373804A (zh) * 2021-12-14 2022-04-19 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置
WO2023191776A1 (en) * 2022-03-30 2023-10-05 Monde Wireless Inc. N-polar iii-nitride device structures with a p-type layer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491441A (ja) * 1990-08-02 1992-03-24 Nikko Kyodo Co Ltd 電界効果トランジスタの製造方法
JPH05152347A (ja) * 1991-11-28 1993-06-18 Sanyo Electric Co Ltd 化合物半導体装置
JPH06250214A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp アクティブマトリックス型液晶表示装置
JPH1056168A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
JP2001144106A (ja) * 1999-11-12 2001-05-25 Nec Corp 半導体装置およびその製造方法
JP2003023016A (ja) * 2001-05-21 2003-01-24 Tyco Electronics Corp 増強／空乏モード擬似形態高電子移動度トランジスタデバイス
JP2003206199A (ja) * 2002-01-16 2003-07-22 Nikko Materials Co Ltd 化合物半導体結晶
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
WO2006025006A1 (en) * 2004-08-31 2006-03-09 Koninklijke Philips Electronics N.V. Method for producing a multi-stage recess in a layer structure and a field effect transistor with a multi-recessed gate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140386A (en) 1991-05-09 1992-08-18 Raytheon Company High electron mobility transistor
US5811844A (en) * 1997-07-03 1998-09-22 Lucent Technologies Inc. Low noise, high power pseudomorphic HEMT
JP3534624B2 (ja) * 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
WO2000007248A1 (en) * 1998-07-31 2000-02-10 Raytheon Company High electron mobility transistor
US6307221B1 (en) * 1998-11-18 2001-10-23 The Whitaker Corporation InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures
US6489639B1 (en) * 2000-05-24 2002-12-03 Raytheon Company High electron mobility transistor
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
KR100438895B1 (ko) * 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
WO2004025707A2 (en) 2002-09-13 2004-03-25 Arizona Board Of Regents Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of sicain
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491441A (ja) * 1990-08-02 1992-03-24 Nikko Kyodo Co Ltd 電界効果トランジスタの製造方法
JPH05152347A (ja) * 1991-11-28 1993-06-18 Sanyo Electric Co Ltd 化合物半導体装置
JPH06250214A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp アクティブマトリックス型液晶表示装置
JPH1056168A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
JP2001144106A (ja) * 1999-11-12 2001-05-25 Nec Corp 半導体装置およびその製造方法
JP2003023016A (ja) * 2001-05-21 2003-01-24 Tyco Electronics Corp 増強／空乏モード擬似形態高電子移動度トランジスタデバイス
JP2003206199A (ja) * 2002-01-16 2003-07-22 Nikko Materials Co Ltd 化合物半導体結晶
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
WO2006025006A1 (en) * 2004-08-31 2006-03-09 Koninklijke Philips Electronics N.V. Method for producing a multi-stage recess in a layer structure and a field effect transistor with a multi-recessed gate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456449B2 (ja) 2019-11-29 2024-03-27 日本電信電話株式会社 電界効果型トランジスタの製造方法
WO2021186653A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置
WO2021186651A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置
WO2021186652A1 (ja) * 2020-03-18 2021-09-23 日本電信電話株式会社 電流電圧変換装置

Also Published As

Publication number Publication date
CN101636843B (zh) 2012-06-13
WO2008041249A8 (en) 2008-08-14
EP2080228B1 (en) 2020-12-02
TWI433317B (zh) 2014-04-01
TW200834917A (en) 2008-08-16
PL2080228T3 (pl) 2021-04-19
WO2008041249A1 (en) 2008-04-10
CN101636843A (zh) 2010-01-27
EP2080228A1 (en) 2009-07-22
ES2837454T3 (es) 2021-06-30
PT2080228T (pt) 2020-12-23
US20100102358A1 (en) 2010-04-29
US8120066B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
US8120066B2 (en) Single voltage supply pseudomorphic high electron mobility transistor (PHEMT) power device and process for manufacturing the same
US7989845B2 (en) Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof
US8017975B2 (en) Semiconductor device
JP2004511913A (ja) 単一集積ｅ／ｄモードｈｅｍｔおよびその製造方法
JPH05275463A (ja) 半導体装置
WO2013122176A1 (ja) 半導体装置および半導体装置の製造方法
JP2008117885A (ja) 電界効果トランジスタおよびその製造方法
US20220376105A1 (en) Field effect transistor with selective channel layer doping
US6144048A (en) Heterojunction field effect transistor and method of fabricating the same
US6090649A (en) Heterojunction field effect transistor and method of fabricating the same
JPH03292744A (ja) 化合物半導体装置およびその製造方法
JP2001060684A (ja) 半導体装置
TW583772B (en) Field-effect type compound semiconductor device and method for fabricating the same
JP3164078B2 (ja) 電界効果トランジスタおよびその製造方法
JP2000349096A (ja) 化合物電界効果トランジスタおよびその製造方法
JP2001093913A (ja) 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法
US20080064155A1 (en) Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate
JP2001110818A (ja) 半導体装置及びその製造方法
JP2006237534A (ja) 半導体装置および半導体装置の製造方法
CN113745324B (zh) 一种准垂直结构射频器件及制作方法
KR101435479B1 (ko) 반도체 소자 및 그의 제조방법
JPH0677255A (ja) 半導体装置の製造方法
KR100523065B1 (ko) 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법
KR100349368B1 (ko) 초고주파 반도체 소자 및 그의 제조방법
JPH0818036A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305