CN102280476B - 一种赝配高电子迁移率晶体管及其制作方法 - Google Patents

Abstract

本发明是一种赝配高电子迁移率晶体管及其制作方法，低掺杂砷化镓层在InGaAs沟道及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层；高掺杂砷化镓层上的源电极和与源电极间有漏电极；源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽；该凹槽及高掺杂砷化镓层表面提供介质层；在A凹槽中去除低掺杂砷化镓层以提供B凹槽；栅电极金属位于介质层及B凹槽上。制作方法，利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料，利用干法及湿法形成凹槽，利用等离子体增强化学汽相、蒸发方法形成介质层，制成双凹槽砷化镓赝配高电子迁移率晶体管。优点：T型栅的寄生电容减小，提高器件的频率特性。

Description

一种赝配高电子迁移率晶体管及其制作方法

技术领域：

本发明涉及的是一种赝配高电子迁移率晶体管及其制作方法，具体地说是一种砷化镓铟/砷化镓铝/砷化镓赝配高电子迁移率晶体管及其制造方法，属于半导体材料领域。

背景技术：

随着科技的发展，各种微波应用系统迫切需要适用于高频率特性的电子器件，基于化合物半导体的电子器件在微波系统中发挥着不可替代的作用。提升化合物电子器件高频性能的核心在于减小栅寄生电容，为此人们付出了不懈的努力。如UMS公司的PPH25X工艺平台，该工艺平台采用了T型栅金属成型后，利用各向同性强的干法刻蚀将辅助成型的介质去除，再利用各向异性强的方法生长保护介质。经过以上步骤，T型栅栅帽的下面会形成一定大小的真空空洞，由于真空的介电常数远小于常用的氮化硅介质，栅寄生电容值大大减小，器件的高频性能得以提升。但是该工艺在刻蚀介质的步骤会对器件的表面带来损伤等负面效果，这无形中使器件的应用价值大打折扣。K. van der Zanden等人(Comparison of Metamorphic InGaAs/InAlAs HEMT’s on GaAs with InP based LM HEMT’s)采用光刻胶成型技术，并利用强各向异性的生长方法生长栅钝化介质，避免了干法刻蚀对器件表面的改变及由此带来的困难。但是这种方法有一定的工艺难度，如可能带来的剥离问题等。

发明内容：

本发明提出的是一种赝配高电子迁移率晶体管及其制作方法，其目的旨在解决现有技术所存在的上述缺陷，将保护介质分三层生长，中间的介质层较为疏松，利用干法或湿法的方法，中间的介质层自动形成空洞，且能利用介质的辅助作用来形成栅结构。既能提升器件的频率特性，同时工艺难度也比较低。

本发明的技术解决方案：赝配高电子迁移率晶体管的其结构是低掺杂砷化镓层（4）在InGaAs沟道及AlGaAs势垒层（3）上；高掺杂砷化镓层（5）在低掺杂砷化镓层（4）；高掺杂砷化镓层（5）上的源电极（6）和与源电极间有漏电极（7）；源电极(6)和漏电极(7)之间去除高掺杂砷化镓层（5）提供一凹槽(8) ；该凹槽(8)及高掺杂砷化镓层（5）表面提供介质层（9）；在凹槽(8)中去除低掺杂砷化镓层（4）以提供另一B凹槽(13)；栅电极（14）位于介质层（11）及凹槽(13)上。

一种赝配高电子迁移率晶体管的制作方法，其特征是该方法包括职下工艺步骤：

一、在衬底（1）上采用MBE和/或者任何其他合适的方法依次形成缓冲层（2）、沟道及势垒层（3）、低掺杂砷化镓层（4）、高掺杂砷化镓层（5）；

二、在高掺杂砷化镓层（5）上形成第一欧姆接触区（6）作为源电极；

三、在高掺杂砷化镓层（5）上与第一欧姆接触区（6）间距间形成第二欧姆接触区（7）作为漏电极；

四、在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层（5）形成一凹槽（8）；

五、在源电极（5）与漏电极（6）之间的表面淀积介质层（9）、介质层（10）、介质层（11），介质层（9）、介质层（10）、介质层（11）的淀积方法包括等离子体增强化学汽相淀积（PECVD）、电子束蒸发；

六、利用干法刻蚀形成介质窗口及空洞(12)，为了将空洞(12)的尺寸扩大，可利用湿法刻蚀介质层(10)的方法；

七、湿法刻蚀介质窗口处的低掺杂砷化镓层（4），形成B凹槽(13)； 

八、可选择电子束蒸发栅电极金属（14）。

本发明的优点：通过生长致密/疏松/致密的三明治结构氮化硅(SiN)介质，在干法刻蚀栅脚介质工艺时中间一层疏松介质层自动形成合适的侧蚀量，辅以后续的栅蒸发工艺，T型栅栅帽的下端形成一定的真空空洞，因此T型栅的寄生电容大大的减小，大幅度的提高器件的频率特性。

附图说明：

图1是常规双凹槽砷化镓PHEMT的剖面图；

图2A是按照本发明的实施例的双凹槽砷化镓PHEMT剖面图，介质分三层生长，栅电极位于凹槽中的介质层之上；

图2B是图2A中的双凹槽砷化镓PHEMT表面再淀积一介质层的剖面图；

图3A是利用掩膜将第一次凹槽的位置裸露的剖面图；

图3B是将图3A中裸露的位置刻蚀去除到一定程度的剖面图；

图3C是3A、3B中去除掩膜41后淀积三层介质的剖面图；

图3D是利用掩膜将特定位置的介质裸露的剖面图；

图3E是利用干法刻蚀去除特定位置的介质的剖面图；

图3F是去除掩膜42的剖面图；

图3G是利用掩膜将特定位置裸露的剖面图；

图3H是利用湿法刻蚀形成第二次凹槽的剖面图；

图3I是淀积了栅金属的剖面图；

图3J是去除掩膜43的剖面图；

图4A是是和图3F的情况类似但不完全相同的剖面图；

图4B是是和图3J的情况类似但不完全相同的剖面图；

图5A是利用不同工艺形成不一样效果的剖面图。

图中的1是衬底、2是缓冲层、3是AlGaAs势垒层、4是低掺杂砷化镓层、5是高掺杂砷化镓层、6是源电极、7是漏电极、8是A凹槽、9是介质层、10是介质层、11是介质层、12是空洞、13是B凹槽、14是栅电极金属、15是介质层、31-33是器件，19是掩模、20是掩模、21是掩模。

具体实施方式

对照图2A、2B，为本发明的实施例的一个器件32。器件32中1为衬底，2为缓冲层，3为沟道及势垒层，4为低掺杂砷化镓层，5为高掺杂砷化镓帽层。衬底1为砷化镓材料，缓冲层2位于衬底和沟道层之间，主要用来作为过渡及构建势垒作用，以减小有源层往衬底的漏电，缓冲层一般采用超晶格结构，这种应用较为普遍，不再进一步描述。沟道及势垒层3为砷化镓铟及砷化镓铝材料，砷化镓铟及砷化镓铝分别是由于它们相对于砷化镓的高电子迁移率及高势垒而被选为沟道层及势垒层的材料，一般地，砷化镓铟中铟的含量越高，其电子迁移率则越高，砷化镓铝的势垒同样随铝含量的增加而提高。但是，因为和砷化镓材料晶格匹配的需要，沟道层中铟的组分最好在0.2~0.35之间，而势垒层中铝的组分也不能超过0.34；沟道层厚度为5纳米到20纳米，势垒层厚度为20纳米左右，有时候为了提升器件的频率特性，可适当的降低它们的厚度。低掺杂砷化镓层4是为了调节栅电极及漏电极的之间的电场大小及分布，具体作用可参考相关文献。高掺杂砷化镓帽层5用于制作源漏电极，为了获得良好的欧姆接触电阻，其掺杂浓度为5×10¹⁸cm^-3 以上。

在帽层5上提供欧姆接触电极6作为源电极，欧姆接触电极7作为漏电极，源电极6和漏电极7可以是AuGeNi或者任何其它可与帽层形成欧姆接触的合适的材料，源电极6和漏电极7上的金属优选的采用电子束蒸发形成，并在400^oC的高温下快速退火50s左右，在快速退火过程中需氮气（N₂）或者任何其它合适的惰性气体保护源电极6和漏电极7的金属不被氧化。如前所述，源电极6和漏电极7的间距一般为1.5微米到4微米。

在源欧姆接触电极和漏欧姆接触电极之间的帽层层上制作一介质8，介质8的形成可采用干法或者湿法刻蚀的方法，优选的刻蚀方法为干法刻蚀，包括反应离子刻蚀（RIE）和电感耦合等离子体刻蚀（ICP），干法刻蚀砷化镓的方法可采用三氯化硼及六氟化硫(BCl3/SF6的混合气体（该法利用的较为广泛，这里不详细介绍）。凹槽的宽度、源侧侧壁与源电极的距离、漏侧侧壁与漏电极的距离根据实际需要而定，并取决于制造中光刻所能达到的精度，如前所述，凹槽深度即为帽层的厚度，一般在50纳米至200纳米的范围内。

在帽层5及凹槽表面(低掺杂砷化镓层4表面)的淀积三层介质层，其中介质层9一般根据砷化镓表面的需要而选为氮化硅(SiN)；介质层10为疏松介质，可使用但不限于氮化硅（SiN）、氧化硅（SiO₂）；介质层11为致密介质，其致密度可和介质层9一样，也可根据需要而不一样，但是和介质层10的介质要有所区别，介质层11的材料可使用但不限于氮化硅（SiN）、氧化硅（SiO₂）。三层介质层淀积的方法包括电子束蒸发、等离子体增强化学汽相淀积（PECVD），优选的采用等离子体增强化学汽相淀积技术。介质层9、介质层10、介质层11介质厚度如前所述最好分别为20到50纳米、50到150纳米、100到150纳米。

在介质层9上凹槽以内利用干法刻蚀的方法形成一介质窗口，介质窗口宽度、所处的位置取决于不同的应用目的，再利用介质材料为掩膜并采用湿法刻蚀的方法制作第二次凹槽。第二次凹槽是处于介质窗口之下的，并且其宽度基本取决于介质窗口的宽度(还可湿法刻蚀的方法及条件选择有关)。通过介质窗口，将栅电极金属14淀积在第二次凹槽的表面，并且部分金属被淀积在介质层11的表面靠近介质窗口的边缘处，因此栅电极金属14形成了“T”型的结构，栅电极金属可选择Ti/Pt/Au、Ti/Al，淀积的方法可选择电子束蒸发。

对照图3A-3J，包括在帽层上形成凹槽8、并在凹槽上淀积介质层9/10/11，利用干法对不同致密程度介质刻蚀速率的不同，在介质窗口处介质层10上自动形成一定的侧蚀量，再利用介质层的辅助作用形成“T”型的栅电极金属14。如前所述，在衬底1上采用MBE或者其他任何合适的生长方法依次外延生长形成缓冲层2、沟道层及势垒层3，低掺杂层4，高掺杂层5，并在高掺杂层5上形成源欧姆接触电极6和漏欧姆接触电极7。

对帽层上的凹槽进行构图，以便刻蚀形成凹槽8。如图3A所示，在器件的表面形成掩模41，以便对器件不需要形成凹槽的地方进行保护，掩模41，优选的材料为光刻胶，其厚度在1微米左右，以便起到阻挡刻蚀的作用；如图3B所示，利用前面所述的刻蚀方法对帽层5进行刻蚀并刻蚀至帽层底部，使得凹槽8的深度和帽层的厚度相等。

凹槽8刻蚀形成后，去除掩模41，如图3C，去除掩模41，并在凹槽的表面淀积质层介质层9、介质层10、介质层11，可选的介质层材料包括氮化硅（SiN）、氧化硅（SiO₂）中的一种，淀积介质层介质层9、介质层10、介质层11的方法优选地采用等离子体增强化学汽相淀积的方法，各介质层的厚度必须精确地控制，介质层9、介质层10、介质层11的厚度如前所述分别为20到50纳米、50到150纳米、100到150纳米。介质淀积完成后，如图3D，在介质层11表面形成B掩膜42，以便对不需要形成介质窗口的地方进行保护，掩模42优选的材料为光刻胶，其厚度在500纳米左右，这里要形成的介质窗口一般宽度较窄，因此光刻胶掩模42不能过厚，避免出现光刻胶窗口宽度过窄和光刻分辨率之间的矛盾。如图3E所示，光刻胶窗口形成后，利用低损伤的干法刻蚀条件对介质层9、介质层10、介质层11进行一次性刻蚀，低损伤刻蚀可以保证对沟道及势垒层低的损伤，介质层10由于较疏松，其干法刻蚀的速率是比其他两层更快的，因此就形成了如图3E所示的形貌，在介质层10上有一定的侧蚀。 侧蚀量的大小可根据应用的需要而调整介质层9、介质层10、介质层11介质的致密程度，一般地说，侧蚀量越大，对器件的频率特性提高程度越大，如图2所示，侧蚀量如果能大到在竖直方向上其边缘在 “T”型栅金属电极边缘以外，再增加侧蚀量对提高器件的频率特性也无大的作用。在实际的应用过程中，如果出现侧蚀量在竖直方向上其边缘在 “T”型栅金属电极边缘以内，如图4A-4B所示，器件的频率特性就会受到影响。这种情况下，可采用湿法刻蚀的办法解决，由于湿法刻蚀介质的速率对介质的疏松情况的敏感程度要远远大于干法，因此该法可较为方便的解决侧蚀量不够的问题。湿法腐蚀液可选择但不限于缓冲氢氟酸溶液(BOE)，可根据应用的需要适当将其与水混合兑稀至合适的浓度。如图5所示，介质层介质层9/介质层11因为致密度高的缘故，选择合适的条件，介质窗口的宽度就不会受到影响，而介质层10的侧蚀量则大大的增加了。

干法刻蚀出介质窗口后(如前所述，有必要的情况下可在干法刻蚀完成后增加湿法刻蚀的步骤)，经过图3F的去除掩膜42的步骤，再次在介质层11表面形成掩膜43，以便对不需要淀积栅金属的地方进行保护，掩模43优选的材料为光刻胶，掩膜窗口必须在介质窗口正上方，且为了将这个介质窗口都覆盖上栅金属，掩膜窗口的尺寸要比干法刻蚀后的介质窗口尺寸大，如图3G。

凹槽13的制作是在介质窗口形成后进行的，准确的说，凹槽13是以介质层9作为掩膜，如图3H。凹槽13刻蚀的深度和低掺杂层4的厚度是一致的，它的制作一般采用湿法刻蚀的方法，这是由于低掺杂层4的底部与沟道层的距离过小，干法刻蚀的办法不可避免的会对沟道层带来一定的损伤，从而影响器件。湿法刻蚀溶液可选择但不限于柠檬酸和双氧水的混合液(CA/H2O2)，该腐蚀液的研究文献众多，这里不再详述。

凹槽13完成以后，在掩膜43的保护下，只对介质窗口附近的范围内进行栅金属的淀积，栅金属的结构形成了“T”型这一应用广泛的结构。栅金属结构形成后，用栅剥离技术去除掩膜43，最终完成器件32的制作。为了保护器件，有时候如图2B所示在器件32表面再淀积一层介质层15对器件进行钝化形成器件33，介质层15可选择氮化硅（SiN）、氧化硅（SiO₂）中的一种，其淀积的方法包括电子束蒸发、等离子体增强化学汽相淀积（PECVD）。

本发明一方面提供了一种双凹槽砷化镓(GaAs)PHEMT。该PHEMT包括：以砷化镓作为衬底，形成在衬底上的由砷化镓铝/砷化镓(AlGaAs/GaAs)超晶格结构构成的缓冲层，缓冲层上具有砷化镓铟/硅平面掺杂/砷化镓铝(InGaAs/Si δ/AlGaAs,称之为沟道/平面掺杂/势垒层)的结构，其上依次为低掺杂砷化镓层及制作欧姆电极的高掺杂砷化镓帽层。制作在帽层上的两个欧姆接触区作为源电极及漏电极，它们之间隔开一定的距离。在源电极与漏电极之间的帽层上形成一定宽度的凹槽，并在源漏电极及宽槽上覆盖上致密/疏松/致密的三明治结构氮化硅(SiN)介质；在凹槽以内正上方的位置开出一定宽度的介质窗口，并在介质窗口内再次形成与之相应大小的凹槽。栅电极金属通过介质口覆盖在砷化镓铝势垒层上，由此形成金属-半导体的肖特基势垒接触。

本发明另一方面提供了一种双凹槽砷化镓PHEMT的制作方法。该方法包括以下步骤：采用如MBE等任何合适的生长方法在衬底上依次外延生长得到器件的缓冲层、沟道层、平面掺杂层和势垒层，沟道层和势垒层界面处形成量子势阱，这样将在势阱内形成具有高密度的二维电子气。

在帽层上提供两个具有相距1.5微米到4微米的欧姆接触区分别作为源欧姆接触电极和漏欧姆接触电极，在源欧姆接触电极和漏欧姆接触电极之间的帽层上采用干法或者湿法刻蚀的方法形成一矩形凹槽，凹槽宽度、凹槽的

两侧面与源欧姆接触电极及漏欧姆接触电极的距离取决于所制作器件的用途，凹槽的深度取决于帽层的厚度。

凹槽制作完成后在源漏欧姆接触电极及凹槽上先淀积一层20到50纳米厚度致密的介质材料，再淀积一层50到150纳米厚度疏松的介质材料，最后淀积100到150纳米厚度致密的介质材料，可选择的介质材料包括但不限于氮化硅（SiN）、氮化硅/氧化硅（SiN/SiO₂）复合介质中的一种，介质淀积的方法包括但不限于电子束蒸发、等离子体增强化学汽相淀积（PECVD）。之后在介质层上凹槽以内利用干法刻蚀的方法形成一介质窗口，介质窗口宽度、所处的位置取决于不同的应用目的，再利用介质材料为掩膜并采用湿法刻蚀的方法制作第二次矩形凹槽。最后通过电子束蒸发栅电极金属，在介质窗口内的势垒层上以及介质上面介质窗口边缘附近范围内淀积上栅电极金属使之形成T型结构，完成双凹槽砷化镓PHEMT的制作。

Claims (3)

1.一种赝配高电子迁移率晶体管，其特征是在InGaAs沟道及AlGaAs势垒层（3）上形成有低掺杂砷化镓层（4）；在低掺杂砷化镓层（4）上形成高掺杂砷化镓层（5），在高掺杂砷化镓层（5）上形成有源电极（6）和与源电极间有间距的漏电极（7）；在源电极(6)和漏电极(7)之间去除高掺杂砷化镓层（5）以提供一A凹槽(8) ；在该凹槽(8)及高掺杂砷化镓层（5）表面形成有厚度20-50纳米的第一介质层（9）；第一介质层是致密氮化硅，在第一介质层上形成有厚度50-150纳米的第二介质层（10）；第二介质层（10）包括疏松的氮化硅、二氧化硅；在第二介质层（10）上形成有厚度100-150纳米的第三介质层（11）；第三介质层（11）包括致密氮化硅（SiN）、二氧化硅（SiO₂），该第一介质层、第二介质层、第三介质层各开有介质窗口，从A凹槽(8)中去除低掺杂砷化镓层（4）以提供另一位于A凹槽(8)内的B凹槽 (13)，在第三介质层（11）及B凹槽 (13)上形成有栅电极金属（14）；其中第二介质层（10）中形成空洞（12），该空洞（12）置在栅电极金属（14）下。

2.如权利要求1所述的一种赝配高电子迁移率晶体管，其特征是InGaAs沟道层厚度为5纳米-20纳米, AlGaAs势垒层厚度为20纳米。

3.如权利要求1所述的一种赝配高电子迁移率晶体管，其特征是源电极（6）与漏电极（7）之间的间距为1.5微米-4微米。

4. 一种如权利要求1所述的的赝配高电子迁移率晶体管的制造方法，其特征是该方法包括如下工艺步骤：

一、在衬底（1）上采用MBE和/或者任何其他合适的方法依次形成缓冲层（2）、沟道及势垒层（3）、低掺杂砷化镓层（4）、高掺杂砷化镓层（5）；

二、在高掺杂砷化镓层（5）上形成第一欧姆接触区（6）作为源电极；

三、在高掺杂砷化镓层（5）上与第一欧姆接触区（6）间距间形成第二欧姆接触区作为漏电极（7）；

四、在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层（5）形成一A凹槽（8）；

五、在源电极（6）与漏电极（7）之间的表面淀积第一介质层（9）、第二介质层（10）、第三介质层（11），第一介质层（9）、第二介质层（10）、第三介质层（11）的淀积方法包括等离子体增强化学汽相淀积（PECVD）、电子束蒸发；

六、利用干法刻蚀形成介质窗口及在第二介质层（10）中形成的空洞(12)，利用湿法刻蚀第二介质层（10）将空洞(12)的尺寸扩大；

七、湿法刻蚀介质窗口处的低掺杂砷化镓层（4），形成B凹槽(13)； 

八、电子束蒸发栅电极金属（14）。

Images