CN103887335B - 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 - Google Patents
一种提升频率特性的赝配高电子迁移率晶体管的制作方法 Download PDFInfo
- Publication number
- CN103887335B CN103887335B CN201410063717.0A CN201410063717A CN103887335B CN 103887335 B CN103887335 B CN 103887335B CN 201410063717 A CN201410063717 A CN 201410063717A CN 103887335 B CN103887335 B CN 103887335B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- medium
- gallium arsenide
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 256
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 3
- 102000013275 Somatomedins Human genes 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000005192 partition Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000020004 porter Nutrition 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明是一种赝配高电子迁移率晶体管的制作方法，本发明是在普通的双凹槽工艺的基础上进行的，利用介质层(11)将空洞层(15)隔成两个区域，再利用介质层(14)将被隔成的两个空洞区域都封闭，最后利用干法的各向异性刻蚀将介质层(14)刻蚀，但仍然剩余部分的介质层(14)将空洞区域封闭。制作方法，利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料，利用干法及湿法形成凹槽，利用等离子体增强化学汽相、蒸发方法形成介质层，制成双凹槽砷化镓赝配高电子迁移率晶体管。优点：减小栅寄生电容，提高器件的频率特性。
Description
技术领域
本发明涉及的是一种提升频率特性的赝配高电子迁移率晶体管的制作方法，具体地说是一种砷化镓铟/砷化镓铝/砷化镓赝配高电子迁移率晶体管及其制造方法，属于半导体技术领域。
背景技术
随着科技的发展，各种微波应用系统迫切需要适用于高频率特性的电子器件，基于化合物半导体的电子器件在微波系统中发挥着不可替代的作用。Triquint公司应用0.35μm光刻机，通过介质生长的“侧墙技术”缩小栅脚尺寸，从而制作出低成本的8mm毫米波段应用器件。但是要进一步提升器件的频率特性，就需要在此基础上进一步降低寄生电容。
发明内容
本发明提出的是一种提升频率特性的赝配高电子迁移率晶体管的制作方法，其目的旨在克服现有技术所存在的上述缺陷，大幅度的提高器件的频率特性。
本发明的技术解决方案是：赝配高电子迁移率晶体管，其结构是缓冲层位于衬底和InGaAs沟道层之间，低掺杂砷化镓层在InGaAs沟道层及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层上；高掺杂砷化镓层上的源电极和与源电极间有漏电极；源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽；该A凹槽及高掺杂砷化镓层表面提供介A介质层、B介质层、C介质层、D介质层、E介质层；在A凹槽中去除低掺杂砷化镓层以提供B凹槽；栅电极金属位于E介质层及B凹槽上。
其制作方法，包括以下工艺步骤：
1）在衬底1上采用MBE和/或者任何其他合适的方法依次形成缓冲层2及势垒层3、低掺杂砷化镓层4、高掺杂砷化镓层5；
2）在高掺杂砷化镓层5上形成第一欧姆接触区作为源电极6；
3）在高掺杂砷化镓层5上形成第二欧姆接触区作为漏电极7；
4）在源电极6和漏电极7之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层5形成一A凹槽8；
5）A介质层9、B介质层10、C介质层11、D介质层12和E介质层13是依次层叠淀积形成在源电极6与漏电极7之间的表面，A介质层9、B介质层10、D介质层12、E介质层13的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发；
6）通过生长多层介质层，在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量；疏松介质层分两层生长，与单层疏松介质层比较，在同样的空洞大小尺寸下，两层疏松介质能通过生长介质层将空洞封闭，防止栅制作工艺的不稳定，利用干法刻蚀形成介质窗口及空洞15，空洞15形成在疏松B介质层10和疏松D介质层12上，致密C介质层11起到了隔离板的作用，为了将空洞15的尺寸扩大，利用湿法刻蚀B介质层10、D介质层12；
7）淀积F介质层14，F介质层14缩小介质窗口的尺寸、F介质层14封闭空洞15的外边缘，F介质层14的淀积方法为离子体增强化学汽相淀积PECVD；
8）利用干法刻蚀F介质层14，介质窗口位置的F介质层14刻蚀至A凹槽8表面，刻蚀后F介质层14后，空洞15仍然被封闭；
9）湿法刻蚀介质窗口处的低掺杂砷化镓层4，形成B凹槽16；
10）选择电子束蒸发T型栅电极金属17，T型栅电极金属17的栅帽下端形成真空空洞。
本发明的优点：通过生长多层介质层，在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量；疏松介质层分两层生长，与单层疏松介质层比较，在同样的空洞大小尺寸下，两层疏松介质能通过生长介质层将空洞封闭，防止栅制作工艺的不稳定。侧墙介质层的生长缩小了栅脚的尺寸，极大的降低光刻小栅脚尺寸的成本，同时 T型栅栅帽的下端形成一定的真空空洞，因此T型栅的寄生电容大大的减小，大幅度的提高器件的频率特性。
附图说明
图1A是普通双凹槽砷化镓PHEMT的剖面图。
图1B是A器件31，是单层疏松介质时，未经过栅脚线宽缩小流程的双凹槽砷化镓PHEMT剖面图。
图1C是B器件32，是在A器件31的基础上，通过淀积介质缩小栅脚尺寸的剖面，空洞15的边缘未能封闭，存在工艺隐患。
图1D是器件33，是在器件32的基础上，通过生长两层疏松介质，缩小栅脚线宽、保证空洞尺寸大小，并且封闭了空洞15，保证器件无工艺隐患。
图2A是利用掩膜将第一次凹槽的位置裸露的剖面图。
图2B是将图2A中裸露的位置刻蚀去除到一定程度的剖面图。
图2C是2A、2B中去除A掩膜41后淀积多层介质层的剖面图。
图2D是利用掩膜将特定位置的介质裸露的剖面图。
图2E是利用干法刻蚀去除特定位置的介质的剖面图。
图2F是去除B掩膜42，并生长F介质层14的剖面图。
图2G是刻蚀F介质层14后的剖面图。
图2H是利用掩膜将特定位置裸露的剖面图。
图2I是利用湿法刻蚀形成第二次凹槽的剖面图。
图2J是淀积了栅金属的剖面图。
图2K是去除C掩膜43的剖面图。
图中的1是衬底、2是缓冲层、3是AlGaAs势垒层、4是低掺杂砷化镓层、5是高掺杂砷化镓层、6是源电极、7是漏电极、8是A凹槽、9是A介质层、10是B介质层、11是C介质层、12是D介质层、13是E介质层、14是F介质层、15是空洞、16是B凹槽、17是栅电极金属，41是A掩模、42是B掩模、43是C掩模，31是A器件、32是B器件、33是C器件。
具体实施方式
一个C器件33的实施例，如图1D所示，
赝配高电子迁移率晶体管，其结构是缓冲层2位于衬底1和沟道层之间，低掺杂砷化镓层4在InGaAs沟道层及AlGaAs势垒层3上；高掺杂砷化镓层5在低掺杂砷化镓层4上；高掺杂砷化镓层5上的源电极6和与源电极6间有漏电极7；源电极6和漏电极7之间去除高掺杂砷化镓层5提供A凹槽8 ；该A凹槽8及高掺杂砷化镓层5表面提供A介质层9、B介质层10、C介质层11、D介质层12、E介质层13；在A凹槽8中去除低掺杂砷化镓层4以提供B凹槽16；栅电极金属17位于E介质层13及B凹槽16上。
所述的InGaAs沟道层及AlGaAs势垒层3为砷化镓铟及砷化镓铝材料，砷化镓铟及砷化镓铝分别是由于它们相对于砷化镓的高电子迁移率及高势垒而被选为沟道层及势垒层的材料，一般地，砷化镓铟中铟的含量越高，其电子迁移率则越高，砷化镓铝的势垒同样随铝含量的增加而提高。但是，因为和砷化镓材料晶格匹配的需要，InGaAs沟道层中铟的组分最好在0.2~0.35之间，而InGaAs势垒层中铝的组分也不能超过0.34；InGaAs沟道层厚度为5纳米到20纳米，InGaAs势垒层厚度为20纳米左右，有时候为了提升器件的频率特性，可适当的降低它们的厚度。低掺杂砷化镓层4是为了调节栅电极及漏电极的之间的电场大小及分布，具体作用可参考相关文献。高掺杂砷化镓帽层5用于制作源漏电极，为了获得良好的欧姆接触电阻，其掺杂浓度为5×1018cm-3
以上。
所述的A介质层9、B介质层10、C介质层11、D介质层12、E介质层13上各开有介质窗口，且B介质层10、D介质层12上形成空洞15。
在帽层5上提供欧姆接触电极作为源电极6，欧姆接触电极作为漏电极7，源电极6和漏电极7可以是AuGeNi或者任何其它可与帽层形成欧姆接触的合适的材料，源电极6和漏电极7上的金属优选的采用电子束蒸发形成，并在400oC的高温下快速退火50s左右，在快速退火过程中需氮气（N2）或者任何其它合适的惰性气体保护源电极6和漏电极7的金属不被氧化。如前所述，源电极6和漏电极7的间距一般为1.5微米到4微米。
制作方法
在源欧姆接触电极和漏欧姆接触电极之间的帽层层上制作A凹槽8， A凹槽8的形成可采用干法或者湿法刻蚀的方法，优选的刻蚀方法为干法刻蚀，包括反应离子刻蚀（RIE）和电感耦合等离子体刻蚀（ICP），干法刻蚀砷化镓的方法可采用三氯化硼及六氟化硫（BCl3/SF6的混合气体（该法利用的较为广泛，这里不详细介绍）。凹槽的宽度、源侧侧壁与源电极6的距离、漏侧侧壁与漏电极7的距离根据实际需要而定，并取决于制造中光刻所能达到的精度，如前所述，凹槽深度即为帽层的厚度，一般在50纳米至200纳米的范围内。
在帽层5及凹槽表面（低掺杂砷化镓层4表面）的淀积多层介质层，其中A介质层9一般根据砷化镓表面的需要而选为氮化硅（SiN）；
B介质层10为疏松介质，可使用但不限于氮化硅SiN或氧化硅SiO2；
C介质层11为致密介质，其致密度可和A介质层9一样，也可根据需要而不一样，但是和B介质层10的介质要有所区别；D介质层12为疏松介质，可使用但不限于氮化硅SiN或氧化硅SiO2；E介质层13为致密介质，其致密度可和A介质层9、C介质层11一样，也可根据需要而不一样，但是和B介质层10、D介质层12的介质要有所区别。五层介质层淀积的方法包括电子束蒸发、等离子体增强化学汽相淀积（PECVD），优选的采用等离子体增强化学汽相淀积技术。
A介质层9、B介质层10、C介质层11、D介质层12、E介质层13的厚度最好分别为20到50纳米、50到80纳米、20到50纳米、50到80纳米、50到100纳米。
所述的E介质层13之上生长F介质层14，且介质窗口的尺寸缩小、空洞15的外边缘被封闭；空洞15置在栅电极金属17下。
所述的A凹槽8内有B凹槽16。
在A介质层9上凹槽以内利用干法刻蚀的方法形成一介质窗口，介质窗口宽度、所处的位置取决于不同的应用目的。介质窗口完成后，淀积F介质层14，淀积后又将其刻蚀，利用淀积和刻蚀的差异，在空洞15边缘遗留下部分F介质层14，从而缩小介质窗口的宽度，并且空洞15被封闭。刻蚀F介质层14后再利用介质材料为掩膜并采用湿法刻蚀的方法制作第二次凹槽。第二次凹槽是处于介质窗口之下的，并且其宽度基本取决于介质窗口的宽度（还可湿法刻蚀的方法及条件选择有关）。通过介质窗口，将栅电极金属17淀积在第二次凹槽的表面，并且部分金属被淀积在C介质层11的表面靠近介质窗口的边缘处，因此栅电极金属17形成了“T”型的结构，栅电极金属可选择Ti/Pt/Au、Ti/Al，淀积的方法可选择电子束蒸发。
对照图2A-2K，包括在帽层上形成A凹槽8、并在A凹槽上淀积A介质层9、B介质层10、C介质层11，利用干法对不同致密程度介质刻蚀速率的不同，在介质窗口处B介质层10上自动形成一定的侧蚀量，再利用介质层的辅助作用形成“T”型的栅电极金属17。如前所述，在衬底1上采用MBE或者其他任何合适的生长方法依次外延生长形成缓冲层2、InGaAs沟道层及AlGaAs势垒层3，低掺杂层4，高掺杂层5，并在高掺杂层5上形成源欧姆接触电极6和漏欧姆接触电极7。
对帽层上的凹槽进行构图，以便刻蚀形成A凹槽8。
如图2A所示，在器件的表面形成A掩模41，以便对器件不需要形成凹槽的地方进行保护，A掩模41优选的材料为光刻胶，其厚度在1微米左右，以便起到阻挡刻蚀的作用；如图2B所示，利用前面所述的刻蚀方法对帽层5进行刻蚀并刻蚀至帽层底部，使得凹槽8的深度和帽层的厚度相等。
A凹槽8刻蚀形成后，去除掩模41，如图2C所示，去除A掩模41，并在A凹槽的表面淀积介质层A介质层9、B介质层10、C介质层11、D介质层12、E介质层13，可选的介质层材料包括氮化硅SiN、氧化硅SiO2中的一种，淀积介质层A介质层9、B介质层10、C介质层11、D介质层12、E介质层13的方法优选地采用等离子体增强化学汽相淀积的方法，各介质层的厚度必须精确地控制，A介质层9、B介质层10、C介质层11的厚度如前所述分别为20到50纳米、50到80纳米、20到50纳米、50到80纳米、50到100纳米。介质淀积完成后，如图2D，在E介质层13表面形成B掩膜42，以便对不需要形成介质窗口的地方进行保护，B掩模42优选的材料为光刻胶，其厚度在500纳米左右，这里要形成的介质窗口一般宽度较窄，因此光刻胶B掩模42不能过厚，避免出现光刻胶窗口宽度过窄和光刻分辨率之间的矛盾。如图2D所示，光刻胶窗口形成后，利用干法刻蚀对A介质层9、B介质层10、C介质层11、D介质层12、E介质层13进行一次性刻蚀，B介质层10、D介质层12由于较疏松，其干法刻蚀的速率是比其他两层更快的，因此就形成了如图2E所示的形貌，在B介质层10、D介质层12上有一定的侧蚀。 侧蚀量的大小可根据应用的需要而调整A介质层9、B介质层10、C介质层11、D介质层12、E介质层13进行一次性刻蚀的致密程度，一般地说，侧蚀量越大，对器件的频率特性提高程度越大，通常可采用湿法刻蚀的办法增加侧蚀量，由于湿法刻蚀介质的速率对介质的疏松情况的敏感程度要远远大于干法，因此该法可较为方便的解决侧蚀量不够的问题。湿法腐蚀液可选择但不限于缓冲氢氟酸溶液（BOE），可根据应用的需要适当将其与水混合兑稀至合适的浓度。
干法刻蚀出介质窗口后（如前所述，有必要的情况下可在干法刻蚀完成后增加湿法刻蚀的步骤），去除图2E中的B掩膜42，并且淀积F介质层14，如图2F。F介质层14的作用为：缩小介质窗口的宽度、封闭空洞15形成真空空洞。如前所述，如果A介质层9、B介质层10、C介质层11、D介质层12、E介质层13合并成如图1B的三层介质层，F介质层14将不能很好的封闭空洞14，如图1C所示，如此一来后续的工艺将会有较大的隐患。因此，将图1B中的B介质层10分成图2F中的B介质层10、D介质层12两层，在图2F中的B介质层10、D介质层12中间有一层C介质层11起到了“隔板”的作用，F介质层14能淀积在C介质层11的上下两侧，对封闭空洞15起到了很好的作用。
F介质层14淀积后，利用ICP刻蚀台的各项异性特性，将F介质层14刻蚀，但是在空洞15的边缘有部分的F介质层14遗留下来。再次在D介质层13表面形成C掩膜43，以便对不需要淀积栅金属的地方进行保护，C掩模43优选的材料为光刻胶，掩膜窗口必须在介质窗口正上方，且为了将这个介质窗口都覆盖上栅金属，掩膜窗口的尺寸要比干法刻蚀后的介质窗口尺寸大，如图2H。
B凹槽16的制作是在介质窗口形成后进行的，准确的说，B凹槽16是以A介质层9作为掩膜，如图2I。B凹槽16刻蚀的深度和低掺杂层4的厚度是一致的，它的制作一般采用湿法刻蚀的方法，这是由于低掺杂层4的底部与沟道层的距离过小，干法刻蚀的办法不可避免的会对沟道层带来一定的损伤，从而影响器件。湿法刻蚀溶液可选择但不限于柠檬酸和双氧水的混合液（CA/H2O2），该腐蚀液的研究文献众多，这里不再详述。
B凹槽16完成以后，在C掩膜43的保护下，只对介质窗口附近的范围内进行栅金属的淀积，栅金属的结构形成了“T”型这一应用广泛的结构。栅金属结构形成后，用栅剥离技术去除C掩膜43，最终完成C器件33的制作。
本发明提供了一种双凹槽砷化镓（GaAs）PHEMT。该PHEMT包括：以砷化镓作为衬底，形成在衬底上的由砷化镓铝/砷化镓（AlGaAs/GaAs）超晶格结构构成的缓冲层，缓冲层上具有砷化镓铟/硅平面掺杂/砷化镓铝（InGaAs/Si δ/AlGaAs,称之为沟道/平面掺杂/势垒层）的结构，其上依次为低掺杂砷化镓层及制作欧姆电极的高掺杂砷化镓帽层。制作在帽层上的两个欧姆接触区作为源电极6及漏电极7，它们之间隔开一定的距离。在源电极6与漏电极7之间的帽层上形成一定宽度的凹槽，并在源漏电极及宽槽上覆盖上致密/疏松/致密的三明治结构氮化硅SiN介质；在凹槽以内正上方的位置开出一定宽度的介质窗口，并在介质窗口内再次形成与之相应大小的凹槽。栅电极金属通过介质口覆盖在砷化镓铝势垒层上，由此形成金属-半导体的肖特基势垒接触。
Claims (1)
1.一种提升频率特性的赝配高电子迁移率晶体管的制作方法，其特征是该方法包括以下工艺步骤：
1）在衬底（1）上采用MBE和/或者任何其他合适的方法依次形成缓冲层（2）及势垒层（3）、低掺杂砷化镓层（4）、高掺杂砷化镓层（5）；
2）在高掺杂砷化镓层（5）上形成第一欧姆接触区作为源电极（6）；
3）在高掺杂砷化镓层（5）上形成第二欧姆接触区作为漏电极（7）；
4）在源电极（6）和漏电极（7）之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层（5）形成一A凹槽（8）；
5）A介质层（9）、B介质层（10）、C介质层（11）、D介质层（12）和E介质层（13）是依次层叠淀积形成在源电极（6）与漏电极（7）之间的表面，A介质层（9）、B介质层（10）、D介质层（12）、E介质层（13）的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发；
6）通过生长多层介质层，在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量；疏松介质层分两层生长，与单层疏松介质层比较，在同样的空洞大小尺寸下，两层疏松介质能通过生长介质层将空洞封闭，防止栅制作工艺的不稳定，利用干法刻蚀形成介质窗口及空洞（15），空洞（15）形成在疏松B介质层（10）和疏松D介质层（12）上，致密C介质层（11）起到了隔离板的作用,为了将空洞（15）的尺寸扩大，利用湿法刻蚀B介质层（10）、D介质层（12）；
7）淀积F介质层（14），F介质层（14）缩小介质窗口的尺寸、F介质层（14）封闭空洞（15）的外边缘，F介质层（14）的淀积方法为离子体增强化学汽相淀积PECVD；
8）利用干法刻蚀F介质层（14），介质窗口位置的F介质层（14）刻蚀至A凹槽（8）表面，刻蚀F介质层（14）后，空洞(15)仍然被封闭；
9）湿法刻蚀介质窗口处的低掺杂砷化镓层（4），形成B凹槽（16）；
10）选择电子束蒸发T型栅电极金属（17）,
T型栅电极金属（17）的栅帽下端形成真空空洞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410063717.0A CN103887335B (zh) | 2014-02-25 | 2014-02-25 | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410063717.0A CN103887335B (zh) | 2014-02-25 | 2014-02-25 | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887335A CN103887335A (zh) | 2014-06-25 |
| CN103887335B true CN103887335B (zh) | 2017-02-22 |
Family
ID=50956155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410063717.0A Active CN103887335B (zh) | 2014-02-25 | 2014-02-25 | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887335B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448713B (zh) * | 2015-12-04 | 2018-02-27 | 中国电子科技集团公司第五十五研究所 | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 |
| CN105679670B (zh) * | 2016-03-18 | 2021-07-13 | 中国电子科技集团公司第五十五研究所 | 减小毫米波AlGaN/GaN HEMT栅寄生电容的方法 |
| CN108389904B (zh) * | 2018-03-06 | 2020-09-01 | 中国电子科技集团公司第十三研究所 | 一种GaN HEMT器件及制备方法 |
| CN110047742A (zh) * | 2019-03-08 | 2019-07-23 | 福建省福联集成电路有限公司 | 一种半导体器件制作方法及半导体器件 |
| CN113284802A (zh) * | 2021-06-28 | 2021-08-20 | 厦门市三安集成电路有限公司 | 一种高电子迁移率晶体管及其制备方法 |
| JP2024502520A (ja) * | 2021-12-13 | 2024-01-22 | 中国科学院蘇州納米技術与納米▲ファン▼生研究所 | 高電子移動度トランジスタ構造およびその製造方法並びに用途 |
| CN118692986A (zh) * | 2024-08-27 | 2024-09-24 | 北京智芯微电子科技有限公司 | 隔离芯片层间介质层的制造方法及隔离芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280476A (zh) * | 2011-08-08 | 2011-12-14 | 中国电子科技集团公司第五十五研究所 | 一种赝配高电子迁移率晶体管及其制作方法 |
| CN103137683A (zh) * | 2012-12-25 | 2013-06-05 | 中国电子科技集团公司第五十五研究所 | 赝配高电子迁移率晶体管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7750370B2 (en) * | 2007-12-20 | 2010-07-06 | Northrop Grumman Space & Mission Systems Corp. | High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer |
-
2014
- 2014-02-25 CN CN201410063717.0A patent/CN103887335B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280476A (zh) * | 2011-08-08 | 2011-12-14 | 中国电子科技集团公司第五十五研究所 | 一种赝配高电子迁移率晶体管及其制作方法 |
| CN103137683A (zh) * | 2012-12-25 | 2013-06-05 | 中国电子科技集团公司第五十五研究所 | 赝配高电子迁移率晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887335A (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887335B (zh) | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 | |
| CN102280476B (zh) | 一种赝配高电子迁移率晶体管及其制作方法 | |
| US8338861B2 (en) | III-nitride semiconductor device with stepped gate trench and process for its manufacture | |
| JP4143068B2 (ja) | 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法 | |
| CN103137683B (zh) | 赝配高电子迁移率晶体管及其制作方法 | |
| KR100922575B1 (ko) | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 | |
| CN110047744A (zh) | T型栅制备方法 | |
| CN109860288A (zh) | 半导体装置 | |
| CN110808207B (zh) | 一种t型纳米栅及其制备方法 | |
| JPH08181335A (ja) | 横方向共振トンネリング | |
| CN105448713B (zh) | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 | |
| US7618851B2 (en) | Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure | |
| US9343561B2 (en) | Semiconductor device with self-aligned ohmic contacts | |
| JP2716015B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR20070046141A (ko) | 층 구조에서 다중-스테이지 리세스와 다중-리세스된게이트를 구비한 전계 효과 트랜지스터를 생산하기 위한방법 | |
| JPH08330325A (ja) | 電界効果トランジスタおよび製造方法 | |
| CN108010844B (zh) | Hemt器件及其制备方法 | |
| JP2002184786A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH03286525A (ja) | 複数電極装置とその製造方法 | |
| WO2019090762A1 (zh) | 半导体结构及其形成方法 | |
| KR20220083618A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JPH06120253A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06168959A (ja) | 半導体装置及びその製造方法 | |
| JPS62195146A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |