CN110047744A - T型栅制备方法 - Google Patents
T型栅制备方法 Download PDFInfo
- Publication number
- CN110047744A CN110047744A CN201910348147.2A CN201910348147A CN110047744A CN 110047744 A CN110047744 A CN 110047744A CN 201910348147 A CN201910348147 A CN 201910348147A CN 110047744 A CN110047744 A CN 110047744A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- type grid
- barrier layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 InN Chemical compound 0.000 description 1
- 229910000943 NiAl Inorganic materials 0.000 description 1
- 229910018949 PtAu Inorganic materials 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种T型栅制备方法，包括：提供一外延结构，在所述外延结构上依次形成刻蚀阻挡层和第一介质层；对部分所述第一介质层进行刻蚀，使刻蚀停止在刻蚀阻挡层，以形成凹槽；在所述凹槽内和所述第一介质层上形成第二介质层，并对所述第二介质层进行干法刻蚀，直到刻蚀到刻蚀阻挡层而停止，使所述凹槽形成为栅极凹槽；在所述栅极凹槽内沉积金属层，形成T型栅。本申请所提出的的T型栅制备方法，通过刻蚀阻挡层和两次对介质层刻蚀定义出栅根线宽，使栅根线宽能够满足器件的要求，有利于提高T型栅的制备效率和降低T型栅的制备难度。
Description
技术领域
本发明涉及化合物半导体晶体管制造技术领域，特别是涉及一种T型栅制备方法。
背景技术
以砷化镓(GaAs)、氮化镓(GaN)为代表的化合物半导体材料具有许多优良的特性，如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于化合物半导体的高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等器件已经得到了广泛应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
在化合物半导体射频功率器件的制作工艺中，栅电极的制作是关键的制作工艺，T型栅的加工工艺更是难点中的难点；目前，在深亚微米化合物半导体器件制作中，一般采用电子束光刻和多层胶的方法制作T型栅。T型栅是指截面形状呈现蘑菇型的T状栅电极，这样其下部接触半导体表面的栅根很窄，从而可以提高器件的截至频率，而上部的栅帽很宽，可以降低栅极的电阻。在实际工艺制作中，采用I线紫外曝光的光刻工艺可以将栅极的线宽最低做到0.35微米左右，采用电子束光刻可以将线宽做到0.1微米以下。但是，由于受到设备的限制，电子束光刻制作T型栅只能进行逐点扫描，因此其加工效率极低，而采用I线紫外光刻制作的T型栅线宽又不能满足器件对线宽要求。
发明内容
一种T型栅制备方法，包括：
提供一外延结构，在所述外延结构上依次形成刻蚀阻挡层和第一介质层；
对部分所述第一介质层进行刻蚀，使刻蚀停止在刻蚀阻挡层，以形成凹槽；
在所述凹槽内和所述第一介质层上形成第二介质层，并对所述第二介质层进行干法刻蚀，直到刻蚀到刻蚀阻挡层而停止，使所述凹槽形成为栅极凹槽；
在所述栅极凹槽内沉积金属层，形成T型栅。
在一个实施例中，所述金属层包括包括多层金属薄膜。
在一个实施例中，所述刻蚀阻挡层的厚度为1nm-3nm。
在一个实施例中，所述刻蚀阻挡层为氧化铝或者氮化铝。
在一个实施例中，所述形成凹槽的过程包括：
在所述第一介质层上涂覆光刻胶；
在所述光刻胶上定义出栅极区域；
对所述栅极区域的第一介质层进行刻蚀，直到刻蚀到刻蚀阻挡层时停止刻蚀。
在一个实施例中，所述第二介质层的厚度小于所述凹槽的宽度的一半。
在一个实施例中，在所述栅极凹槽内沉积金属层的方法为物理气相沉积加上金属剥离工艺。
本申请所提出的的T型栅制备方法，通过刻蚀阻挡层和两次对介质层刻蚀定义出栅根线宽，使栅根线宽能够低于传统的i线光刻机所能达到的最小线宽，有利于提高T型栅的制备效率和降低T型栅的制备难度。
附图说明
图1为等待制作栅极的外延结构的示意图；
图2-图6是表示制备根据本发明的一些实施例的T型栅的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的T型栅制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。
在图1示意性的示出了一种外延结构，包括：衬底10，所述衬底材料包括但不限于蓝宝石、碳化硅、硅、金刚石、砷化镓、氮化镓和氮化铝等材料。所述衬底10的厚度为50到1000微米。所述衬底10上可以形成缓冲层20，用于提供电流流动的沟道。所述缓冲层20可以为GaAs，GaN、InP、InN、AlN、InGaAs或者InGaN等一种或多种材料组合。所述缓冲层20的厚度为50到10000纳米。所述缓冲层20上可以形成势垒层30，所述势垒层30可以是AlGaAs、AlGaN、InGaP、ScAlN、InAlN等合金材料一种或多种的叠加。所述势垒层30的厚度为3到100纳米。
以下将结合图2-图6具体描述本发明所提供的T型栅制备方法。
请参考图2，在形成如图1所示的结构后，在所述势垒层30上依次形成刻蚀阻挡层40和第一介质层50。所述第一介质层50可以为二氧化硅或者氮化硅，厚度大于100nm。所述刻蚀阻挡层40可以为氧化铝或者氮化铝，厚度为1nm-3nm，可以采用化学气相沉积或者原子层沉积的方法形成。
请参考图3，在所述第一介质层50上涂覆光刻胶，所述光刻胶层覆盖所述第一介质层50。所述光刻胶可以是电子束光刻胶、G-line光刻胶、I-line型光刻胶、深紫外光刻胶等任意波长的光刻胶。具体的，可以在第一介质层50上涂覆一层用于365纳米波长光刻的i-line光刻胶，在大于90摄氏度的温度下，前烘超过60秒的时间。对所述光刻胶进行曝光和必要的后烘，然后在显影溶液中显影，在光刻胶上定义出栅极区域；然后对栅极区域的第一介质层50进行刻蚀，刻蚀使用感应耦合式等离子体干法刻蚀，所使用的气体可以是CF4，C4F8，CHF3，SF6，Ar，O2等中的一种或多种组合。由于刻蚀阻挡层40的存在，所述刻蚀在刻蚀掉部分第一介质层50之后，会停止在刻蚀阻挡层40表面，从而使第一介质层50产生凹槽60，所述凹槽底部60的宽度为300nm-1000nm。刻蚀完成之后，可以通过有机溶剂将剩余的光刻胶去除。
请参考图4，在所述凹槽60内和第一介质层50上形成第二介质层70，所述第二介质层70的材料可以与所述第一介质层50相同，厚度小于所述凹槽底部的宽度的一半。可以通过化学气相沉积，或者原子层沉积的方法形成所述第二介质层70，沉积时采用覆盖率较好的条件，所述凹槽60的侧壁也会横向生长出一部分第二介质层70，最终使所述的凹槽60的横向尺寸缩小。
请参考图5，继续采用感应耦合式等离子体干法刻蚀对所述第二介质层70进行刻蚀，所述的干法刻蚀，至少在凹槽附近，是无掩模的整面刻蚀。刻蚀条件须优化以增强方向性而减少化学反应，直到刻蚀到所述刻蚀阻挡层40而停止。由于干法刻蚀的各向异性，每个位置的介质层70在垂直方向被移除的深度基本一致，导致所述凹槽60底部只有中间已经缩小的窗口位置的第二介质层70被刻蚀掉，靠近凹槽60侧壁的那部分第二介质层70由于厚度较厚，不会被完全刻蚀，仍会有部分覆盖凹槽60的底部，将凹槽60底部变窄，形成栅极凹槽80。所述栅根凹槽80的宽度为100nm-500nm，从而能够使后续形成的栅根的线宽为100nm-500nm。凹槽内可能还有部分阻挡层40剩余，这时，可以选择保留该阻挡层并继续余下的工艺，如图5-6所示；也可以选择移除该阻挡层。移除的方法可以包括特定的针对该层的湿法腐蚀，也可以使用特定的干法刻蚀工艺，从而暴露出势垒层30的III/V族半导体材料，这里就不再绘图赘述。
请参考图6，在所述栅极凹槽80内沉积形成金属层，所述金属层一方面填充在所述栅根凹槽内，另一方面覆盖在剩余的介质层表面。所述金属层由多层金属薄膜组成，所述金属薄膜可以为NiAu、NiAl、PtAu等等。所述金属层可以采用物理气相沉积工艺形成，首选沉积的是较薄的金属薄膜，厚度约为10-100纳米，可以与势垒层形成良好的肖特基接触，然后沉积较厚的金属薄膜，以提高栅极的导电率。之后可以使用金属剥离的方法去除多余的金属层，最终形成T型栅90。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种T型栅制备方法，其特征在于，包括：
提供一外延结构，在所述外延结构上依次形成刻蚀阻挡层和第一介质层；
对部分所述第一介质层进行刻蚀，使刻蚀停止在刻蚀阻挡层，以形成凹槽；
在所述凹槽内和所述第一介质层上形成第二介质层，并对所述第二介质层进行干法刻蚀，直到刻蚀到刻蚀阻挡层而停止，使所述凹槽形成为栅极凹槽；
在所述栅极凹槽内沉积金属层，形成T型栅。
2.根据权利要求1所述的T型栅制备方法，其特征在于，所述金属层包括包括多层金属薄膜。
3.根据权利要求1所述的T型栅制备方法，其特征在于，所述刻蚀阻挡层的厚度为1nm-3nm。
4.根据权利要求1所述的T型栅制备方法，其特征在于，所述刻蚀阻挡层为氧化铝或者氮化铝。
5.根据权利要求1所述的T型栅制备方法，其特征在于，所述形成凹槽的过程包括：
在所述第一介质层上涂覆光刻胶；
在所述光刻胶上定义出栅极区域；
对所述栅极区域的第一介质层进行刻蚀，直到刻蚀到刻蚀阻挡层时停止刻蚀。
6.根据权利要求1所述的T型栅制备方法，其特征在于，所述第二介质层的厚度小于所述凹槽的宽度的一半。
7.根据权利要求1所述的T型栅制备方法，其特征在于，在所述栅极凹槽内沉积金属层的方法为物理气相沉积辅以金属剥离工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910348147.2A CN110047744A (zh) | 2019-04-28 | 2019-04-28 | T型栅制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910348147.2A CN110047744A (zh) | 2019-04-28 | 2019-04-28 | T型栅制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110047744A true CN110047744A (zh) | 2019-07-23 |
Family
ID=67279704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910348147.2A Pending CN110047744A (zh) | 2019-04-28 | 2019-04-28 | T型栅制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047744A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534421A (zh) * | 2019-08-26 | 2019-12-03 | 深圳市汇芯通信技术有限公司 | 栅极制造方法及相关产品 |
| CN111276401A (zh) * | 2020-02-20 | 2020-06-12 | 厦门市三安集成电路有限公司 | 高电子迁移率晶体管及其制作方法 |
| CN112885898A (zh) * | 2019-11-29 | 2021-06-01 | 吴俊鹏 | 缩短线宽的半导体器件及半导体制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151185A1 (en) * | 2003-12-31 | 2005-07-14 | Jung Jin H. | Semiconductor device and fabricating method thereof |
| CN1989601A (zh) * | 2004-07-23 | 2007-06-27 | 克里公司 | 制造具有盖层和凹进栅极的氮化物基晶体管的方法 |
| US9449833B1 (en) * | 2010-06-02 | 2016-09-20 | Hrl Laboratories, Llc | Methods of fabricating self-aligned FETS using multiple sidewall spacers |
-
2019
- 2019-04-28 CN CN201910348147.2A patent/CN110047744A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151185A1 (en) * | 2003-12-31 | 2005-07-14 | Jung Jin H. | Semiconductor device and fabricating method thereof |
| CN1989601A (zh) * | 2004-07-23 | 2007-06-27 | 克里公司 | 制造具有盖层和凹进栅极的氮化物基晶体管的方法 |
| US9449833B1 (en) * | 2010-06-02 | 2016-09-20 | Hrl Laboratories, Llc | Methods of fabricating self-aligned FETS using multiple sidewall spacers |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534421A (zh) * | 2019-08-26 | 2019-12-03 | 深圳市汇芯通信技术有限公司 | 栅极制造方法及相关产品 |
| CN112885898A (zh) * | 2019-11-29 | 2021-06-01 | 吴俊鹏 | 缩短线宽的半导体器件及半导体制造方法 |
| CN111276401A (zh) * | 2020-02-20 | 2020-06-12 | 厦门市三安集成电路有限公司 | 高电子迁移率晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4845872B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| CN102810564B (zh) | 一种射频器件及其制作方法 | |
| CN110047744A (zh) | T型栅制备方法 | |
| CN113690132B (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| CN103887335B (zh) | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 | |
| CN112420850A (zh) | 一种半导体器件及其制备方法 | |
| EP2930754A1 (en) | Semiconductor device | |
| CN109860288A (zh) | 半导体装置 | |
| CN108695157B (zh) | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 | |
| CN106449773B (zh) | GaN基肖特基二极管结构及其制作方法 | |
| CN108807162A (zh) | T型栅制备方法 | |
| CN110581170A (zh) | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 | |
| CN106257686A (zh) | 半导体器件及其制造方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| CN110010457A (zh) | T型栅制备方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| KR101243836B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| CN111223928B (zh) | 栅指渐宽式GaN FinFET结构及其制备方法 | |
| CN107195670B (zh) | GaN基增强型MOS-HEMT器件及其制备方法 | |
| JP5744346B2 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| JP5163095B2 (ja) | 半導体装置及びその製造方法 | |
| WO2020192303A1 (zh) | 半导体器件及制作方法 | |
| JP5087235B2 (ja) | 窒化物半導体装置の製造方法 | |
| CN107170809A (zh) | 一种基于自对准工艺的GaNHEMT器件及其制造方法 | |
| WO2021027241A1 (zh) | 一种具有П型栅的 GaN 基射频器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190723 |
|
| RJ01 | Rejection of invention patent application after publication |