CN110010457A - T型栅制备方法 - Google Patents

T型栅制备方法 Download PDF

Info

Publication number
CN110010457A
CN110010457A CN201910346827.0A CN201910346827A CN110010457A CN 110010457 A CN110010457 A CN 110010457A CN 201910346827 A CN201910346827 A CN 201910346827A CN 110010457 A CN110010457 A CN 110010457A
Authority
CN
China
Prior art keywords
layer
photoresist layer
type grid
photoresist
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910346827.0A
Other languages
English (en)
Inventor
范谦
倪贤锋
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201910346827.0A priority Critical patent/CN110010457A/zh
Publication of CN110010457A publication Critical patent/CN110010457A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提出一种T型栅制备方法，包括：在所述介质层上形成第一光刻胶层,并在所述第一光刻胶层形成凹槽；使用物理气相沉积的方法,对晶圆表面进行倾斜蒸镀，在所述第一光刻胶层上形成掩膜层金属，并在所述凹槽底部形成部分没有掩膜层覆盖的区域；对所述没有掩膜层覆盖的区域进行刻蚀，在所述介质层形成栅根凹槽后去除所述第一光刻胶层和掩膜层；在晶圆表面上旋涂形成第二光刻胶层，并对所述第二光刻胶层进行光刻，使所述栅根凹槽形成为栅极窗口；采用金属蒸镀的方法在所述栅极窗口内沉积金属层，形成T型栅。本申请所提出的T型栅制备方法，无论采用哪种光刻胶，均能使T型栅的栅根线宽能够满足器件对线宽需求。

Description

T型栅制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种T型栅制备方法。
背景技术
以砷化镓(GaAs)、氮化镓(GaN)为代表的化合物半导体材料具有许多优良的特性，如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于化合物半导体的高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等器件已经得到了广泛应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
在化合物半导体射频功率器件的制作工艺中，栅电极的制作是关键的制作工艺，T型栅的加工工艺更是难点中的难点；目前，在深亚微米化合物半导体器件制作中，一般采用电子束光刻和多层胶的方法制作T型栅。T型栅是指截面形状呈现蘑菇型的T状栅电极，这样其下部接触半导体表面的栅根很窄，从而可以提高器件的截至频率，而上部的栅帽很宽，可以降低栅极的电阻。在实际工艺制作中，采用I线紫外曝光的光刻工艺可以将栅极的线宽最低做到0.35微米左右，采用电子束光刻可以将线宽做到0.1微米以下。但是，由于受到设备的限制，电子束光刻制作T型栅只能进行逐点扫描，因此其加工效率极低，而采用I线紫外光刻制作的T型栅线宽又不能满足器件对线宽要求。
发明内容
基于此，有必要针对上述问题，提供一种新颖的T型栅制备方法。
本申请提出一种T型栅制备方法，包括：
提供一外延结构，在所述外延结构上形成介质层；
在所述介质层上形成第一光刻胶层,并在所述第一光刻胶层形成凹槽；
使用物理气相沉积的方法,对晶圆表面进行倾斜蒸镀，在所述第一光刻胶层上形成掩膜层金属，并在所述凹槽底部形成部分没有掩膜层覆盖的区域；
对所述没有掩膜层覆盖的区域进行刻蚀，在所述介质层形成栅根凹槽后去除所述第一光刻胶层和掩膜层；
在晶圆表面上旋涂形成第二光刻胶层，并对所述第二光刻胶层进行光刻，套刻所述栅根凹槽形成为栅极窗口；
采用金属蒸镀的方法在所述栅极窗口内沉积金属层，形成T型栅。
在一个实施例中，所述金属层包括包括多层金属薄膜。
在一个实施例中，所述第一光刻胶层的厚度大于0.5微米。
在一个实施例中，所述第一光刻胶层和第二光刻胶层的光刻方法包括深紫外步进式光刻、电子束光刻、i-line步进式光刻，或者i-line接触式光刻。
在一个实施例中，所述去除所述第一光刻胶层和掩膜层图形的步骤包括：首先将掩模层使用金属刻蚀剂溶液去除，然后将所述第一光刻胶层溶解在有机溶剂中。
在一个实施例中，使用含氟等离子体干法刻蚀的方法形成所述栅根凹槽。
在一个实施例中，所述倾斜蒸镀过程包括：
晶圆所在位置距离蒸发源有超过10cm以上的距离；
使晶圆相对蒸发源形成倾斜角度；
蒸发的金属原子通过一特定腔室，所述腔室内内使用氩气等离子体对通过的金属原子进行轰击，使金属原子在通过腔室后由中性变为带电金属离子；
在所述晶圆端施加电压，使所述金属离子在通过腔室后沿直线向所述晶圆端运动。
在一个实施例中，所述倾斜角度为相对于所述衬底平面的10度-60度。。
本申请所提出的T型栅制备方法，无论采用哪种光刻胶，均能使T型栅的栅根线宽能够满足器件对线宽需求，有利于提高T型栅的制备效率和降低T型栅的制备难度。
附图说明
图1为等待制作栅极的外延结构的示意图；
图2-图9是表示制备根据本发明的一些实施例的T型栅的示意图。
图10是倾斜蒸镀过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的T型栅制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。
在图1示意性的示出了一种外延结构，包括：衬底10，所述衬底材料包括但不限于蓝宝石、碳化硅、硅、金刚石、砷化镓、氮化镓和氮化铝等材料。所述衬底10的厚度为50到1000微米。所述衬底10上可以形成缓冲层20，用于提供电流流动的路径。所述缓冲层20可以为GaAs，GaN、InP、InN、AlN、InGaAs或者InGaN等一种或多种材料组合。所述缓冲层20的厚度为50到10000纳米。所述缓冲层20上可以形成势垒层30，所述势垒层30可以是AlGaAs、AlGaN、InGaP、ScAlN、InAlN等合金材料一种或多种的叠加。所述势垒层30的厚度为3到100纳米。
以下将结合图2-图9具体描述本发明所提供的T型栅制备方法。
请参考图2，在形成如图1所示的结构后，在所述势垒层30上形成介质层40，所述介质层40可以为二氧化硅或者氮化硅，厚度大于10nm。
请参考图3，在所述第一介质层40上涂覆第一光刻胶层50，所述第一光刻胶层50需要一定的厚度来控制掩模层开口宽度，通常其厚度大于0.5微米，所述第一光刻胶层50覆盖所述介质层40。所述第一光刻胶可以是电子束光刻胶、G-line光刻胶、I-line型光刻胶、深紫外光刻胶等任意波长的光刻胶。具体的，可以在介质层40上涂覆一层用于365纳米波长光刻的i-line光刻胶，在大于90摄氏度的温度下，前烘超过60秒的时间。
对所述第一光刻胶50进行曝光和必要的后烘，然后在显影溶液中显影，使第一光刻胶50产生凹槽60。采用不同类型的光刻胶以及合适的光刻工艺，本发明形成的所述凹槽60的宽度为50nm-500nm。
请参考图4，在上述形成的结构上生长掩膜层70，可以通过PVD(物理气相沉积)工艺，相对于衬底平面以10-60度角进行倾斜蒸镀，使所述第一光刻胶50被所述掩膜层70覆盖，所述凹槽60由于第一光刻胶层50的阻挡，其底部仅有部分区域被所述掩膜层70覆盖，另一部分未被所述掩膜层70覆盖，所述未被覆盖区域占所述凹槽宽度的占比取决于第一光刻胶的厚度以及倾斜的角度。在本实施例中，所述未被掩膜层覆盖的区域宽度为10nm-350nm。所述掩膜层可以为金属层，所述金属可以为Al、Cr、Ti等。
请参考图5，对所述未被掩膜层覆盖的区域进行刻蚀，刻蚀掉该位置的介质层40，暴露出部分势垒层30，其他位置的介质层由于掩膜层70的存在，不会被刻蚀，从而在介质层40形成栅根凹槽80。所述栅根凹槽80的宽度为10nm-350nm，从而能够使后续形成的栅根的线宽为10nm-350nm。所述栅根凹槽80形成后，可以湿法腐蚀和清洗的方式去除所述掩膜层70和剩余的第一光刻胶层50。具体的，可以先将掩模层70使用金属刻蚀剂溶液去除，然后将所述第一光刻胶层50溶解在有机溶剂中。
请参考图6，在所述介质层表面40上方旋涂形成第二光刻胶层90，所述第二光刻胶层90覆盖所述栅根凹槽80。所述第二光刻胶层90可以为深紫外、电子束、i-line或者g-line型光刻胶。具体的，可以使用i-line负胶；可以使用正胶+剥离胶(LOR)的双层光胶，其中剥离胶在下；可以使用多层的PMMA+MMA的电子束光胶；视使用的具体光刻方法而定。
请参考图7，对所述第二光刻胶层90进行光刻工艺，在所述第二光刻胶90上形成栅极窗口，图中以单层i-line反胶为例，打开栅根凹槽80对应上方的部分光刻胶层，所述栅根凹槽80变为所述栅极窗口100的一部分。
请参考图8，使用金属蒸镀的方法在所述栅极窗口100内和第二光刻胶层90上形成金属层110。所述金属层110由多层金属薄膜组成，所述金属薄膜可以为NiAu、NiAl、PtAu等等。所述金属层110可以采用物理气相沉积工艺形成。首选沉积的是较薄的金属薄膜，厚度约为10-100纳米，且可以与势垒层30形成良好的肖特基接触。然后沉积较厚的金属薄膜，以提高栅极的导电率。所述栅根凹槽80内填充的金属，形成T型栅的栅根。
请参考图9，可以使用金属剥离的方法去除除栅极窗口100内的其他位置的金属层110和剩余的第二光刻胶层90，最终在所述势垒层30上形成T型栅120。
所述第一光刻胶的厚度和倾斜角度控制的误差越小，则未被覆盖的开口宽度的精度越高。在现有技术中，第一光刻胶的厚度能够控制的很精确，误差一般不超过3％；而由于普通的物理气相沉积中金属原子运动直线性很难控制，其方向性的分布可以达到10度左右。如以倾斜角度30度为例，使用一般的物理气相沉积工艺带来的开口宽度误差可以超过30％,从而导致制作的栅根宽度难以精确控制，影响器件性能。在本实施例中，为了更好的控制金属沉积的方向性，适用如图10所示的气相沉积系统，对蒸发源发射出来的金属原子，在向晶圆运动的过程中通过特定的腔室，在所述腔室内使用氩气等离子体对金属原子进行离子化，将原先中性的金属原子变为带电金属离子，并在晶圆端施加负向电压，形成电场，金属离子在电场的作用下，直线向晶圆运动。为保证有足够的行程使金属原子定向运动，所述晶圆与蒸发源之间的距离需要超过10cm。通过合适的控制沉积过程中的射频功率，电场分布，气体压强等参数，可以优化金属运动过程中的方向性分布，从而减少掩模开口宽度的误差。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种T型栅制备方法，其特征在于，包括：
提供一外延结构，在所述外延结构上形成介质层；
在所述介质层上形成第一光刻胶层,并在所述第一光刻胶层形成凹槽；
进行倾斜蒸镀，在所述第一光刻胶层上形成掩膜层，并在所述凹槽底部形成部分没有掩膜层覆盖的区域；
对所述没有掩膜层覆盖的区域进行刻蚀，在所述介质层形成栅根凹槽后去除所述第一光刻胶层和掩膜层；
在晶圆表面上旋涂形成第二光刻胶层，并对所述第二光刻胶层进行光刻，使所述栅根凹槽形成为栅极窗口；
采用金属蒸镀的方法在所述栅极窗口内沉积金属层，形成T型栅。
2.根据权利要求1所述的T型栅制备方法，其特征在于，所述金属层包括包括多层金属薄膜。
3.根据权利要求1所述的T型栅制备方法，其特征在于，所述第一光刻胶层的厚度大于0.5微米。
4.根据权利要求1所述的T型栅制备方法，其特征在于，所述第一光刻胶层和第二光刻胶层的光刻方法包括深紫外步进式光刻、电子束光刻、i-line步进式光刻或者i-line接触式光刻。
5.根据权利要求1所述的T型栅制备方法，其特征在于，所述去除所述第一光刻胶层和掩膜层图形的步骤包括：首先将掩模层使用金属刻蚀剂溶液去除，然后将所述第一光刻胶层溶解在有机溶剂中。
6.根据权利要求1所述的T型栅制备方法，其特征在于，使用含氟等离子体干法刻蚀的方法形成所述栅根凹槽。
7.根据权利要求1所述的T型栅制备方法，其特征在于，所述倾斜蒸镀过程包括：
晶圆所在位置距离蒸发源有超过10cm以上的距离；
使晶圆相对蒸发源形成倾斜角度；
蒸发的金属原子通过一腔室，所述腔室内内使用氩气等离子体对通过的金属原子进行轰击，使金属原子在通过腔室后由中性变为带电金属离子；
在所述晶圆端施加电压，使所述金属离子在通过腔室后沿直线向所述晶圆端运动。
8.根据权利要求7所述的T型栅制备方法，其特征在于，所述倾斜角度为相对于所述衬底平面的10度-60度。
CN201910346827.0A 2019-04-28 2019-04-28 T型栅制备方法 Pending CN110010457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910346827.0A CN110010457A (zh) 2019-04-28 2019-04-28 T型栅制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910346827.0A CN110010457A (zh) 2019-04-28 2019-04-28 T型栅制备方法

Publications (1)

Publication Number Publication Date
CN110010457A true CN110010457A (zh) 2019-07-12

Family

ID=67174584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910346827.0A Pending CN110010457A (zh) 2019-04-28 2019-04-28 T型栅制备方法

Country Status (1)

Country Link
CN (1) CN110010457A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952177A (zh) * 2020-08-20 2020-11-17 中国科学院半导体研究所 Hemt器件及其制作方法
CN112885898A (zh) * 2019-11-29 2021-06-01 吴俊鹏 缩短线宽的半导体器件及半导体制造方法
CN115083902A (zh) * 2022-07-08 2022-09-20 厦门市三安集成电路有限公司 一种t型栅及其制备方法、hemt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
CN1164760A (zh) * 1996-05-03 1997-11-12 电子工业部第十三研究所 半导体器件的t形栅加工方法
CN101073136A (zh) * 2004-10-05 2007-11-14 松下电器产业株式会社 等离子体显示面板及其制造方法
CN103154299A (zh) * 2011-09-30 2013-06-12 株式会社新柯隆 成膜方法和成膜装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
CN1164760A (zh) * 1996-05-03 1997-11-12 电子工业部第十三研究所 半导体器件的t形栅加工方法
CN101073136A (zh) * 2004-10-05 2007-11-14 松下电器产业株式会社 等离子体显示面板及其制造方法
CN103154299A (zh) * 2011-09-30 2013-06-12 株式会社新柯隆 成膜方法和成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885898A (zh) * 2019-11-29 2021-06-01 吴俊鹏 缩短线宽的半导体器件及半导体制造方法
CN111952177A (zh) * 2020-08-20 2020-11-17 中国科学院半导体研究所 Hemt器件及其制作方法
CN115083902A (zh) * 2022-07-08 2022-09-20 厦门市三安集成电路有限公司 一种t型栅及其制备方法、hemt器件

Similar Documents

Publication Publication Date Title
US7800132B2 (en) High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
WO2016033977A1 (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
KR100631051B1 (ko) 부정형 고 전자 이동도 트랜지스터의 제조 방법
JP4143068B2 (ja) 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法
CN110010457A (zh) T型栅制备方法
US8586462B2 (en) Method of manufacturing a field-effect transistor
CN110047744A (zh) T型栅制备方法
US7973368B2 (en) Semiconductor device with T-gate electrode
US20130069127A1 (en) Field effect transistor and fabrication method thereof
CN103887335B (zh) 一种提升频率特性的赝配高电子迁移率晶体管的制作方法
US10134854B2 (en) High electron mobility transistor and fabrication method thereof
CN110581170A (zh) 具有Г型栅的GaN基MIS-HEMT器件及制备方法
CN108807162A (zh) T型栅制备方法
KR101596079B1 (ko) 전계효과 트랜지스터 및 그 제조 방법
KR101170730B1 (ko) 향상된 필드 플레이트를 갖는 반도체 장치
US20220254632A1 (en) Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate
CN115347044A (zh) 一种高频高线性GaN HEMT器件及制备方法
CN115241285A (zh) 一种浮空t型栅及其制备方法
US9419083B2 (en) Semiconductor structures having a gate field plate and methods for forming such structure
KR102165249B1 (ko) 고전자 이동도 트랜지스터의 핀 구조 형성 방법
CN113972270A (zh) 场效应管、其制备方法及电子电路
KR100400718B1 (ko) 티(ｔ)형 게이트 형성 방법
KR20170095454A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN109461655A (zh) 具有多栅结构的氮化物高电子迁移率晶体管制造方法
JPH065682B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712