CN115347044A - 一种高频高线性GaN HEMT器件及制备方法 - Google Patents

一种高频高线性GaN HEMT器件及制备方法 Download PDF

Info

Publication number
CN115347044A
CN115347044A CN202210895598.XA CN202210895598A CN115347044A CN 115347044 A CN115347044 A CN 115347044A CN 202210895598 A CN202210895598 A CN 202210895598A CN 115347044 A CN115347044 A CN 115347044A
Authority
CN
China
Prior art keywords
gate
photoresist
layer
pin
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210895598.XA
Other languages
English (en)
Inventor
马晓华
王鹏飞
宓珉瀚
陈治宏
安思瑞
周雨威
龚灿
杜翔
梁宁
窦娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210895598.XA priority Critical patent/CN115347044A/zh
Publication of CN115347044A publication Critical patent/CN115347044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种高频高线性GaN HEMT器件及制备方法,GaN HEMT器件包括:衬底层、缓冲层、势垒层、牺牲层、源电极、漏电极和栅电极,栅电极包括栅脚和栅帽,栅脚的底端部分位于势垒层上且位于牺牲层中间,底端部分靠近漏电极的侧面与势垒层的表面之间形成第一倾斜角,且栅脚底部的长度小于栅脚顶部的长度;栅帽位于栅脚的顶部表面。该高频高线性GaN HEMT器件形成倾斜栅场板结合浮空T型栅的栅电极结构,可以通过栅场板抑制栅下峰值电场,缓解饱和载流子在高场的下降速度,进而提升高频毫米波器件线性度特性,有效缓解了超高频器件随着栅长减小,器件的跨导轮廓在较高栅压下急剧下降,进而影响器件线性度的问题,满足了W波段及更高频率以上的应用需求。

Description

一种高频高线性GaN HEMT器件及制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种高频高线性GaN HEMT器件及制备方法。
背景技术
GaN HEMT作为第三代宽禁带化合物半导体器件,因具有更大禁带宽度、更高的击穿电压、更大的输出功率和电子饱和速度,使其在毫米波领域较Si和GaAs基器件拥有更显著的性能优势。尤其是在5G技术产业的驱动下,现代无线通信系统对信息传输的速率与质量提出了更高要求,因此毫米波GaN器件在大容量超高速移动通信、高分辨成像雷达、保密通信等领域具有广阔应用前景。
为了实现器件的更高应用频率,常采用等比例缩小技术减小器件寄生参数,提升本身的固有频率。但随着器件的栅长(Lg)减小至100nm以下,栅脚处非均匀分布的强电场效应急剧增加,这一方面导致器件击穿电压下降,限制工作电压范围,进而严重抑制输出功率密度;另一方面,栅脚强电场导致载流子饱和速度急剧降低,跨导在较高栅压下下降,造成毫米波功率器件增益压缩迅速,交调特性差,线性度恶化严重。在通信系统中,线性度作为重要的衡量指标,目前主流的线性化途径主要包括预失真技术、功率回退技术、负反馈技术、包络跟踪调制技术以及Doherty技术等系统层面的技术。然而,以上的系统级技术尽管可以有效改善线性度,但通常电路设计复杂,系统整体效率低下,功耗大以及集成度低,难以满足现代通信系统高集成度的设计要求。
因此,开展器件级GaN HEMT高线性技术的研究引起了研究人员的广泛关注。2020年,Choi等人通过将不同宽度的Fin在栅宽方向集成,实现了6V左右的跨导栅压摆幅,显著改善器件线性度;2021年,Kevin J.Chen等人提出了一种双沟道强耦合器件,通过两个沟道间的耦合抑制access电阻的非线性变化,相比传统单沟器件,OIP3值提升了5.2dB。
目前,改善器件线性度的技术包括:利用Fin HEMT结构改善器件线性度、利用双沟道HEMT结构改善器件线性度、利用多阈值耦合技术改善器件线性度等。
利用Fin结构改善线性度通过对栅下势垒层刻蚀,形成三维栅结构,增大源极驱动能力,减小寄生电阻Rs。但在Fin HEMT器件的制备过程中,会带来较大的刻蚀损伤,引入严重的界面态问题。同时,刻蚀会使得AlGaN/GaN异质结界面处的晶格应力释放,减少二维电子气浓度,器件输出电流降低,输出功率密度严重退化。此外,Fin结构形成的寄生电容也限制了器件的应用频率。
双沟道结构提升器件线性度通过材料生长形成上下两个沟道,两沟道间的载流子在不同的栅压偏置下逐步开启,在较低栅压偏置下,下沟道开启,较高栅压偏置下,上下沟道同时开启。由于增加了开启沟道的数量,器件电流驱动能力提升,Rs降低,同时上下沟道逐步开启使得跨导轮廓在较大的栅压范围内呈现“双峰”特性,器件栅压摆幅增大,线性度得到明显改善。然而,对于毫米波GaN HEMT器件而言,受限于双沟道结构的较低纵横比,器件关态特性恶化,亚阈摆幅增大,栅控能力降低,产生严重短沟道效应,同样限制了器件的应用频率。
多阈值耦合技术改善器件线性度通过在栅宽方向将平面器件与凹槽器件集成,由于平面器件和凹槽器件在具有不同的阈值电压,因此在相同的栅压偏置下,器件呈现不同的开启状态,即栅宽方向的平面器件和凹槽器件随着栅压增大呈现逐步开启的的趋势,不同跨导轮廓相互补偿,进而抑制了跨导曲线在较高栅压下的降低,提升器件线性特性。该种结构能有效改善器件线性度,然而在W(75-100GHz)波段等更高频段的应用需求下,多阈值耦合技术的寄生电容仍旧成为器件频率特性的严重限制因素。
综上,目前传统的线性化技术如Fin HEMT、双沟道HEMT、以及MIS HEMT等结构,常由于较大的栅下刻蚀损伤而引入严重的界面态、较厚的势垒导致短沟道效应以及较大的寄生电容等问题严重限制器件的频率特性,难以满足更高频率下的高线性应用需求。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种高频高线性GaN HEMT器件及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种高频高线性GaN HEMT器件,包括:衬底层、缓冲层、势垒层、牺牲层、源电极、漏电极和栅电极,其中,
所述缓冲层位于所述衬底层上;所述源电极位于所述缓冲层的一端,所述漏电极位于所述缓冲层的另一端;所述势垒层位于所述缓冲层上且位于所述源电极和所述漏电极之间;所述牺牲层位于所述势垒层上且位于所述源电极和所述漏电极之间;
所述栅电极包括栅脚和栅帽,所述栅脚的底端部分位于所述势垒层上且位于所述牺牲层中间,所述底端部分靠近所述漏电极的侧面与所述势垒层的表面之间形成第一倾斜角,且所述栅脚底部的长度小于所述栅脚顶部的长度;所述栅帽位于所述栅脚的顶部表面。
在本发明的一个实施例中,所述底端部分远离所述漏电极的侧面与所述势垒层的表面之间形成第二倾斜角。
在本发明的一个实施例中,所述第一倾斜角的范围15°-75°,所述第二倾斜角的范围为15°-75°。
在本发明的一个实施例中,其特征在于,所述第一倾斜角的角度与所述第二倾斜角的角度相等。
在本发明的一个实施例中,所述栅脚底部的长度小于100nm。
本发明的另一个实施例提供了一种高频高线性GaN HEMT器件的制备方法,包括步骤:
S1、在外延基片的缓冲层一端制备源电极,另一端制备漏电极,其中,所述外延基片包括依次层叠的衬底层、缓冲层、势垒层;
S2、在所述源电极和所述漏电极之间的所述势垒层上制备牺牲层;
S3、对所述牺牲层进行刻蚀,形成具有倾斜角度的凹槽,其中,所述凹槽靠近所述漏电极的侧面与所述势垒层的表面之间形成第一倾斜角,且所凹槽的底部长度小于顶部长度;
S4、在所述倾斜凹槽中制备栅脚,使得所述栅脚的高度大于所述倾斜凹槽的深度;
S5、在所述栅脚的顶部表面制备栅帽,所述栅脚和所述栅帽形成栅电极。
在本发明的一个实施例中,步骤S3包括:
S31、在所述牺牲层、所述源电极和所述漏电极的表面制备电子束光刻胶,并对所述电子束光刻胶进行曝光、显影和定影,形成栅脚区域;
S32、通过调节横向和纵向的刻蚀比例,对所述栅脚区域的所述牺牲层进行刻蚀,形成所述具有倾斜角度的凹槽。
在本发明的一个实施例中,步骤S4包括步骤:
S41、在所述凹槽和所述电子束光刻胶的表面蒸镀栅脚金属,使得所述栅脚金属的厚度小于所述电子束光刻胶的厚度;
S42、采用撕蓝膜工艺对所述电子束光刻胶表面的所述栅脚金属进行剥离,得到所述栅脚。
在本发明的一个实施例中,步骤S5包括:
S51、在所述电子束光刻胶、所述栅脚的表面涂第一感光光刻胶和第二感光光刻胶,使得所述第一感光光刻胶的厚度大于所述第二感光光刻胶的厚度,并采用步进式光刻机对所述第一感光光刻胶和所述第二感光光刻胶进行光刻以露出所述栅脚和部分所述电子束光刻胶,使得所述第一感光光刻胶的显影长度大于所述第二感光光刻胶的显影长度,形成栅帽区域;
S52、在所述第二感光光刻胶、露出的所述栅脚和部分所述电子束光刻胶上蒸发栅帽金属,并移除所述第二感光光刻胶上的栅帽金属、所述第二感光光刻胶、所述第一感光光刻胶和所述电子束光刻胶,形成所述栅帽。
在本发明的一个实施例中,所述凹槽远离所述漏电极的侧面与所述势垒层的表面之间形成第二倾斜角。
与现有技术相比,本发明的有益效果:
1、本发明的高频高线性GaN HEMT器件中,栅电极由栅脚和栅帽形成,且栅脚的底端部分靠近漏电极的侧面与势垒层的表面之间形成第一倾斜角,形成倾斜栅场板结合浮空T型栅的栅电极结构,可以通过栅场板抑制栅下峰值电场,缓解饱和载流子在高场的下降速度,进而提升高频毫米波器件线性度特性,有效缓解了超高频器件随着栅长减小,器件的跨导轮廓在较高栅压下急剧下降,进而影响器件线性度的问题,满足了W波段及更高频率以上的应用需求。
2、本发明的高频高线性GaN HEMT器件的制备方法中,同时采用电子束光刻工艺与步进式光刻工艺结合,能够有效提高器件的生产效率和器件质量。
附图说明
图1为本发明实施例提供的一种高频高线性GaN HEMT器件的结构示意图;
图2为本发明实施例提供的一种常规浮空栅器件与倾斜栅场板浮空栅的GaN HEMT器件的速场关系对比图;
图3为本发明实施例提供的一种常规浮空栅器件与倾斜栅场板浮空栅的GaN HEMT器件的电场分布对比图;
图4为本发明实施例提供的一种高频高线性GaN HEMT器件的制备方法的流程示意图;
图5为本发明实施例提供的另一种高频高线性GaN HEMT器件的制备方法的流程示意图;
图6a-图6p为本发明实施例提供的一种高频高线性GaN HEMT器件的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种高频高线性GaN HEMT器件的结构示意图。
该高频高线性GaN HEMT器件包括:衬底层1、缓冲层2、势垒层3、牺牲层4、源电极5、漏电极6和栅电极7。其中,缓冲层2位于衬底层1上;源电极5位于缓冲层2的一端,漏电极6位于缓冲层2的另一端;势垒层3位于缓冲层2上且位于源电极5和漏电极6之间;牺牲层4位于势垒层3上且位于源电极5和漏电极6之间。栅电极7包括栅脚71和栅帽72,栅脚71的底端部分位于势垒层3上且位于牺牲层4中间,底端部分靠近漏电极6的侧面与势垒层3的表面之间形成第一倾斜角α,且栅脚71底部的长度小于栅脚71顶部的长度;栅帽72位于栅脚71的顶部表面。栅脚71和栅帽72共同形成具有倾斜栅场板的浮空T型栅结构,该具有倾斜栅场板的浮空T型栅结构靠近源电极5。
具体的,栅脚71由底端部分和顶端部分形成,顶端部分位于底端部分上,二者形成一体;底端部分位于牺牲层4的中间,且底端部分的底部与势垒层3接触。底端部分的两个侧面与牺牲层4的侧面相接触,其中靠近漏电极6的侧面与势垒层3的表面之间形成第一倾斜角α,即靠近漏电极6的侧面呈倾斜设置,同时,栅脚71底部的长度小于栅脚71顶部的长度,此时,靠近漏电极6的侧面由下至上向漏电极6一侧倾斜。
在一个具体实施例中,第一倾斜角α的范围15°-75°。
在一个具体实施例中,远离漏电极6的侧面可以垂直于势垒层3,此时,栅脚71的底端部分为倒直角梯形结构;远离漏电极6的侧面也可以倾斜设置,其由下至上向源电极5一侧倾斜,与势垒层3之间形成第二倾斜角β,此时,栅脚71的底端部分为倒梯形结构。
优选的,底端部分远离漏电极6的侧面与势垒层3之间形成第二倾斜角β。
在一个具体实施例中,第二倾斜角β的范围15°-75°。
在一个具体实施例中,第一倾斜角α的角度与第二倾斜角β的角度可以不相等,此时,栅脚71的底端部分为非等腰梯形结构;第一倾斜角α的角度与第二倾斜角β的角度也可以相等,此时,栅脚71的底端部分为等腰梯形结构。优选的,第一倾斜角α的角度与第二倾斜角β的角度相等。
进一步的,不同的倾斜角可以通过调节不同的刻蚀条件形成,其中,不同的刻蚀条件为刻蚀机腔体上下电极功率。
在一个具体实施例中,栅电极7为亚微米栅,其栅脚71底部的长度小于100nm,即,栅电极7与势垒层3接触的部分小于100nm。
在一个具体实施例中,衬底层1的材料包括SiC、蓝宝石、Si、GaN中的一种或多种,缓冲层2的材料包括GaN,势垒层3的材料包括AlGaN、AlN、InAlN、ScAlN、InAlGaN、N面GaN中的一种或多种,牺牲层4的材料包括SiN、SiO2、Al2O3等绝缘材料中的一种或多种。牺牲层4的厚度为20-50nm。
请参见图2,图2为本发明实施例提供的一种常规浮空栅器件与倾斜栅场板浮空栅的GaN HEMT器件的速场关系对比图。为了实现更高工作频率的应用需求,GaN HEMT器件的等比例缩小导致器件栅脚处的非均匀强场效应加剧,这导致具有垂直型栅脚浮空T型栅GaNHEMT器件的沟道饱和载流子速度下降严重,进而使得器件跨导平坦度随着毫米波器件栅长的减小急剧恶化。而本实施例中,栅电极采用倾斜栅场板结合浮空T型栅结构,其沟道饱和载流子速度下降平缓,使得小栅长毫米波器件跨导轮廓的下降得到有效抑制。
请参见图3,图3为本发明实施例提供的一种常规浮空栅器件与倾斜栅场板浮空栅的GaN HEMT器件的电场分布对比图。由图3可见,倾斜栅场板浮空栅的GaN HEMT器件的沟道场强度小于常规浮空栅器件的沟道场强度,其电场峰值得到抑制。
进一步的,具有倾斜栅场板的浮空T型栅结构,其电场峰值得到有效抑制,但随着倾斜栅角的增大,电场在栅脚处的非均匀场强抑制更明显,同时,器件的频率特性有一定的退化,因此需要在高频器件的应用频率和线性度之间进行折中,以满足不同的应用需求。
本实施例的高频高线性GaN HEMT器件中,栅电极由栅脚和栅帽形成,且栅脚的底端部分靠近漏电极的侧面与势垒层的表面之间形成第一倾斜角,形成具有倾斜栅场板的浮空T型栅结构,可以通过栅场板抑制栅下峰值电场,缓解饱和载流子在高场的下降速度,进而提升高频毫米波器件线性度特性,有效缓解了超高频器件随着栅长减小,器件的跨导轮廓在较高栅压下急剧下降,进而影响器件线性度的问题,满足了W波段及更高频率以上的应用需求。
本实施例的高频高线性GaN HEMT器件采用具有倾斜栅场板的浮空T型栅结构,可以通过电子束曝光高分辨率的单层胶,实现亚微米(<100nm)栅的制作。
实施例二
请参见图4、图5和图6a-图6p,图4为本发明实施例提供的一种高频高线性GaNHEMT器件的制备方法的流程示意图,图5为本发明实施例提供的另一种高频高线性GaNHEMT器件的制备方法的流程示意图,图6a-图6p为本发明实施例提供的一种高频高线性GaNHEMT器件的制备方法的过程示意图。该制备方法包括步骤:
S1、在外延基片的势垒层3一端制备源电极5,另一端制备漏电极6,其中,外延基片包括依次层叠的衬底层1、缓冲层2、势垒层3。包括步骤:
S11、获取外延基片,请参见图6a。初始材料外延基片包括由下而上依次层叠的衬底层1、缓冲层2、势垒层3。该外延基片可以为购买的外延基片,也可以为通过MOCVD、MBE在衬底层1上依次生长缓冲层2和势垒层3得到的外延基片。
S12、在势垒层3上光刻源漏图形并沉积源漏金属,之后进行热退火,形成欧姆接触,得到源电极5和漏电极6,请参见图6b。
S121、在势垒层3上光刻源电极区域和漏电极区域。
具体的,在势垒层3上进行双层光刻胶的涂覆,将完成涂胶和甩胶的样品放入光刻机中对已涂胶的表面进行曝光,并将完成曝光的样品放入显影液中移除光刻区域的光刻胶和剥离胶,形成源端和漏端的光刻区域。
S122、在源端和漏端光刻区域蒸镀欧姆金属叠层。
具体的,对光刻好的区域进行等离子体处理,去除光刻区域的残胶,之后将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极区域和漏电极区域内的势垒层3上以及源电极区域和漏电极区域外的光刻胶上蒸发Ti/Al/Ni/Au的叠层金属。
对完成欧姆金属蒸发的样品进行剥离,以移除源电极和漏电极外的欧姆金属、光刻胶和剥离胶,再用超纯水冲洗样品并用氮气吹干。
S123、将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极5和漏电极6内势垒层上的欧姆金属下沉至GaN缓冲层2,从而形成欧姆金属与异质结沟道之间的欧姆接触。
S13、在势垒层3上光刻有源区的电隔离区域,利用利用感应耦合等离子体ICP工艺制作器件有源区的电隔离。
S131、在势垒层3上光刻电隔离区域。
首先,将样品放在210℃的热板上烘烤10min;然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3000转/mim,并将样品放在100℃的热板上烘烤1min;最后,将样品放入光刻机中对电隔离区域内的光刻胶进行曝光,再将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S132、在势垒层上刻蚀电隔离区域。
首先,利用感应耦合等离子体刻蚀工艺(Inductively Coupled Plasma,ICP)工艺依次刻蚀电隔离区域的势垒层、缓冲层,以实现有源区的台面隔离,其总的刻蚀深度为130nm;然后,将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,再用超纯水冲洗样品并用氮气吹干。
S2、在源电极5和漏电极6之间的势垒层3上制备牺牲层4,请参见图6c。
具体的,在源电极5、漏电极6和有源区的势垒层3上,利用化学气相沉积工艺生长牺牲层材料,化学气相沉积工艺可以为等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)、低压力化学气相沉积法Low Pressure ChemicalVapor Deposition,LPCVD或等离子体增强原子层沉积法(Plasma Enhanced Atomic LayerDeposition,PEALD)等,然后去除掉源电极5、漏电极6上的牺牲层材料,得到牺牲层4。
具体的,牺牲层4的材料包括SiN、SiO2、Al2O3等绝缘材料中的一种或多种,牺牲层4的厚度为20-50nm。
S3、对牺牲层4进行刻蚀,形成具有倾斜角度的凹槽41,其中,凹槽41靠近漏电极6的侧面与势垒层3的表面之间形成第一倾斜角α,且所凹槽41的底部长度小于顶部长度。具体包括步骤:
S31、在牺牲层4、源电极5和漏电极6的表面制备电子束光刻胶,并对电子束光刻胶进行曝光、显影和定影,形成栅脚区域,请参见图6d、图6e和图6f。
首先,将步骤S2得到的样品放在210℃的热板上烘烤10min,去除样品表面的水汽。
然后,进行第一层电子束光刻胶的涂覆,其第一层电子束光刻胶可以为聚甲基丙烯酸甲酯PMMA、ZEP520、AR-P6200.09等具有高分辨率、低灵敏度的电子束光刻胶;其甩胶转速为3000rad/min~5000rad/min,甩胶厚度为150nm~200nm,之后将样品放在200℃的热板上后烘5min。
最后,对甩好胶的衬底样品进行曝光、显影和定影,裸露出刻牺牲层4,使第一层电子束光刻胶层形成20~100nm的亚微米细栅条,形成栅脚区域。特别地,电子束的曝光可以采用NB5光刻机,其曝光剂量可以为7C/m2,显影可以用甲基异丁基酮MIBK:异丙醇IPA=1:3的显影液显影PMMA,也可以用AR600-546对AR-6200.09进行显影。
S32、通过调节横向和纵向的刻蚀比例,对栅脚区域的牺牲层4进行刻蚀,形成具有倾斜角度的凹槽41,请参见图6g和图6h。
利用ICP刻蚀工艺移除栅条区域的牺牲层4,其刻蚀的等离子体为CF4和O2,通过调节RF射频功率与偏压功率为80W/10W、100W/20W、70W/5W等,调节等离子体对细栅条光刻区域的牺牲层4的横向和纵向之间刻蚀比例不同,实现不同倾斜角度的凹槽结构,其倾斜角为15°-75°,例如可以为15°、30°、45°、60°、75°等不同倾角。倾斜角越小,跨导平坦度越高,器件频率特性下降,所以在制作过程中需注意折中。特别地,其刻蚀深度与牺牲层4保持一致,为20~50nm。通过上述步骤,形成具有倾斜角度的凹槽41,该具有倾斜角度的凹槽41为“倒梯形”的倾斜凹槽。
具体的,该具有倾斜角度的凹槽41靠近漏电极6的侧面与势垒层3的表面之间形成第一倾斜角α,且所凹槽41的底部长度小于顶部长度,即凹槽41的开口逐渐增大;远离漏电极6的侧面与势垒层3的表面之间可以垂直,也可以形成第二倾斜角β,优选的,凹槽41远离漏电极6的侧面与势垒层3的表面之间形成第二倾斜角β。
S4、在倾斜凹槽41中制备栅脚71,使得栅脚71的高度大于倾斜凹槽41的深度。具体包括步骤:
S41、在凹槽41和电子束光刻胶的表面蒸镀栅脚金属,使得栅脚金属的厚度小于电子束光刻胶的厚度,请参见图6i。
本实施例中,可以采用物理气相沉积形成栅脚金属,例如蒸发或者溅射工艺。
首先,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅电极区域内的势垒层(即凹槽41)和栅电极区域外的光刻胶上蒸发栅金属,该栅金属是由下向上依次由Ni、Au组成的双层金属结构。特别地,栅脚金属的厚度可以为40nm/60nm,其厚度应该小于第一层电子束光刻胶厚度,便于剥离电子束光刻胶;例如,栅脚金属厚度为第一层电子束光刻胶厚度的一半。
S42、采用撕蓝膜工艺对电子束光刻胶表面的栅脚金属进行剥离,得到栅脚71,请参见图6j和图6k。
具体的,采用撕蓝膜工艺对栅脚以外区域即电子束光刻胶表面的栅脚金属进行剥离,操作方法为:将蓝膜轻附在样品表面,用手指沿着相同方向抚平蓝膜,然后沿同一方向剥离栅脚金属,裸露出电子束光刻胶,因电子束光刻胶的厚度远大于栅脚金属厚度,所以栅脚区域的金属黏附在势垒层3表面形成栅脚71。
S5、在栅脚71的顶部表面制备栅帽72,栅脚71和栅帽72形成栅电极7。
S51、在电子束光刻胶、栅脚71的表面涂第一感光光刻胶和第二感光光刻胶,使得第一感光光刻胶的厚度大于第二感光光刻胶的厚度,并采用步进式光刻机对第一感光光刻胶和第二感光光刻胶进行光刻以露出栅脚71和部分电子束光刻胶,使得第一感光光刻胶的显影长度大于第二感光光刻胶的显影长度,形成栅帽区域,请参见图6l、图6m和图6n。
首先,将样品放在200℃的热板上烘烤5min;然后,在电子束光刻胶上进行第一感光光刻胶即剥离胶的涂胶和甩胶,其甩胶厚度为0.35μm,并将样品放在200℃的热板上烘烤5min;接着,在剥离胶上进行第二感光光刻胶的涂胶和甩胶,其甩胶厚度为0.77μm,并将样品放在90℃的热板上烘烤1min;之后,将完成涂胶的样品放入步进式光刻机中对栅电极区域内的光刻胶进行曝光;最后,将完成曝光的样品放入显影液中移除栅电极区域内的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干。
具体的,由于第一感光光刻胶和第二感光光刻胶对显影的程度不同,因此,经过上述步骤后第一感光光刻胶的显影长度大于第二感光光刻胶的显影长度,从而形成undercut结构,该结构有利于后续栅帽金属的剥离。
S52、在第二感光光刻胶、露出的栅脚71和部分电子束光刻胶上蒸发栅帽金属,并移除第二感光光刻胶上的栅帽金属、第二感光光刻胶、第一感光光刻胶和电子束光刻胶,形成栅帽72,请参见图6o和图6p。
首先,将有栅帽光刻图形的样品放入等离子去胶机中进行底膜处理,其处理的时间为5min;然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅帽区域内的栅脚71上、电子束光刻胶上和栅帽区域外的第二感光光刻胶上蒸发栅帽金属,该栅帽金属为Au,与第一层蒸镀的栅脚金属粘连,形成完整的浮空T型栅结构;最后,对完成栅金属蒸发的样品进行剥离,以移除栅电极区域外的栅金属、光刻胶和剥离胶,用超纯水冲洗样品并用氮气吹干后形成栅电极7。
S6、在完成栅电极7制作的器件表面制备金属互联层。
S61、在完成栅电极7制作的器件表面制备刻蚀牺牲层,并在刻蚀牺牲层上光刻金属互联开孔区,利用ICP工艺依次刻蚀掉互联开孔区的刻蚀牺牲层。
首先,将样品放在200℃的热板上烘烤5min。然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500转/mim,并将样品放在90℃的热板上烘烤1min。接着,将样品放入光刻机中对金属互联开孔区域内的光刻胶进行曝光。之后,将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。最后,利用ICP刻蚀工艺在反应气体为CF4和O2,反应腔室压力为10mTorr,上电极和下电极的射频功率分别为100W和10W的条件下,移除互联开孔区域内的刻蚀牺牲层,形成金属互联开孔区。
S62、在金属互联开孔区的源电极5和漏电极6以及未开孔刻蚀的刻蚀牺牲层上光刻金属互联层区域,并利用电子束蒸发工艺制作金属互联层。
S621、在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的刻蚀牺牲层上光刻金属互联层区域。
首先,将完成金属互联开孔刻蚀的样品放在200℃的热板上烘烤5min;然后,在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的刻蚀牺牲层上进行剥离胶的涂胶和甩胶,其甩胶厚度为0.35μm,并将样品放在200℃的热板上烘烤5min;接着,在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.77μm,并将样品放在90℃的热板上烘烤1min;最后,将完成涂胶和甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光,再将完成曝光的样品放入显影液中移除金属互联区域内的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干,形成金属互联层区域。
S622、在金属互连层区域内的电极和刻蚀牺牲层以及金属互连区域外的光刻胶上蒸发金属互连层。
首先,将有金属互连层区域的样品放入等离子去胶机中进行底膜处理,其处理的时间为5min;然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在金属互连层区域内的电极和刻蚀牺牲层以及金属互连区域外的光刻胶上蒸发互联金属,形成金属互联层,该金属互联层是由下向上依次由Ti和Au两层组成的金属堆栈结构,以引出电极;最后,对完成互联金属蒸发的样品进行剥离,以移除金属互联区层以外的金属、光刻胶和剥离胶,并用超纯水冲洗样品并用氮气吹干,完成器件制作。
传统的浮空T型栅结构的栅帽和栅脚均采用电子束曝光,大大降低了生产效率,难以满足大批量的生产需求。而本实施例的高频高线性GaN HEMT器件的制备方法中,同时采用电子束光刻工艺与步进式光刻工艺结合,能够有效提高器件的生产效率和器件质量。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种高频高线性GaN HEMT器件,其特征在于,包括:衬底层(1)、缓冲层(2)、势垒层(3)、牺牲层(4)、源电极(5)、漏电极(6)和栅电极(7),其中,
所述缓冲层(2)位于所述衬底层(1)上;所述源电极(5)位于所述缓冲层(2)的一端,所述漏电极(6)位于所述缓冲层(2)的另一端;所述势垒层(3)位于所述缓冲层(2)上且位于所述源电极(5)和所述漏电极(6)之间;所述牺牲层(4)位于所述势垒层(3)上且位于所述源电极(5)和所述漏电极(6)之间;
所述栅电极(7)包括栅脚(71)和栅帽(72),所述栅脚(71)的底端部分位于所述势垒层(3)上且位于所述牺牲层(4)中间,所述底端部分靠近所述漏电极(6)的侧面与所述势垒层(3)的表面之间形成第一倾斜角,且所述栅脚(71)底部的长度小于所述栅脚(71)顶部的长度;所述栅帽(72)位于所述栅脚(71)的顶部表面。
2.根据权利要求1所述的高频高线性GaN HEMT器件,其特征在于,所述底端部分远离所述漏电极(6)的侧面与所述势垒层(3)的表面之间形成第二倾斜角。
3.根据权利要求2所述的高频高线性GaN HEMT器件,其特征在于,所述第一倾斜角的范围15°-75°,所述第二倾斜角的范围为15°-75°。
4.根据权利要求2所述的高频高线性GaN HEMT器件,其特征在于,所述第一倾斜角的角度与所述第二倾斜角的角度相等。
5.根据权利要求1所述的高频高线性GaN HEMT器件,其特征在于,所述栅脚(71)底部的长度小于100nm。
6.一种高频高线性GaN HEMT器件的制备方法,其特征在于,包括步骤:
S1、在外延基片的缓冲层(2)一端制备源电极(5),另一端制备漏电极(6),其中,所述外延基片包括依次层叠的衬底层(1)、缓冲层(2)、势垒层(3);
S2、在所述源电极(5)和所述漏电极(6)之间的所述势垒层(3)上制备牺牲层(4);
S3、对所述牺牲层(4)进行刻蚀,形成具有倾斜角度的凹槽(41),其中,所述凹槽(41)靠近所述漏电极(6)的侧面与所述势垒层(3)的表面之间形成第一倾斜角,且所凹槽(41)的底部长度小于顶部长度;
S4、在所述倾斜凹槽(41)中制备栅脚(71),使得所述栅脚(71)的高度大于所述倾斜凹槽(41)的深度;
S5、在所述栅脚(71)的顶部表面制备栅帽(72),所述栅脚(71)和所述栅帽(72)形成栅电极(7)。
7.根据权利要求6所述的高频高线性GaN HEMT器件的制备方法,其特征在于,步骤S3包括:
S31、在所述牺牲层(4)、所述源电极(5)和所述漏电极(6)的表面制备电子束光刻胶,并对所述电子束光刻胶进行曝光、显影和定影,形成栅脚区域;
S32、通过调节横向和纵向的刻蚀比例,对所述栅脚区域的所述牺牲层(4)进行刻蚀,形成所述具有倾斜角度的凹槽(41)。
8.根据权利要求7所述的高频高线性GaN HEMT器件的制备方法,其特征在于,步骤S4包括步骤:
S41、在所述凹槽(41)和所述电子束光刻胶的表面蒸镀栅脚金属,使得所述栅脚金属的厚度小于所述电子束光刻胶的厚度;
S42、采用撕蓝膜工艺对所述电子束光刻胶表面的所述栅脚金属进行剥离,得到所述栅脚(71)。
9.根据权利要求8所述的高频高线性GaN HEMT器件的制备方法,其特征在于,步骤S5包括:
S51、在所述电子束光刻胶、所述栅脚(71)的表面涂第一感光光刻胶和第二感光光刻胶,使得所述第一感光光刻胶的厚度大于所述第二感光光刻胶的厚度,并采用步进式光刻机对所述第一感光光刻胶和所述第二感光光刻胶进行光刻以露出所述栅脚(71)和部分所述电子束光刻胶,使得所述第一感光光刻胶的显影长度大于所述第二感光光刻胶的显影长度,形成栅帽区域;
S52、在所述第二感光光刻胶、露出的所述栅脚(71)和部分所述电子束光刻胶上蒸发栅帽金属,并移除所述第二感光光刻胶上的栅帽金属、所述第二感光光刻胶、所述第一感光光刻胶和所述电子束光刻胶,形成所述栅帽(72)。
10.根据权利要求6所述的高频高线性GaN HEMT器件的制备方法,其特征在于,所述凹槽(41)远离所述漏电极(6)的侧面与所述势垒层(3)的表面之间形成第二倾斜角。
CN202210895598.XA 2022-07-26 2022-07-26 一种高频高线性GaN HEMT器件及制备方法 Pending CN115347044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210895598.XA CN115347044A (zh) 2022-07-26 2022-07-26 一种高频高线性GaN HEMT器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210895598.XA CN115347044A (zh) 2022-07-26 2022-07-26 一种高频高线性GaN HEMT器件及制备方法

Publications (1)

Publication Number Publication Date
CN115347044A true CN115347044A (zh) 2022-11-15

Family

ID=83950659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210895598.XA Pending CN115347044A (zh) 2022-07-26 2022-07-26 一种高频高线性GaN HEMT器件及制备方法

Country Status (1)

Country Link
CN (1) CN115347044A (zh)

Similar Documents

Publication Publication Date Title
JP6726710B2 (ja) 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
US7419862B2 (en) Method of fabricating pseudomorphic high electron mobility transistor
US7973368B2 (en) Semiconductor device with T-gate electrode
CN111430456A (zh) 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
KR101583094B1 (ko) 반도체 소자 및 이의 제조방법
WO2020052204A1 (zh) 一种基于电荷分部调制的高线性毫米波器件
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
US8901608B2 (en) Transistor and method of fabricating the same
WO2021012340A1 (zh) 一种具有分割子器件的GaN高电子迁移率晶体管及其制造方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN115347044A (zh) 一种高频高线性GaN HEMT器件及制备方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN113972270A (zh) 场效应管、其制备方法及电子电路
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN115241285A (zh) 一种浮空t型栅及其制备方法
US9209266B2 (en) High electron mobility transistor and manufacturing method thereof
CN117059660B (zh) 一种GaN基HEMT器件及其制备方法和应用
CN113540229B (zh) 半导体器件及其制作方法
CN113745324B (zh) 一种准垂直结构射频器件及制作方法
CN112928022B (zh) 高电子场效应晶体管及其制作方法
CN117476460A (zh) 一种基于栅极终端电场调控的氮化镓器件制备方法及器件
CN116960181A (zh) 一种基于量子阱自对准栅的多沟道异质结器件及制作方法
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN115050831A (zh) 一种用于提升线性度的GaN HEMT器件及其制备方法
CN116387156A (zh) 一种对帽层access区域进行不完全刻蚀方式的器件结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination