CN116960181A - 一种基于量子阱自对准栅的多沟道异质结器件及制作方法 - Google Patents

一种基于量子阱自对准栅的多沟道异质结器件及制作方法 Download PDF

Info

Publication number
CN116960181A
CN116960181A CN202310601377.1A CN202310601377A CN116960181A CN 116960181 A CN116960181 A CN 116960181A CN 202310601377 A CN202310601377 A CN 202310601377A CN 116960181 A CN116960181 A CN 116960181A
Authority
CN
China
Prior art keywords
channel
region
layer
gate
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310601377.1A
Other languages
English (en)
Inventor
芦浩
邓龙格
周立坤
杨凌
马晓华
侯斌
张濛
武玫
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310601377.1A priority Critical patent/CN116960181A/zh
Publication of CN116960181A publication Critical patent/CN116960181A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于量子阱自对准栅的多沟道异质结器件及制作方法，包括：自下而上的衬底层、缓冲层、第一沟道层、第二沟道层和势垒层，以及设置于势垒层上的源电极、漏电极、第一和第二栅电极；从俯视角度看，第一和第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；沟道区域和栅区域自下到上包括缓冲层、第一沟道层、第二沟道层和势垒层，且栅区域为锯齿结构；沟道隔离区域为凹槽结构；钝化区域包括沟道区域两侧的钝化层和沟道区域势垒层上的钝化层；沟道区域和栅区域通过沟道隔离区域隔离并形成栅控MOS电容；钝化区域用于钝化沟道区域及调控栅控MOS电容的电容值。本发明提高了器件的频率特性。

Description

一种基于量子阱自对准栅的多沟道异质结器件及制作方法
技术领域
本发明属于半导体技术领域，具体涉及一种基于量子阱自对准栅的多沟道异质结器件及制作方法。
背景技术
为了解决GaN器件在射频应用领域所面临的功率输出和频率特性的问题，目前采用的栅控技术大多是缩小栅长。然而缩小栅长会带来短沟道效应，需要额外的手段增强栅控，但由此可能会引入寄生电容影响频率特性，因此如何在保证击穿和栅控性能的基础上提高频率特性是需要解决的难点。
针对上述问题，目前国内外具体的方法有：2013年，D.Denninghoff等人发表的文章“DENNINGHOFF D，LU J，AHMADI E，et al.N-polar GaN/InAlN/AlGaN MIS-HEMTs with1.89S/mm extrinsic transconductance,4A/mm drain current,204GHz f T and 405GHzf max[M].71st Device Research Conference.IEEE.2013:197-198.”中提出利用N面GaN和T栅技术，使得在90nm栅长下可以实现ft/fmax＝163/405GHz；2020年，J.S Moon等人发表的文章“MOON J-S，WONG J，GRABAR B，et al.360GHz f<sub>MAX</sub>Graded-ChannelAlGaN/GaN HEMTs for mmW Low-Noise Applications[J].IEEE Electron DeviceLetters，2020，41(8)：1173-1176.”中提出利用渐变AlGaN势垒结构在保证漏电可靠性的基础上，大幅降低了寄生电容，使得在50nm栅长下可以实现ft/fmax达到170/363GHz；2019年，SZhang等人发表的文章“ZHANG S，WEI K，MAX，et al.Millimeter-wave AlGaN/GaN HEMTbreakdown voltage enhancement by a recessed float field plate[J].AppliedPhysics Express，2019，12(5)：054007.”中提出利用浮空栅结构，使得在200nm栅长下可以实现ft/fmax＝62.4/125GHz。然而，目前缺少通过改变栅控结构从而提高频率特性的尝试，为了得到更好的输出特性，利用器件的垂直方向制作多沟道器件是容易的方法，目前已有多沟道器件的报道。比如Wieck等人发表的文章“WIECK A，PLOOG K.In-plane-gatedquantum wire transistor fabricated with directly written focused ion beams[J].Applied Physics Letters，1990，56(10)：928-930.”中提出的量子阱平面栅控结构，其通过控制多个2DEG的沟道电场，从而达到栅控效果，其栅和沟道之间的电容为空气电容，电容值非常小；将这种栅控结构应用在多沟道异质结器件中，能让常规HEMT结构中的势垒电容或者钝化层电容变为极小的空气电容，从而大幅提升多沟道异质结器件的频率特性，使其有应用在THz频段的潜力。
但是，目前的平面多沟道器件会面临下层沟道无法有效栅控，导致具有很高的阈值电压等问题，降低了器件的频率特性；同时，需要衍生出复杂的外围电路偏置设计，影响多沟道器件的应用前景。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于量子阱自对准栅的多沟道异质结器件及制作方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供了一种基于量子阱自对准栅的多沟道异质结器件，包括：
自下而上设置的衬底层、缓冲层、第一沟道层、第二沟道层和势垒层，以及设置于所述势垒层的源电极、漏电极、第一栅电极和第二栅电极，所述源电极和所述漏电极相对分布；所述第一栅电极和所述第二栅电极相对分布；其中，
从俯视角度看，所述第一栅电极和所述第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；所述沟道区域和所述栅区域自下到上均包括所述缓冲层、所述第一沟道层、所述第二沟道层和所述势垒层；所述沟道隔离区域为从上到下贯穿所述势垒层、所述第二沟道层、所述第一沟道层直至所述缓冲层内的凹槽结构；所述钝化区域包括所述沟道区域两侧的钝化层和所述沟道区域的势垒层上的钝化层；所述沟道区域和所述栅区域通过所述沟道隔离区域隔离并形成栅控MOS电容结构；所述沟道区域具有自对准的本征极化沟道特性；所述钝化区域用于钝化所述沟道区域及调控栅控MOS电容结构的电容值。
在本发明的一个实施例中，所述栅区域的锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种。
在本发明的一个实施例中，所述沟道隔离区域的凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。
在本发明的一个实施例中，所述沟道区域两侧的钝化层材料选择及其横向厚度由器件自身的应用频段和功率输出需求决定。
在本发明的一个实施例中，所述沟道区域和所述栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％。
第二方面，本发明实施例提供了基于量子阱自对准栅的多沟道异质结器件的制作方法，包括：
在衬底层上依次生长缓冲层、第一沟道层、第二沟道层和势垒层；
在所述势垒层上光刻源电极和漏电极区域，并在所述源电极和漏电极区域蒸发欧姆金属并退火形成源电极和漏电极；
在所述势垒层上光刻栅电极区域，并在所述栅电极区域蒸发肖特基金属形成第一栅电极和第二栅电极；
刻蚀所述第一栅电极和所述第二栅电极之间的所述势垒层、所述第二沟道层、所述第一沟道层直至所述缓冲层内形成第一凹槽和第二凹槽；其中，所述第一凹槽和所述第二凹槽之间形成沟道区域；所述第一栅电极与所述第一凹槽之间，以及所述第二凹槽和所述第二栅电极之间分别形成栅区域；
利用湿法刻蚀工艺刻蚀所述第一凹槽和所述第二凹槽的侧壁，以获得侧壁光滑的所述第一凹槽和所述第二凹槽；
在所述第一凹槽和所述第二凹槽内，以及所述沟道区域的势垒层上生长钝化层形成钝化区域；
刻蚀部分所述第一凹槽和部分所述第二凹槽内的钝化层形成沟道隔离区域；
其中，从俯视角度看，在所述第一栅电极和所述第二栅电极之间，以所述沟道区域为中心，对称形成有所述钝化区域、所述沟道隔离区域和所述栅区域。
在本发明的一个实施例中，刻蚀形成的所述栅区域为锯齿结构；所述锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种。
在本发明的一个实施例中，生长所述钝化层的过程中，所述钝化层的材料选择及所述沟道区域两侧的钝化层的横向厚度由器件自身的应用频段和功率输出需求决定。
在本发明的一个实施例中，刻蚀形成的所述沟道隔离区域为凹槽结构，且所述凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。
在本发明的一个实施例中，刻蚀形成所述沟道隔离区域中，所述沟道区域和所述栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％。
本发明的有益效果：
本发明提出的基于量子阱自对准栅的多沟道异质结器件，是一类新型的多沟道GaN HEMT器件，具体地：该器件包括自下而上设置的衬底层、缓冲层、第一沟道层、第二沟道层和势垒层，以及设置于势垒层的源电极、漏电极、第一栅电极和第二栅电极，源电极和漏电极相对分布；第一栅电极和第二栅电极相对分布；其中，从俯视角度看，第一栅电极和第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；沟道区域和栅区域自下到上均包括缓冲层、第一沟道层、第二沟道层和势垒层，且栅区域为锯齿结构；沟道隔离区域为从上到下贯穿势垒层、第二沟道层、第一沟道层直至缓冲层内的凹槽结构；钝化区域包括沟道区域两侧的钝化层和沟道区域的势垒层上的钝化层；沟道区域和栅区域通过沟道隔离区域隔离并形成栅控MOS电容结构；沟道区域具有自对准的本征极化沟道特性；钝化区域用于钝化沟道区域及调控栅控MOS电容结构的电容值。可见，本发明实施例提出的器件结构具有以下优点：
(1)、本发明利用多沟道异质结结构形成的量子阱平面内电荷之间的相互电场进行栅控，电场不会通过势垒层，从而让栅寄生电容由介质电容变为空气电容，电容值大大降低，使得栅控结构具有极小的栅寄生电容，从而提高器件的频率特性；
(2)、本发明器件结构具有自对准栅控特性，并有效控制沟道的开启和关断，保持多沟道的高电流输出特性，实现大功率输出的特性；
(3)、本发明在沟道区域引入了鳍型钝化层，即在沟道区域两侧和沟道区域的势垒层上均设置有钝化层，不仅能钝化半导体表面，优化沟道区域的陷阱密度并降低了电流崩塌，还能通过调节钝化层材料的介电常数及其横向厚度来折中频率特性和栅控能力，使得器件能在保证应用频率下达到最佳栅控效果；
(4)、本发明栅区域为锯齿结构，通过该锯齿结构的设计可以达到调制电场从而增强栅控的效果，在不进一步增大寄生电容的情况下达到增强栅控的目的；
(5)、本发明沟道隔离区域为凹槽结构，凹槽结构会影响器件电场分布，从而影响衬底漏电，通过合理凹槽结构的设计来控制漏电机制，以保证高应用频率下的低漏电特性；
(6)、本发明无需外围电路偏置设计就可以应用于毫米波乃至THz频率特性的场景需求中。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于量子阱自对准栅的多沟道异质结器件的俯视面结构示意图；
图2(a)～图2(b)是本发明实施例提供的基于量子阱自对准栅的多沟道异质结器件中另两种栅区域的结构示意图；
图3(a)～图3(c)是本发明实施例提供的基于量子阱自对准栅的多沟道异质结器件中三种沟道隔离区域的结构示意图；
图4是本发明实施例提供的一种基于量子阱自对准栅的多沟道异质结器件的制作方法的流程示意图；
图5(a)～图5(e)是本发明实施例提供的基于量子阱自对准栅的多沟道异质结器件的制作方法对应的结构示意图。
附图标记说明：
1-衬底层；2-缓冲层；3-第一沟道层；4-第二沟道层；5-势垒层；6-钝化层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
目前的平面栅结构由于势垒层或栅下钝化层的存在，导致寄生电容过大，并且在多沟道器件中，平面栅结构难以控制下层沟道。因此，需要设计新型栅控结构以解决上述背景技术存在的问题。针对该需求，本发明实施例提供了一种基于量子阱自对准栅的多沟道异质结器件及制作方法。
第一方面，请参见图1，本发明实施例提供了一种基于量子阱自对准栅的多沟道异质结器件，包括：
自下而上设置的衬底层1、缓冲层2、第一沟道层3、第二沟道层4和势垒层5，以及设置于势垒层5的源电极、漏电极、第一栅电极和第二栅电极，源电极和漏电极相对分布；第一栅电极和第二栅电极相对分布；其中，
从俯视角度看，第一栅电极和第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；沟道区域和栅区域自下到上均包括缓冲层2、第一沟道层3、第二沟道层4和势垒层5；沟道隔离区域为从上到下贯穿势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内的凹槽结构；钝化区域包括沟道区域两侧的钝化层6和沟道区域的势垒层5上的钝化层6；沟道区域和栅区域通过沟道隔离区域隔离并形成栅控MOS电容结构；沟道区域具有自对准的本征极化沟道特性；钝化区域用于钝化沟道区域及调控栅控MOS电容结构的电容值。
本发明实施例中衬底层1可以为SiC衬底；缓冲层2可以为GaN；势垒层5可以为AlN、AlGaN、或InAlGaN等；第一沟道层3和第二沟道层4之间采用AlGaN/GaN、InGaN/GaN或AlN/GaN体系等。
本发明实施例中栅区域的锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种。如图1所示的矩形结构的栅区域，图2(a)和图2(b)所示的三角形结构、或弧形结构。因为尖端放电现象，能在尖端区域产生强电场，对沟道起到更好的栅控作用，可以通过栅区域不同形状的设计来调制强电场以达到增强栅控的目的。
本发明实施例中沟道隔离区域的凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。比如图3(a)～图3(c)所示，但也并不局限于图3(a)～图3(c)所示的凹槽结构。由于不同形状的凹槽结构会影响电场分布，从而影响衬底漏电，本发明实施例通过凹槽结构的灵活设计以控制漏电机制。
本发明实施例沟道区域两侧的钝化层6材料选择及其横向厚度由器件自身的应用频段和功率输出需求决定，沟道区域两侧的钝化层6的横向厚度为图2中红色箭头示意。优选地，钝化层6材料包括SiN、SiO2、Al2O3、BN或BCB，具体根据需求进行合理选择。本发明实施例引入侧壁钝化层6除了能实现钝化效果，还能通过调节钝化层6材料的介电常数及其横向厚度，进而来调节寄生电容的大小和栅控电场，在达到应用频率要求的前提下，保持良好的栅控特性。
虽然钝化是一种常用的表面钝化处理手段，但是常规结构中钝化为平面钝化结构，即在势垒层5上方的平面上进行钝化以保护器件表面，功能单一。而在本发明实施例中，该器件为新型的栅控结构，由于侧壁的栅控电场和该区域的电容有关，因此，经发明研究在此处引入鳍型钝化层6，该钝化层6除了可以钝化侧壁陷阱，以降低侧壁的陷阱密度，提高电流特性外，还具有栅控电场的调节作用，具体调节情况通过侧壁钝化层6的材料选择及其横向厚度设计决定，而侧壁钝化层6的材料选择及其横向厚度具体根据器件的应用频段和功率输出需求来决定，即本发明实施例引入侧壁钝化层6不是常规的引入一定厚度的钝化层6即可，随意引入的钝化层6结构参数是不足以保证器件特性。
比如，侧壁钝化层6的横向厚度越厚，栅控MOS电容结构的电容值越大，工作频率越低，栅控电场越强；材料K值越大，栅控MOS电容结构的电容值越大，工作频率越低，栅控电场越强。若运用于THz频段时，侧壁钝化层6的横向厚度不超过2nm，介质选用低K介质比如SiN；若运用于100GHz以下频段时，侧壁钝化层6的横向厚度大于20nm，介质可以采用高K介质。
本发明实施例沟道区域和栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％，沟道隔离区域和钝化区域的横向比值为图3(a)中蓝色箭头与红色箭头示意的比值，即在沟道区域和栅区域之间存在沟道隔离区域和钝化区域中至少一种。
需要说明的是，本发明实施例器件结构不局限于两沟道(第一沟道层3和第二沟道层4)的设计，沟道数量可以为1～5，这里图3(a)～图3(c)以沟道数量为2进行示意说明。
综上所述，本发明实施例提出的基于量子阱自对准栅的多沟道异质结器件，是一类新型的多沟道GaN HEMT器件，具体地：该器件包括自下而上设置的衬底层1、缓冲层2、第一沟道层3、第二沟道层4和势垒层5，以及设置于势垒层5的源电极、漏电极、第一栅电极和第二栅电极，源电极和漏电极相对分布；第一栅电极和第二栅电极相对分布；其中，从俯视角度看，第一栅电极和第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；沟道区域和栅区域自下到上均包括缓冲层2、第一沟道层3、第二沟道层4和势垒层5，且栅区域为锯齿结构；沟道隔离区域为从上到下贯穿势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内的凹槽结构；钝化区域包括沟道区域两侧的钝化层6和沟道区域的势垒层5上的钝化层6；沟道区域和栅区域通过沟道隔离区域隔离并形成栅控MOS电容结构；沟道区域具有自对准的本征极化沟道特性；钝化区域用于钝化沟道区域及调控栅控MOS电容结构的电容值。可见，本发明实施例提出的器件结构具有以下优点：
(1)、本发明实施例利用多沟道异质结结构形成的量子阱平面内电荷之间的相互电场进行栅控，电场不会通过势垒层，从而让栅寄生电容由介质电容变为空气电容，电容值大大降低，使得栅控结构具有极小的栅寄生电容，从而提高器件的频率特性；
(2)、本发明实施例器件结构具有自对准栅控特性，并有效控制沟道的开启和关断，保持多沟道的高电流输出特性，实现大功率输出的特性；
(3)、本发明实施例在沟道区域引入了鳍型钝化层，即在沟道区域两侧和沟道区域的势垒层上均设置有钝化层，不仅能钝化半导体表面，优化沟道区域的陷阱密度并降低了电流崩塌，还能通过调节钝化层材料的介电常数及其横向厚度来折中频率特性和栅控能力，使得器件能在保证应用频率下达到最佳栅控效果；
(4)、本发明实施例栅区域为锯齿结构，通过该锯齿结构的设计可以达到调制电场从而增强栅控的效果，在不进一步增大寄生电容的情况下达到增强栅控的目的；
(5)、本发明实施例沟道隔离区域为凹槽结构，凹槽结构会影响器件电场分布，从而影响衬底漏电，通过合理凹槽结构的设计来控制漏电机制，以保证高应用频率下的低漏电特性；
(6)、本发明实施例无需外围电路偏置设计就可以应用于毫米波乃至THz频率特性的场景需求中。
第二方面，请参见图4，本发明实施例一种基于量子阱自对准栅的多沟道异质结器件的制作方法，包括以下步骤：
S10、在衬底层1上依次生长缓冲层2、第一沟道层3、第二沟道层4和势垒层5。
如图5(a)所示，利用金属有机化学气相沉积(Metal Organic Chemical VaporDeposition，简称MOCVD)方法依次在衬底层1上依次生长缓冲层2、第一沟道层3、第二沟道层4和势垒层5，或直接采用现有由下到上叠层设置的衬底层1、缓冲层2、第一沟道层3、第二沟道层4和势垒层5构成的多沟道器件；并对制作得到的样片或现有样片清洗材料表面，去除材料储存中引入的有机、无机玷污以及表面氧化物，清洗的具体工艺如下：
将样片放置在丙酮中超声2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将样片依次放入丙酮和乙醇中各超声3分钟，在去离子水清洗掉残留的丙酮、乙醇后，用HF(HF：H2O＝1：5)清洗样片30s，最后用去离子水清洗干净并用超纯氮气吹干。
本发明实施例中衬底层1可以为SiC衬底；缓冲层2可以为GaN；势垒层5可以为AlN、AlGaN、或InAlGaN等；第一沟道层3和第二沟道层4之间采用AlGaN/GaN、InGaN/GaN或AlN/GaN体系等。
在这里，并不局限于第一沟道层3和第二沟道层4的多沟道设计，本发明实施例多沟道设计中沟道数量为1～5，全篇示意了2层沟道的设计。
S20、在势垒层5上光刻源电极和漏电极区域，并在源电极和漏电极区域蒸发欧姆金属并退火形成源电极和漏电极。
在形成源电极和漏电极之前，本发明实施例首先用电感耦合等离子体(Inductively Coupled Plasma，简称ICP)设备，刻蚀台面至势垒层5，实现有源区域隔离，图中并未示意，具体地：
A1、在势垒层5上光刻电隔离区域。
首先，将S10得到的样片放在200的热板上烘烤5min；然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90的热板上烘1min；接着，将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
A2、在势垒层5上刻蚀电隔离区域。
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层5，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极RF功率为100w，下电极偏压功率为10w，刻蚀时间为40s。
A3、去除刻蚀后的掩膜。
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
进一步地，在势垒层5上光刻源电极和漏电极区域，并在源电极和漏电极区域蒸发欧姆金属形成源电极和漏电极，图中未示意，具体地：
B1、在势垒层5上光刻源电极和漏电极区域。
首先，将完成台面刻蚀的样片放在200℃的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.65μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对源电极和漏电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除源电极和漏电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
B2、打底膜。
将完成源电极和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
B3、蒸发欧姆金属。
将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的势垒层5上以及源电极和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构。
B4、剥离欧姆金属及退火。
首先，将完成欧姆金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热15min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干。最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极和漏电极区域上的欧姆金属下沉至GaN缓冲层2内，从而形成欧姆金属与异质结沟道之间的欧姆接触，最终形成源电极和漏电极。
S30、在势垒层5上光刻栅电极区域，并在栅电极区域蒸发肖特基金属形成第一栅电极和第二栅电极。
如图5(b)所示，本发明实施例在势垒层5上光刻栅电极区域，并在栅电极区域蒸发肖特基金属形成第一栅电极和第二栅电极，具体地：
C1、在势垒层5上光刻栅电极区域。
首先，将S20得到的样片放在200的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。这里光刻的栅电极区域为锯齿结构，锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种，比如图1、图2(a)～图2(b)所示的栅区域。
C2、打底膜。
将完成栅电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
C3、蒸发肖特基金属。
将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在栅区域内的势垒层5上以及栅电极区域外的光刻胶上蒸发肖特基金属形成第一栅电极和第二栅电极，该肖特基金属是由下向上依次由Ni和Au两层金属组成的金属堆栈结构。
C4、对蒸发肖特基金属的样片进行表面清洗。
首先，将完成肖特基金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干。
S40、刻蚀第一栅电极和第二栅电极之间的势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内形成第一凹槽和第二凹槽；其中，第一凹槽和第二凹槽之间形成沟道区域；第一栅电极与第一凹槽之间，以及第二凹槽和第二栅电极之间分别形成栅区域。
如图5(c)所示，本发明实施例采用ICP工艺干法刻蚀第一栅电极和第二栅电极之间的势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内形成第一凹槽和第二凹槽，具体地：
D1、光刻凹槽区域。
首先，将S30得到的样片放在200℃的热板上烘烤5min；然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；接着，将样片放入光刻机中对凹槽区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除凹槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
D2、刻蚀凹槽区域的势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内。
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层5、第二沟道层4、第一沟道层3直至缓冲层2内形成第一凹槽和第二凹槽，实现2DEG沟道隔离，刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极RF功率为10W～100W，下电极偏压功率为10W。这里可以通过控制刻蚀剂量，形成不同形状的凹槽结构，如图3(a)～3(c)所示，不同形状的凹槽结构会影响电场分布，从而影响衬底漏电，具体通过控制刻蚀条件进而控制漏电机制。比如在干法刻蚀Cl2为20sccm，BCl3为5sccm，上电极RF功率为75W，下电极偏压功率为10W，压力为5mTorr的条件下，可以形成如图2所示的矩形凹槽结构，并在湿法刻蚀后使矩形凹槽结构的刻蚀表面平滑；在干法刻蚀Cl2为20sccm，BCl3为15sccm，上电极RF功率为30W，下电极偏压功率为10W，压力为5mTorr的条件下，可以形成如图3(b)所示的三角形凹槽结构，并在湿法刻蚀后使三角形凹槽结构的刻蚀表面平滑。
D3、去除刻蚀后的掩膜。
将完成凹槽区域刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除凹槽区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
S50、利用湿法刻蚀工艺刻蚀第一凹槽和第二凹槽的侧壁，以获得侧壁光滑的第一凹槽和第二凹槽。
经发明人研究发现，工艺过程中侧壁面临散射问题，如粗糙度散射，由于量子阱平面栅控是由侧壁电场提供，其横向的控制电场会导致2DEG在侧壁发生散射，因此其侧壁粗糙度会对载流子迁移率带来极大的影响，特别是在大栅压摆幅下，不稳定的载流子迁移率会严重损害输出功率，导致射频输出特性恶化。在常规结构中，钝化前的湿法刻蚀处理不是必要步骤；本发明实施例在钝化前需要引入湿法刻蚀处理，这是因为量子阱栅控结构在栅控电场方向没有了势垒层5的保护，导致刻蚀后的侧壁粗糙度很大，具有显著的侧壁粗糙度散射现象，导致降低了器件载流子迁移率和栅控稳定性。因此，为了降低侧壁粗糙度，保证栅控结构器件的性能，本发明实施例在钝化前首先需要采用湿法刻蚀工艺刻蚀第一凹槽和第二凹槽的侧壁，该处理过程是为实现器件功能的必要步骤，这是与常规结构处理中不同之处。
本发明实施例提供了一种可选方案，采用TMAH(四甲基氢氧化铵)基或KOH(氢氧化钾)基湿法刻蚀获得平滑的侧壁，从而降低由于侧面栅控电场导致的侧壁粗糙度散射现象。具体地：
E1、进行湿法刻蚀。
在85℃的温度下，采用25％浓度的TMAH进行浸泡式湿法刻蚀，刻蚀时间为70min；
E2、对刻蚀的样片进行表面清洗。
首先，将样片放入丙酮溶液中超声清洗3mim，其超声强度为3.0；然后，将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；最后，用超纯水冲洗样片并用氮气吹干。
S60、在第一凹槽和第二凹槽内，以及沟道区域的势垒层5上生长钝化层6形成钝化区域。
如图5(d)所示，本发明实施例利用等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，简称PECVD)在第一凹槽和第二凹槽内，以及沟道区域的势垒层5上生长钝化层6形成钝化区域，具体地：
F1、光刻钝化区域。
首先，将S50得到的样片放在200℃的热板上烘烤5min；然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；接着，将样片放入光刻机中对钝化区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除钝化区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
F2、利用PECVD工艺第一凹槽和第二凹槽内，以及沟道区域的势垒层5上生长钝化层6。
其生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W。生长钝化层6的过程中，钝化层6的材料选择及沟道区域两侧的钝化层6的横向厚度由器件自身的应用频段和功率输出需求决定；钝化层6材料包括SiN、SiO2、Al2O3、BN或BCB。
S70、刻蚀部分第一凹槽和部分第二凹槽内的钝化层6形成沟道隔离区域；其中，从俯视角度看，在第一栅电极和第二栅电极之间，以沟道区域为中心，对称形成有钝化区域、沟道隔离区域和栅区域。
如图5(e)所示，本发明实施例利用ICP刻蚀工艺，刻蚀部分第一凹槽和部分第二凹槽内的钝化层6形成沟道隔离区域，具体地：
G1、在第一凹槽和第二凹槽的钝化层6上光刻出沟道隔离区域。
首先，将S60得到的样片放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中对沟道隔离区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除沟道隔离区域的光刻胶，并对其进行超纯水冲洗和氮气吹干。
G2、利用ICP刻蚀工艺刻蚀部分第一凹槽和部分第二凹槽内的钝化层6形成沟道隔离区域。
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极RF功率为100W，下电极偏压功率为10W。其中，刻蚀形成的沟道隔离区域为凹槽结构，且凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。这里刻蚀工艺参见S40中D2，通过控制刻蚀剂量，形成与D2形状匹配的凹槽结构，即D2和G2共同刻蚀形成如图3(a)～图3(c)所示的凹槽结构。
本发明实施例刻蚀形成沟道隔离区域中，沟道区域和栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％，即在沟道区域和栅区域之间存在沟道隔离区域和钝化区域中至少一种。
对于第二方面的制作方法实施例而言，由于其基本相近于第一方面的器件结构实施例，所以描述的比较简单，相关之处参见第一方面的器件结构实施例的部分说明即可。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看说明书及其附图，可理解并实现所述公开实施例的其他变化。在说明书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于量子阱自对准栅的多沟道异质结器件，其特征在于，包括：
自下而上设置的衬底层、缓冲层、第一沟道层、第二沟道层和势垒层，以及设置于所述势垒层的源电极、漏电极、第一栅电极和第二栅电极，所述源电极和所述漏电极相对分布；所述第一栅电极和所述第二栅电极相对分布；其中，
从俯视角度看，所述第一栅电极和所述第二栅电极之间，以沟道区域为中心，对称分布有钝化区域、沟道隔离区域、栅区域；所述沟道区域和所述栅区域自下到上均包括所述缓冲层、所述第一沟道层、所述第二沟道层和所述势垒层，且所述栅区域为锯齿结构；所述沟道隔离区域为从上到下贯穿所述势垒层、所述第二沟道层、所述第一沟道层直至所述缓冲层内的凹槽结构；所述钝化区域包括所述沟道区域两侧的钝化层和所述沟道区域的势垒层上的钝化层；所述沟道区域和所述栅区域通过所述沟道隔离区域隔离并形成栅控MOS电容结构；所述沟道区域具有自对准的本征极化沟道特性；所述钝化区域用于钝化所述沟道区域及调控栅控MOS电容结构的电容值。
2.根据权利要求1所述的基于量子阱自对准栅的多沟道异质结器件，其特征在于，所述栅区域的锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种。
3.根据权利要求1所述的基于量子阱自对准栅的多沟道异质结器件，其特征在于，所述沟道隔离区域的凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。
4.根据权利要求1所述的基于量子阱自对准栅的多沟道异质结器件，其特征在于，所述沟道区域两侧的钝化层材料选择及其横向厚度由器件自身的应用频段和功率输出需求决定。
5.根据权利要求1所述的基于量子阱自对准栅的多沟道异质结器件，其特征在于，所述沟道区域和所述栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％。
6.一种基于量子阱自对准栅的多沟道异质结器件的制作方法，其特征在于，包括：
在衬底层上依次生长缓冲层、第一沟道层、第二沟道层和势垒层；
在所述势垒层上光刻源电极和漏电极区域，并在所述源电极和漏电极区域蒸发欧姆金属并退火形成源电极和漏电极；
在所述势垒层上光刻栅电极区域，并在所述栅电极区域蒸发肖特基金属形成第一栅电极和第二栅电极；
刻蚀所述第一栅电极和所述第二栅电极之间的所述势垒层、所述第二沟道层、所述第一沟道层直至所述缓冲层内形成第一凹槽和第二凹槽；其中，所述第一凹槽和所述第二凹槽之间形成沟道区域；所述第一栅电极与所述第一凹槽之间，以及所述第二凹槽和所述第二栅电极之间分别形成栅区域；
利用湿法刻蚀工艺刻蚀所述第一凹槽和所述第二凹槽的侧壁，以获得侧壁光滑的所述第一凹槽和所述第二凹槽；
在所述第一凹槽和所述第二凹槽内，以及所述沟道区域的势垒层上生长钝化层形成钝化区域；
刻蚀部分所述第一凹槽和部分所述第二凹槽内的钝化层形成沟道隔离区域；
其中，从俯视角度看，在所述第一栅电极和所述第二栅电极之间，以所述沟道区域为中心，对称形成有所述钝化区域、所述沟道隔离区域和所述栅区域。
7.根据权利要求6所述的基于量子阱自对准栅的多沟道异质结器件的制作方法，其特征在于，刻蚀形成的所述栅区域为锯齿结构；所述锯齿结构包括矩形结构、三角形结构、或弧形结构中至少一种。
8.根据权利要求6所述的基于量子阱自对准栅的多沟道异质结器件的制作方法，其特征在于，生长所述钝化层的过程中，所述钝化层的材料选择及所述沟道区域两侧的钝化层的横向厚度由器件自身的应用频段和功率输出需求决定。
9.根据权利要求6所述的基于量子阱自对准栅的多沟道异质结器件的制作方法，其特征在于，刻蚀形成的所述沟道隔离区域为凹槽结构，且所述凹槽结构包括矩形凹槽结构、三角形凹槽结构、多边形凹槽结构或弧形凹槽结构中至少一种。
10.根据权利要求6所述的基于量子阱自对准栅的多沟道异质结器件的制作方法，其特征在于，刻蚀形成所述沟道隔离区域中，所述沟道区域和所述栅区域之间的沟道隔离区域和钝化区域的横向比值为0～100％。
CN202310601377.1A 2023-05-25 2023-05-25 一种基于量子阱自对准栅的多沟道异质结器件及制作方法 Pending CN116960181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310601377.1A CN116960181A (zh) 2023-05-25 2023-05-25 一种基于量子阱自对准栅的多沟道异质结器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310601377.1A CN116960181A (zh) 2023-05-25 2023-05-25 一种基于量子阱自对准栅的多沟道异质结器件及制作方法

Publications (1)

Publication Number Publication Date
CN116960181A true CN116960181A (zh) 2023-10-27

Family

ID=88445123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310601377.1A Pending CN116960181A (zh) 2023-05-25 2023-05-25 一种基于量子阱自对准栅的多沟道异质结器件及制作方法

Country Status (1)

Country Link
CN (1) CN116960181A (zh)

Similar Documents

Publication Publication Date Title
CN106373884B (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN110600542A (zh) 一种具有П型栅的GaN基射频器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
WO2020052204A1 (zh) 一种基于电荷分部调制的高线性毫米波器件
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
WO2022165884A1 (zh) 一种新型增强型GaN HEMT器件结构
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN116960181A (zh) 一种基于量子阱自对准栅的多沟道异质结器件及制作方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN113540229B (zh) 半导体器件及其制作方法
CN114883396B (zh) 一种凹陷式Fin-JFET栅结构HEMT及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination