CN113540229B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN113540229B CN113540229B CN202110656086.3A CN202110656086A CN113540229B CN 113540229 B CN113540229 B CN 113540229B CN 202110656086 A CN202110656086 A CN 202110656086A CN 113540229 B CN113540229 B CN 113540229B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- layer
- semiconductor device
- composite
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 32
- 238000002161 passivation Methods 0.000 claims abstract description 212
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 239000002131 composite material Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910002601 GaN Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000009616 inductively coupled plasma Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000003764 ultrasonic spray pyrolysis Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 230000005684 electric field Effects 0.000 description 18
- 229910002704 AlGaN Inorganic materials 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Abstract
本发明公开了半导体器件及其制作方法，其中，半导体器件包括外延基片和复合钝化层，外延基片包括势垒层，势垒层上表面设有源电极、漏电极和栅电极；复合钝化层包括第一钝化层和第二钝化层，第二钝化层位于第一钝化层的上层，复合钝化层设置于源电极和漏电极之间，栅电极设置于复合钝化层，第一钝化层含有负离子，在栅电极和漏电极之间的第一钝化层设置有至少一个开孔，以形成负离子孤岛阵列。本发明采用复合钝化层，在沉积第一钝化层时直接加入负离子，然后在栅电极和漏电极之间的第一钝化层选区开孔，形成负离子钝化孤岛，达到类浮空场板技术效果。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益。
Description
技术领域
本发明实施例涉及半导体技术领域，特别是涉及一种半导体器件及其制作方法。
背景技术
随着现代化信息技术发展对更高频率、更高功率的半导体电子器件的需求，现有的第一、第二代半导体材料已经无法满足需求。以氮化镓GaN材料为代表的第三代半导体材料由于具备禁带宽度大，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等特性而引起关注。GaN材料可以通过极化效应形成很高的二维电子气浓度，这种异质结构在室温下能获得很高的电子迁移率，以及极高的峰值电子速度和饱和电子速度。这些优势使得AlGaN/GaN高电子迁移率晶体管HEMT相比于GaAs高电子迁移率晶体管在大功率、高效率、宽带宽、低噪声性能方面极具竞争优势。
由于对AlGaN/GaN HEMT器件输出功率和效率要求的不断提升，AlGaN/GaN HEMT器件常面临高压环境，高压的工作环境会导致器件由于栅漏之间存在电场尖峰而发生击穿。器件过早击穿仍然是AlGaN/GaN HEMT器件进一步发展的瓶颈问题。
在相关技术中，器件工艺中普遍采用源极场板技术来提升器件击穿电压，虽然可以提高AlGaN/GaN HEMT器件的输出功率和效率，但是当工作频率在30GHz及以上毫米波频段时，会由于金属场板的引入，会产生密勒(Miller)负反馈电容，导致器件的栅源、栅漏寄生电容Cgs和Cgd显著提高，影响器件工作频率，并且降低器件增益。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供了一种半导体器件及其制作方法，能够达到电场分散技术效果，减少栅漏反向漏电，减小电流崩塌，提高器件频率特性。
第一方面，本发明实施例提供了一种半导体器件，包括：
外延基片，所述外延基片包括势垒层，所述势垒层上表面设有源电极、漏电极和栅电极；
复合钝化层，包括第一钝化层和第二钝化层，所述第二钝化层位于所述第一钝化层的上层，所述复合钝化层设置于所述源电极和所述漏电极之间，所述栅电极设置于所述复合钝化层，所述第一钝化层含有负离子，在所述栅电极和所述漏电极之间的所述第一钝化层设置有至少一个开孔，以形成负离子孤岛阵列。
第二方面，本发明实施例提供了一种电子设备，包括有如上第一方面所述的半导体器件。
第三方面，本发明实施例提供了一种半导体器件制作方法，包括：
在外延基片的势垒层上制作源电极和漏电极；
在所述势垒层上生长第一钝化层，其中，所述第一钝化层含有负离子；
在所述第一钝化层刻蚀开孔，形成负离子孤岛阵列；
在所述第一钝化层上生长第二钝化层，形成复合钝化层；
在所述复合钝化层制作栅电极。
本发明实施例包括：半导体器件及其制作方法，半导体器件包括外延基片和复合钝化层，其中，外延基片包括势垒层，势垒层上表面设有源电极、漏电极和栅电极；复合钝化层包括第一钝化层和第二钝化层，第二钝化层位于第一钝化层的上层，复合钝化层设置于源电极和漏电极之间，栅电极设置于复合钝化层，第一钝化层含有负离子，在栅电极和漏电极之间的第一钝化层设置有至少一个开孔，以形成负离子孤岛阵列。基于此，半导体器件能够达到电场分散技术效果，减少栅漏反向漏电，减小电流崩塌，提高器件频率特性。相对于现有技术，本发明采用复合钝化层，下层为带电荷的第一钝化层，上层为第二钝化层。在沉积第一钝化层时直接加入负离子，然后在栅电极和漏电极之间的第一钝化层选区开孔，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明一个实施例提供的一种半导体器件的结构示意图；
图2为本发明一个实施例提供的一种半导体制作方法流程图；
图3为本发明一个实施例提供的制作欧姆电极结构示意图；
图4是本发明一个实施例提供的第一层钝化层沉积结构示意图；
图5为本发明一个实施例提供的孤岛刻蚀结构示意图；
图6为本发明一个实施例提供的第二层钝化层沉积结构示意图；
图7是本发明一个实施例提供的栅槽刻蚀结构示意图；
图8是本发明一个实施例提供的制作栅电极结构示意图；
图9是本发明一个实施例提供的台面隔离刻蚀结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
应了解，在本发明实施例的描述中，多个(或多项)的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
随着现代化信息技术发展对更高频率、更高功率的半导体电子器件的需求，现有的第一、第二代半导体材料已经无法满足需求。以氮化镓GaN材料为代表的第三代半导体材料由于具备禁带宽度大，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等特性而引起关注。GaN材料可以通过极化效应形成很高的二维电子气浓度，这种异质结构在室温下能获得很高的电子迁移率，以及极高的峰值电子速度和饱和电子速度。这些优势使得AlGaN/GaN高电子迁移率晶体管HEMT相比于GaAs高电子迁移率晶体管在大功率、高效率、宽带宽、低噪声性能方面极具竞争优势。
由于对AlGaN/GaN HEMT器件输出功率和效率要求的不断提升，AlGaN/GaN HEMT器件常面临高压环境，高压的工作环境会导致器件由于栅漏之间存在电场尖峰而发生击穿。器件过早击穿仍然是AlGaN/GaN HEMT器件进一步发展的瓶颈问题。
在相关技术中，器件工艺中普遍采用源极场板技术来提升器件击穿电压，虽然可以提高AlGaN/GaN HEMT器件的输出功率和效率，但是当工作频率在30GHz及以上毫米波频段时，会由于金属场板的引入，会产生密勒负反馈电容，导致器件的栅源、栅漏寄生电容Cgs和Cgd显著提高，影响器件工作频率，并且降低器件增益。
针对现有技术中存在上述的问题，本发明实施例提供了一种半导体器件及其制作方法，半导体器件包括外延基片和复合钝化层，其中，外延基片包括势垒层，势垒层上表面设有源电极、漏电极和栅电极；复合钝化层包括第一钝化层和第二钝化层，第二钝化层位于第一钝化层的上层，复合钝化层设置于源电极和漏电极之间，栅电极设置于复合钝化层，第一钝化层含有负离子，在栅电极和漏电极之间的第一钝化层设置有至少一个开孔，以形成负离子孤岛阵列。基于此，半导体器件能够达到电场分散技术效果，减少栅漏反向漏电，减小电流崩塌，提高器件频率特性。相对于现有技术，本发明采用复合钝化层，下层为带电荷的第一钝化层，上层为第二钝化层。在沉积第一钝化层时直接加入负离子，然后在栅电极和漏电极之间的第一钝化层选区开孔，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
如图1所示，图1是本发明一个实施例提供的一种半导体器件的结构示意图。半导体器件包括外延基片和复合钝化层，其中，外延基片包括势垒层110，势垒层110上表面设有源电极210、漏电极220和栅电极230；复合钝化层包括第一钝化层240和第二钝化层250，第二钝化层250位于第一钝化层240的上层，复合钝化层设置于源电极210和漏电极220之间，栅电极230设置于复合钝化层，第一钝化层240含有负离子，在栅电极230和漏电极220之间的第一钝化层240设置有至少一个开孔260，以形成负离子孤岛阵列。其中，第一钝化层240可以是带电荷的氮化硅SiN钝化层，也可以是带电荷的氧化铝Al2O3钝化层，还可以是带电荷的氧化硅SiO2钝化层。而第二钝化层250可以是氮化硅SiN钝化层，也可以是氧化铝Al2O3钝化层，还可以是氧化硅SiO2钝化层。通过在栅电极230与漏电极220之间的第一钝化层240选区刻蚀出至少一个开孔260，以形成负离子钝化孤岛阵列。基于此，一方面，采用无场板电场分散，在沉积介质层时直接加入负离子，然后在栅电极230和漏电极220之间的第一钝化层240选区开孔260，形成负离子钝化孤岛，达到类浮空场板技术效果。可以在不引入场板结构的密勒负反馈电容的同时有效避免栅漏之间产生电场尖峰，器件不会发生过早击穿，从而可以保证器件在毫米波应用场景下的高电压工作。另一方面，为了保证表面钝化效果，在第一钝化层240栅漏选区开孔260后进行第二次钝化沉积，即第二钝化层250的沉积，来保证射频电流崩塌的抑制效果。需要说明的是，负离子可以为氯离子Cl-或者氟离子F-。
可以理解的是，外延基片自下而上包括衬底150、成核层140、缓冲层130、沟道层120和势垒层110。对于势垒层110，势垒层110种类可以为铝镓氮AlGaN或者铝铟氮AlInN。
可以理解的是，第一钝化层240的生长厚度为60nm至200nm，在第一钝化层240蚀刻开孔260的刻蚀深度为60nm至200nm，而第二钝化层250的生长厚度为100nm至200nm。
基于此，半导体器件能够达到电场分散技术效果，减少栅漏反向漏电，减小电流崩塌，提高器件频率特性。相对于现有技术，本发明采用复合钝化层，下层为带电荷的第一钝化层240，上层为第二钝化层250。在沉积第一钝化层240时直接加入负离子，然后在栅电极230和漏电极220之间的第一钝化层240选区开孔260，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
本发明实施例还提供了一种电子设备，该电子设备包括有上述的半导体器件。
在一实施例中，由于电子设备采用了上述的半导体器件，因此，本电子设备能够取得与上述半导体器件同样的技术效果。本电子设备中的半导体器件采用复合钝化层，下层为带电荷的第一钝化层240，上层为第二钝化层250。在沉积第一钝化层240时直接加入负离子，然后在栅电极230和漏电极220之间的第一钝化层240选区开孔260，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
如图2所示，本发明实施例还提供了一种半导体制作方法，该制作方法包括但不限于如下步骤：
步骤201，在外延基片的势垒层上制作源电极和漏电极；
步骤202，在势垒层上生长第一钝化层，其中，第一钝化层含有负离子；
步骤203，在第一钝化层刻蚀开孔，形成负离子孤岛阵列；
步骤204，在第一钝化层上生长第二钝化层，形成复合钝化层；
步骤205，在源电极和开孔之间的复合钝化层制作栅电极。
制作时，在外延基片的势垒层110上制作源电极210和漏电极220，在势垒层110上生长第一钝化层240，其中，第一钝化层240含有负离子，在第一钝化层240刻蚀开孔260，形成负离子孤岛阵列，在第一钝化层240上生长第二钝化层250，形成复合钝化层，在源电极210和开孔260之间的复合钝化层制作栅电极230，实现互连即可完成半导体的制作。通过上述方法制作出来的半导体器件，采用复合钝化层，下层为带电荷的第一钝化层240，上层为第二钝化层250。可以在沉积第一钝化层240时直接加入负离子，然后在栅电极230和漏电极220之间的第一钝化层240选区开孔260，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
可以理解的是，第一钝化层240可以是带电荷的氮化硅SiN钝化层，也可以是带电荷的氧化铝Al2O3钝化层，还可以是带电荷的氧化硅SiO2钝化层。而第二钝化层250可以是氮化硅SiN钝化层，也可以是氧化铝Al2O3钝化层，还可以是氧化硅SiO2钝化层。并通过在栅电极230与漏电极220之间的第一钝化层240选区刻蚀出至少一个开孔260，以形成负离子钝化孤岛阵列。基于此，一方面，采用无场板电场分散，在沉积介质层时直接加入负离子，然后在栅漏之间的第一钝化层240选区开孔260，形成负离子钝化孤岛，达到类浮空场板技术效果。可以在不引入场板结构的密勒负反馈电容的同时有效避免栅漏之间产生电场尖峰，器件不会发生过早击穿，从而可以保证器件在毫米波应用场景下的高电压工作。另一方面，为了保证表面钝化效果，在第一钝化层240栅漏选区开孔260后进行第二次钝化沉积，即第二钝化层250的沉积，来保证射频电流崩塌的抑制效果。需要说明的是，负离子可以为氯离子Cl-或者氟离子F-。
可以理解的是，外延基片自下而上包括衬底150、成核层140、缓冲层130、沟道层120和势垒层110。对于势垒层110，势垒层110种类可以为铝镓氮AlGaN或者铝铟氮AlInN。
可以理解的是，第一钝化层240的生长厚度为60nm至200nm，在第一钝化层240蚀刻开孔260的刻蚀深度为60nm至200nm，而第二钝化层250的生长厚度为100nm至200nm。
可以理解的是，如图3所示，在步骤201可以包括但不限于如下步骤：
在势垒层110上涂抹光刻胶并光刻出源电极210区域和漏电极220区域；
采用磁控溅射或电子束蒸发工艺，在源电极210区域和漏电极220区域淀积欧姆金属，并采用快速热退火工艺进行退火处理，形成欧姆接触。
可以理解的是，如图4所示，在步骤202可以包括但不限于如下步骤：
在势垒层110利用超声波喷雾热解沉积含有负离子的第一钝化层240。
可以理解的是，如图5所示，在步骤203可以包括但不限于如下步骤：
采用电子束光刻在第一钝化层240上图形化曝光；
利用电感耦合等离子体ICP工艺对第一钝化层240进行选区刻蚀，形成负离子钝化孤岛阵列。
可以理解的是，如图6所示，在步骤204可以包括但不限于如下步骤：
在第一钝化层240上采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相淀积)或者PEALDPlasma Enhanced Atomic Layer Deposition，等离子增强原子层沉积)工艺淀积第二钝化层250，形成复合钝化层。
可以理解的是，如图7和图8所示，在步骤205可以包括但不限于如下步骤：
在源电极210和开孔260之间的复合钝化层上涂抹光刻胶并光刻出栅电极230区域，利用ICP(电感耦合等离子体，Inductively Coupled Plasma)干法刻蚀工艺去除栅电极230区域对应的复合钝化层，形成栅槽；
采用电子束蒸发工艺在栅槽上方淀积栅极金属，经过金属剥离，形成栅电极230。
可以理解的是，在步骤201之前还可以包括但不限于如下步骤：
对外延基片进行清洗。
可以理解的是，如图9所示，在步骤201之前还可以包括但不限于如下步骤：
在外延基片刻蚀隔离区域，利用ICP工艺刻蚀隔离区域至缓冲层，以形成台面隔离。
以下结合附图和具体实施例进一步介绍本发明提供的半导体制作方法。
参照图3至图9所示，以下实施例以低频率损耗GaN基微波功率器件制作方法为例，具体步骤如下：
1)对含有衬底150、成核层140、缓冲层130、沟道层120和势垒层110的外延基片进行清洗；
2)采用ICP设备，刻蚀台面至缓冲层，实现台面隔离；
3)在势垒层110上涂抹光刻胶并光刻出源电极210和漏电极220图形；
4)采用磁控溅射Sputter或电子束蒸发工艺，在源漏电极220图形区淀积欧姆金属，并在快速热退火炉中进行退火处理，形成欧姆接触；
5)在势垒层110上利用超声波喷雾热解沉积(USPD)含有Cl-负离子的SiN(Al2O3/SiO2)薄膜。
6)采用电子束光刻在栅漏区域之间的SiN钝化层上图形化曝光，并使用ICP设备对SiN钝化层进行选区刻蚀，形成负离子钝化孤岛阵列；
7)在带电SiN钝化层上采用PECVD或PEALD工艺淀积SiN薄膜，产生复合钝化层；
8)在复合钝化层上涂抹光刻胶并光刻出栅电极230图形，利用ICP设备干法刻蚀去除栅下方的钝化层，产生栅槽；
9)采用电子束蒸发在栅槽上方淀积栅极金属，进行金属剥离形成栅电极230；
10)完成互联，完成器件制备。
基于此，通过采用复合钝化层，下层为带电荷的SiN钝化层，上层为不带电荷的SiN钝化层。在沉积下层带电荷的SiN钝化层时直接加入负离子，然后在栅电极230和漏电极220之间的带电荷的SiN钝化层选区开孔260，形成负离子钝化孤岛，每个孤岛都是负电中心，都能平坦电场，达到类浮空场板技术效果,可提高器件工作电压。此外，由于未引入场板结构，避免密勒负反馈电容的产生，提升了器件的频率特性和增益，从而可以保证器件在毫米波频段高压下应用。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的共享条件下还可作出种种等同的变形或替换，这些等同的变形或替换均包括在本发明权利要求所限定的范围内。
Claims (19)
1.一种半导体器件，其特征在于，包括：
外延基片，所述外延基片包括势垒层，所述势垒层上表面设有源电极、漏电极和栅电极；
复合钝化层，包括第一钝化层和第二钝化层，所述第二钝化层位于所述第一钝化层的上层，所述复合钝化层设置于所述源电极和所述漏电极之间，所述栅电极设置于所述复合钝化层，所述第一钝化层含有负离子，在所述栅电极和所述漏电极之间的所述第一钝化层设置有至少一个开孔，以形成负离子孤岛阵列。
2.根据权利要求1所述的半导体器件，其特征在于，所述负离子为氯离子或者氟离子。
3.根据权利要求1所述的半导体器件，其特征在于，所述势垒层种类为铝镓氮或者铝铟氮。
4.根据权利要求1所述的半导体器件，其特征在于，所述第一钝化层为氮化硅钝化层、氧化铝钝化层和氧化硅钝化层中的任意一种。
5.根据权利要求1所述的半导体器件，其特征在于，所述第二钝化层为氮化硅钝化层、氧化铝钝化层和氧化硅钝化层中的任意一种。
6.根据权利要求1至5任意一项所述的半导体器件，其特征在于，所述第一钝化层的厚度为60nm至200nm。
7.根据权利要求1至5任意一项所述的半导体器件，其特征在于，所述开孔的深度为60nm至200nm。
8.根据权利要求1至5任意一项所述的半导体器件，其特征在于，所述第二钝化层的厚度为100nm至200nm。
9.根据权利要求1至5任意一项所述的半导体器件，其特征在于，所述外延基片自下而上还包括衬底、成核层、缓冲层和沟道层，所述势垒层位于所述沟道层的上层。
10.一种电子设备，其特征在于，包括有如权利要求1至9任意一项所述的半导体器件。
11.一种半导体器件制作方法，其特征在于，包括：
在外延基片的势垒层上制作源电极和漏电极；
在所述势垒层上生长第一钝化层，其中，所述第一钝化层含有负离子；
在所述第一钝化层刻蚀开孔，形成负离子孤岛阵列；
在所述第一钝化层上生长第二钝化层，形成复合钝化层；
在所述源电极和所述开孔之间的所述复合钝化层制作栅电极。
12.根据权利要求11所述的制作方法，其特征在于，所述在外延基片的势垒层上制作源电极和漏电极，包括：
在所述势垒层上涂抹光刻胶并光刻出源电极区域和漏电极区域；
采用磁控溅射或电子束蒸发工艺，在所述源电极区域和所述漏电极区域淀积欧姆金属，并采用快速热退火工艺进行退火处理，形成欧姆接触。
13.根据权利要求11或12所述的制作方法，其特征在于，所述在所述势垒层上生长第一钝化层，其中，所述第一钝化层含有负离子，包括：
在所述势垒层上利用超声波喷雾热解沉积含有所述负离子的所述第一钝化层。
14.根据权利要求11或12所述的制作方法，其特征在于，所述在所述第一钝化层刻蚀开孔，形成负离子孤岛阵列，包括：
采用电子束光刻在所述第一钝化层上图形化曝光；
利用电感耦合等离子体工艺对所述第一钝化层进行选区刻蚀，形成负离子钝化孤岛阵列。
15.根据权利要求11或12所述的制作方法，其特征在于，所述在所述第一钝化层上生长第二钝化层，形成复合钝化层，包括：
在所述第一钝化层上采用等离子体增强化学气相淀积或者等离子增强原子层沉积工艺淀积所述第二钝化层，形成所述复合钝化层。
16.根据权利要求11或12所述的制作方法，其特征在于，所述在所述源电极和所述开孔之间的所述复合钝化层制作栅电极，包括：
在所述源电极和所述开孔之间的所述复合钝化层上涂抹光刻胶并光刻出栅电极区域，利用电感耦合等离子体干法刻蚀工艺去除所述栅电极区域对应的所述复合钝化层，形成栅槽；
采用电子束蒸发工艺在所述栅槽上方淀积栅极金属，经过金属剥离，形成栅电极。
17.根据权利要求11或12所述的制作方法，其特征在于，在所述外延基片的势垒层上制作源电极和漏电极之前，还包括：
对所述外延基片进行清洗。
18.根据权利要求11或12所述的制作方法，其特征在于，所述外延基片自下而上还包括衬底、成核层、缓冲层和沟道层，所述势垒层位于所述沟道层的上层。
19.根据权利要求18所述的制作方法，其特征在于，在所述外延基片的势垒层上制作源电极和漏电极之前，还包括：
在所述外延基片刻蚀隔离区域，利用电感耦合等离子体工艺刻蚀所述隔离区域至所述缓冲层，以形成台面隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110656086.3A CN113540229B (zh) | 2021-06-11 | 2021-06-11 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110656086.3A CN113540229B (zh) | 2021-06-11 | 2021-06-11 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113540229A CN113540229A (zh) | 2021-10-22 |
| CN113540229B true CN113540229B (zh) | 2022-07-12 |
Family
ID=78095913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110656086.3A Active CN113540229B (zh) | 2021-06-11 | 2021-06-11 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540229B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5386829B2 (ja) * | 2008-01-30 | 2014-01-15 | 富士通株式会社 | 半導体装置 |
| US10825924B2 (en) * | 2012-06-26 | 2020-11-03 | Nxp Usa, Inc. | Semiconductor device with selectively etched surface passivation |
| JP5682601B2 (ja) * | 2012-08-09 | 2015-03-11 | 富士通株式会社 | 化合物半導体装置 |
| US8866192B1 (en) * | 2013-07-17 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing |
| CN104282735A (zh) * | 2014-09-17 | 2015-01-14 | 电子科技大学 | 一种具有负离子注入钝化层的场效应晶体管 |
| JP6719090B2 (ja) * | 2016-12-19 | 2020-07-08 | パナソニックＩｐマネジメント株式会社 | 半導体素子 |
| AU2020104122A4 (en) * | 2020-12-16 | 2021-03-04 | Xidian University | A Low-leakage GaN SBD Device and Preparation Method |
-
2021
- 2021-06-11 CN CN202110656086.3A patent/CN113540229B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113540229A (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10439029B2 (en) | Field plate power device and method of manufacturing the same | |
| TW200522170A (en) | Fabrication of single or multiple gate field plates | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| TWI725433B (zh) | 半導體裝置的製作方法 | |
| CN102646705A (zh) | MIS栅GaN基增强型HEMT器件及制作方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| KR101170730B1 (ko) | 향상된 필드 플레이트를 갖는 반도체 장치 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN115274851A (zh) | 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法 | |
| CN113555430A (zh) | 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法 | |
| CN113809154A (zh) | 一种氮化物势垒应力调制器件及其制备方法 | |
| CN109727918A (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| CN209104156U (zh) | 集成增强型与耗尽型场效应管的结构 | |
| CN216719952U (zh) | 一种具有复合钝化层结构的hemt器件 | |
| CN113451130B (zh) | 一种高电子迁移率晶体管及制备方法 | |
| CN111430459B (zh) | AlGaAs/GaAs高电子迁移率晶体管及制备方法 | |
| CN116960181A (zh) | 一种基于量子阱自对准栅的多沟道异质结器件及制作方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN113659001A (zh) | 倾斜场板的制造方法、hemt器件及其制造方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN116314312A (zh) | 一种半导体器件及其制备方法 | |
| KR20240011386A (ko) | 이중자기정렬 게이트를 갖는 GaN 반도체 소자의 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |