CN113659001A - 倾斜场板的制造方法、hemt器件及其制造方法 - Google Patents

倾斜场板的制造方法、hemt器件及其制造方法 Download PDF

Info

Publication number
CN113659001A
CN113659001A CN202111076283.4A CN202111076283A CN113659001A CN 113659001 A CN113659001 A CN 113659001A CN 202111076283 A CN202111076283 A CN 202111076283A CN 113659001 A CN113659001 A CN 113659001A
Authority
CN
China
Prior art keywords
passivation layer
mask
layer
field plate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111076283.4A
Other languages
English (en)
Inventor
宁殿华
蒋胜
柳永胜
程新
刘栋尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202111076283.4A priority Critical patent/CN113659001A/zh
Publication of CN113659001A publication Critical patent/CN113659001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种倾斜场板的制造方法、HEMT器件及其制造方法,所述制造方法包括:在钝化层结构上刻蚀形成凹槽,所述钝化层结构至少包括第一钝化层;在凹槽中生长第三钝化层;在钝化层结构及部分第三钝化层表面形成掩膜;通过腐蚀液对第三钝化层进行湿法腐蚀,形成具有倾斜面的第三钝化层,腐蚀液对第三钝化层的腐蚀速率大于腐蚀液对第一介质层的腐蚀速率;去除掩膜;在第三钝化层的倾斜面上形成金属场板。本发明基于湿法腐蚀的各向同性及腐蚀液对不同钝化层腐蚀存在选择比的特性,有针对性地腐蚀掩膜下方的第三钝化层,第一钝化层充当腐蚀停止层,阻止腐蚀作用的进一步扩散,从而形成具有一定角度的倾斜面,最终在倾斜面上形成金属场板。

Description

倾斜场板的制造方法、HEMT器件及其制造方法
技术领域
本发明属于半导体技术领域,具体涉及一种倾斜场板的制造方法、HEMT器件及其制造方法。
背景技术
第三代半导体材料氮化镓(GaN)凭借其宽带隙(3.4eV)、高电子迁移率和高击穿电场等特性,成为高温、高频及高功率密度等方向研究热点。目前氮化镓基高电子迁移率晶体管(High Electron Mobility Transistor,HMET)在高效率、高耐压的功率电子领域有着广泛的应用前景。GaN HEMT在高频高压状态下工作时,需要承受极高的漏极电压,电场线会聚集在器件漏极和栅极之间,然而,由于器件结构上不可避免的会存在缺陷,电场在沟道中呈不均匀分布,栅极靠近漏极一侧边缘会累积极高的峰值电场。通常GaN HEMT栅极峰值电场大小决定了整个器件的击穿电压,这往往造成器件实际击穿电压远低于GaN材料理论击穿电压值。
为提升GaN HEMT的耐压特性,设计者们往往会在器件中引入场板结构,场板材料为金属,其放置于栅极和漏极之间,可以与源极、栅极或漏极任一电极相连,也可以不连接,亦或放置多个场板与不同电极相连接。场板通过在栅漏之间产生附加电势,可以起到调制器件沟道电场分布的作用,进而显著提高器件击穿电压及可靠性。
由于制作工艺难度的限制,通常形成的场板与GaN器件表面是平行的,这种场板虽然可以优化减小靠近栅极一侧的电场尖峰,但场板本身靠近漏极一侧的终端往往会形成一个新的峰值电场,所以GaN HEMT器件通常会设置多层场板,每层场板高度逐渐增加。不同层次场板之间呈阶梯式分布,这种阶梯式场板中的每一层都可以抑制其前一层场板的尖峰电场,从而达到增加击穿电压的效果。然而每一层场板靠近漏极一侧的终端都会存在一个弱的电场尖峰,整体上看,电场分布仍不均匀,势必影响器件最终的可靠性。若采用单层倾斜场板结构,不仅可以弱化栅极尖峰电场效应,而且使场板下电场分布更加均匀平缓,提高器件耐压的同时还具有更为稳定的可靠性。
因此,针对上述技术问题,有必要提供一种倾斜场板的制造方法、HEMT器件及其制造方法。
发明内容
有鉴于此,本发明的目的在于提供一种倾斜场板的制造方法、HEMT器件及其制造方法。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种倾斜场板的制造方法,所述制造方法包括:
在钝化层结构上刻蚀形成凹槽,所述钝化层结构至少包括第一钝化层;
在凹槽中生长第三钝化层;
在钝化层结构及部分第三钝化层表面形成掩膜;
通过腐蚀液对第三钝化层进行湿法腐蚀,形成具有倾斜面的第三钝化层,腐蚀液对第三钝化层的腐蚀速率大于腐蚀液对第一介质层的腐蚀速率;
去除掩膜;
在第三钝化层的倾斜面上形成金属场板。
一实施例中,所述钝化层结构包括第一钝化层,凹槽形成于第一钝化层内,第一钝化层为氧化硅层或氮化硅层,厚度为0.5μm~6μm,凹槽宽度为1μm~10μm,凹槽底部厚度为10nm~300nm。
一实施例中,所述钝化层结构包括第一钝化层及位于第一钝化层上的第二钝化层,凹槽形成于第二钝化层内,第一钝化层为氧化硅层或氮化硅层,厚度为10nm~300nm,第二钝化层为有机薄膜层,厚度为0.5μm~6μm之间,凹槽宽度为1μm~10μm。
一实施例中,未被所述掩膜覆盖的第三钝化层的间距为0.5μm~2μm。
一实施例中,所述第三钝化层为氧化硅层,所述掩膜为单层掩膜或双层掩膜;或,所述第三钝化层为氮化硅层,所述掩膜为单层掩膜。
一实施例中,所述双层掩膜包括形成于钝化层结构及部分第三钝化层表面的第二掩膜及形成于第二掩膜表面的第一掩膜,第一掩膜为光刻胶、氮化硅或金属掩膜,第二掩膜为金属掩膜,第二掩膜的厚度为1nm~50nm,所述第二掩膜上施加有阴极偏压;和/或,
所述腐蚀液为氢氟酸溶液或氢氟酸缓冲液,腐蚀液对第三钝化层及第一介质层的选择比为40:1~60:1;和/或,
所述倾斜面的倾角为0~45°。
一实施例中,所述单层掩膜为氮化硅、氮化硅、光刻胶或金属掩膜;和/或,
所述腐蚀液为浓度大于或等于85%的磷酸溶液,腐蚀温度大于或等于140℃,腐蚀液对第三钝化层及第一介质层的选择比为50:1~100:1;和/或,
所述倾斜面的倾角为45°~75°。
一实施例中,所述金属场板通过溅射工艺、蒸镀工艺或电镀工艺形成;和/或,
所述金属场板形成于第三钝化层的全部或部分倾斜面、以及全部或部分凹槽内壁上;和/或,
所述金属场板的材质可为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种,金属化合物包括氮化钛、氮化钽中的一种或多种。
本发明另一实施例提供的技术方案如下:
一种HEMT器件的制造方法,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
本发明又一实施例提供的技术方案如下:
一种HEMT器件,所述HEMT器件上述的制造方法制造而得,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,所述异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
钝化层结构,位于异质结及栅极、源极和漏极上方,钝化层结构中形成有凹槽,所述钝化层结构至少包括第一钝化层;
第三钝化层,形成于所述凹槽中,所述第三钝化层具有倾斜面;
金属场板,形成于第三钝化层的倾斜面上。
本发明具有以下有益效果:
本发明基于湿法腐蚀的各向同性及腐蚀液对不同钝化层腐蚀存在选择比的特性,有针对性地腐蚀掩膜下方的第三钝化层,第一钝化层充当腐蚀停止层,阻止腐蚀作用的进一步扩散,从而形成具有一定角度的倾斜面,最终在倾斜面上形成金属场板;
通过选用不同的掩膜及腐蚀液等,可以控制倾斜面及金属场板的倾角。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中倾斜场板制造方法的流程示意图;
图2~图8为本发明实施例1中倾斜场板制造方法的工艺流程图;
图9为本发明实施例2中钝化层结构的示意图;
图10~图11为本发明实施例3中倾斜场板制造方法的工艺流程图;
图12为本发明实施例4中HEMT器件的结构示意图;
图13为本发明实施例5中HEMT器件的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,本发明公开了一种倾斜场板的制造方法,包括:
在钝化层结构上刻蚀形成凹槽,所述钝化层结构至少包括第一钝化层;
在凹槽中生长第三钝化层;
在钝化层结构及部分第三钝化层表面形成掩膜;
通过腐蚀液对第三钝化层进行湿法腐蚀,形成具有倾斜面的第三钝化层,腐蚀液对第三钝化层的腐蚀速率大于腐蚀液对第一介质层的腐蚀速率;
去除掩膜;
在第三钝化层的倾斜面上形成金属场板。
本发明还公开了一种HEMT器件,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
钝化层结构,位于异质结及栅极、源极和漏极上方,钝化层结构中形成有凹槽,钝化层结构至少包括第一钝化层;
第三钝化层,形成于凹槽中,第三钝化层具有倾斜面;
金属场板,形成于第三钝化层的倾斜面上。
该HEMT器件的制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
以下结合具体实施例对本发明作进一步说明。
实施例1:
本实施例中为倾斜场板的制造方法,通过湿法腐蚀钝化层制备而得,以下对各步骤进行详细说明。
参图2所示,首先在第一钝化层10上刻蚀形成凹槽40,第一钝化层为氧化硅层或氮化硅层,厚度为0.5μm~6μm,凹槽宽度为1μm~10μm,凹槽底部厚度为10nm~300nm,凹槽可以采用等离子气体进行干法刻蚀的方式形成。
参图3所示,在凹槽11中生长第三钝化层30,第三钝化层为氧化硅层或氮化硅层,并采用化学机械抛光(CMP)对表面进行平坦化处理。
值得注意的是,为了保证后续采用腐蚀液对第一钝化层和第三钝化层进行湿法腐蚀时具有一定选择比,第一钝化层和第三钝化层应为不同介质,第三钝化层作为腐蚀牺牲层,第一钝化层作为腐蚀停止层,腐蚀液应对第三钝化层相较于第一钝化层具有较快的腐蚀速率。本实施例中以第一钝化层为氮化硅层、第三钝化层为氧化硅层为例进行说明,通过对氮化硅层进行特殊处理,如采用不同的生长方式或不同温度的退火工艺,来控制腐蚀液对两者的选择比。
参图4所示,在第一钝化层10和第三钝化层30表面形成掩膜,本实施例中的掩膜为双层掩膜,包括形成于第一钝化层10及部分第三钝化层30表面的第二掩膜52及形成于第二掩膜52表面的第一掩膜51,第一掩膜为光刻胶、氮化硅或金属掩膜等,第二掩膜为金属掩膜,第二掩膜的厚度为1nm~50nm,本实施例中第一掩膜选用氮化硅掩膜,第一掩膜选用金属钛掩膜,且第一掩膜和第二掩膜需覆盖大部分第三钝化层,未被覆盖的第三钝化层的间距d为0.5μm~2μm。
参图5所示,通过腐蚀液对第三钝化层30进行湿法腐蚀,形成具有倾斜面的第三钝化层。
本实施例中的腐蚀液为氢氟酸溶液(HF)或氢氟酸缓冲液(BOE),腐蚀液对第三钝化层及第一介质层的选择比为40:1~60:1。
由于腐蚀液也可以腐蚀第二掩膜,且具有更快的腐蚀速率,第一掩膜和第三钝化层之间会形成孔隙,影响第三钝化层腐蚀界面的倾角θ1,这种掩膜也称为后退掩膜。第二掩膜2的厚度可以为1~50nm,其厚度不同也会对θ1的大小有影响,一般厚度越大,θ1越小。此外,若第二掩膜施加阴极偏压,也可以调整θ1的大小,本实施例中的θ1可以在0~45°之间。
参图6所示,湿法腐蚀完成后去除掩膜,形成具有倾斜面的第三钝化层。
参图7所示,在第三钝化层的倾斜面上形成金属场板60。
金属场板的材质可为金属和/或金属化合物,金属包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、铝(Al)、钯(Pd)、钽(Ta)、钨(W)等中的一种或多种,金属化合物包括氮化钛(TiN)、氮化钽(TaN)等中的一种或多种。
本实施例中金属场板采用蒸镀或电镀工艺,金属场板结构如图7所示,在其他实施例中金属场板也可以采用溅射工艺,金属场板结构如图8所示。
实施例2:
与实施例1不同的是本实施例中钝化层结构不同,其余制造方法均相同。参图9所示,本实施例中的钝化层结构包括第一钝化层10及位于第一钝化层上的第二钝化层20,凹槽40形成于第二钝化层20内。
其中,第一钝化层10为氧化硅层或氮化硅层等,厚度为10nm~300nm,第二钝化层为聚酰亚胺(PI)或苯并环丁烯(BCB)等有机薄膜层,厚度为0.5μm~6μm之间,凹槽宽度为1μm~10μm,未被覆盖的第三钝化层的间距d为0.5μm~2μm。
实施例3:
以第一钝化层为氧化硅层、第三钝化层为氮化硅层为例,本实施例中采用单层掩膜,参图10所示,本实施例中的第三掩膜53为氧化硅掩膜,在其他实施例中也可以为光刻胶或金属掩膜。
结合图11所示,本实施例中的腐蚀工艺中,腐蚀液为浓度大于或等于85%的磷酸溶液,腐蚀温度大于或等于140℃,腐蚀液对第三钝化层及第一介质层的选择比为50:1~100:1。
采用单层掩膜的方法,由于掩膜的亲疏水性,腐蚀过程中溶液的流动速度、有无超声等都会影响第三钝化层腐蚀界面的倾角θ2,本实施例中倾斜面的倾角θ2为45°~75°。
应当理解的是,实施例1和3中分别以双层掩膜和单层掩膜为例进行说明,在其他实施例中,当第三钝化层为氧化硅层时,掩膜可以为单层掩膜或双层掩膜,当第三钝化层为氮化硅层时,掩膜为单层掩膜。
实施例4:
参图12所示,本实施例中的HEMT器件包括:
衬底110,衬底可包括硅(Si)、蓝宝石(AL2O3)及碳化硅(SiC)等材料;
缓冲层120,缓冲层主要为氮化物,包氮化镓、氮化铝、铝镓氮等;
异质结,异质结包括沟道层130和势垒层140,本实施例中沟道层为氮化镓沟道层,势垒层为铝镓氮势垒层,异质结中形成有栅极区域、源极区域和漏极区域;
栅极151、源极152和漏极153,分别形成于栅极区域、源极区域和漏极区域中;
钝化层结构,位于异质结及栅极、源极和漏极上方,钝化层结构中形成有凹槽,钝化层结构至少包括第一钝化层10;
第三钝化层30,形成于凹槽中,第三钝化层30具有倾斜面;
金属场板60,形成于第三钝化层30的倾斜面上,本实施例中的金属场板为栅极场板,位于栅极上方且与栅极电性连接;
第四钝化层160,形成于HEMT表面,第四钝化层可以为氧化硅、氮化硅、氧化铝等无机绝缘介质层,或聚酰亚胺、苯并环丁烯等有机绝缘介质层,或不同绝缘介质组成的复合介质层,第四钝化层表面可以用化学机械抛光对进行平坦化处理。
进一步地,在源极和漏极旁侧还形成有隔离区170,沟道层和势垒层中还可形成有氮化铝隔离层(AlN spacer),势垒层上还可形成有氮化镓帽层(GaN cap)。
本实施例中HEMT器件的制造方法包括以下步骤:
提供衬底;
在衬底上外延生长缓冲层;
在缓冲层上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述方法,在栅极上方形成倾斜场板。
本实施例中以溅射工艺形成金属场板为例进行说明,金属场板形成于栅极上方,在其他实施例中金属场板也可以采用蒸镀或电镀工艺形成。
本实施例中的HEMT器件可以为增强型(E-mode)器件,也可以为耗尽型(D-mode)器件。
实施例5:
参图13所示,本实施例HEMT器件中的金属场板60为源极场板,位于源极上方且与源极电性连接,其余结构均与实施例4相同,此处不再进行赘述。
当然,在其他实施例中在形成栅极场板和/或源极场板的同时,也可以同步形成漏极场板,漏极场板的形成工艺为现有技术,此处不再进行赘述。
由以上技术方案可以看出,本发明具有以下优点:
本发明基于湿法腐蚀的各向同性及腐蚀液对不同钝化层腐蚀存在选择比的特性,有针对性地腐蚀掩膜下方的第三钝化层,第一钝化层充当腐蚀停止层,阻止腐蚀作用的进一步扩散,从而形成具有一定角度的倾斜面,最终在倾斜面上形成金属场板;
通过选用不同的掩膜及腐蚀液等,可以控制倾斜面及金属场板的倾角。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种倾斜场板的制造方法,其特征在于,所述制造方法包括:
在钝化层结构上刻蚀形成凹槽,所述钝化层结构至少包括第一钝化层;
在凹槽中生长第三钝化层;
在钝化层结构及部分第三钝化层表面形成掩膜;
通过腐蚀液对第三钝化层进行湿法腐蚀,形成具有倾斜面的第三钝化层,腐蚀液对第三钝化层的腐蚀速率大于腐蚀液对第一介质层的腐蚀速率;
去除掩膜;
在第三钝化层的倾斜面上形成金属场板。
2.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述钝化层结构包括第一钝化层,凹槽形成于第一钝化层内,第一钝化层为氧化硅层或氮化硅层,厚度为0.5μm~6μm,凹槽宽度为1μm~10μm,凹槽底部厚度为10nm~300nm。
3.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述钝化层结构包括第一钝化层及位于第一钝化层上的第二钝化层,凹槽形成于第二钝化层内,第一钝化层为氧化硅层或氮化硅层,厚度为10nm~300nm,第二钝化层为有机薄膜层,厚度为0.5μm~6μm之间,凹槽宽度为1μm~10μm。
4.根据权利要求2或3所述的倾斜场板的制造方法,其特征在于,未被所述掩膜覆盖的第三钝化层的间距为0.5μm~2μm。
5.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述第三钝化层为氧化硅层,所述掩膜为单层掩膜或双层掩膜;或,所述第三钝化层为氮化硅层,所述掩膜为单层掩膜。
6.根据权利要求5所述的倾斜场板的制造方法,其特征在于,所述双层掩膜包括形成于钝化层结构及部分第三钝化层表面的第二掩膜及形成于第二掩膜表面的第一掩膜,第一掩膜为光刻胶、氮化硅或金属掩膜,第二掩膜为金属掩膜,第二掩膜的厚度为1nm~50nm,所述第二掩膜上施加有阴极偏压;和/或,
所述腐蚀液为氢氟酸溶液或氢氟酸缓冲液,腐蚀液对第三钝化层及第一介质层的选择比为40:1~60:1;和/或,
所述倾斜面的倾角为0~45°。
7.根据权利要求5所述的倾斜场板的制造方法,其特征在于,所述单层掩膜为氮化硅、氮化硅、光刻胶或金属掩膜;和/或,
所述腐蚀液为浓度大于或等于85%的磷酸溶液,腐蚀温度大于或等于140℃,腐蚀液对第三钝化层及第一介质层的选择比为50:1~100:1;和/或,
所述倾斜面的倾角为45°~75°。
8.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述金属场板通过溅射工艺、蒸镀工艺或电镀工艺形成;和/或,
所述金属场板形成于第三钝化层的全部或部分倾斜面、以及全部或部分凹槽内壁上;和/或,
所述金属场板的材质可为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种,金属化合物包括氮化钛、氮化钽中的一种或多种。
9.一种HEMT器件的制造方法,其特征在于,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用权利要求1~8中任一项所述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
10.一种HEMT器件,其特征在于,所述HEMT器件通过权利要求9中的制造方法制造而得,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,所述异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
钝化层结构,位于异质结及栅极、源极和漏极上方,钝化层结构中形成有凹槽,所述钝化层结构至少包括第一钝化层;
第三钝化层,形成于所述凹槽中,所述第三钝化层具有倾斜面;
金属场板,形成于第三钝化层的倾斜面上。
CN202111076283.4A 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法 Pending CN113659001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111076283.4A CN113659001A (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111076283.4A CN113659001A (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN113659001A true CN113659001A (zh) 2021-11-16

Family

ID=78493962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111076283.4A Pending CN113659001A (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113659001A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
CN102714219A (zh) * 2009-12-10 2012-10-03 特兰斯夫公司 反侧设计的iii-氮化物器件
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US20140061873A1 (en) * 2012-08-31 2014-03-06 Infineon Technologies Ag Method for processing a wafer, and layer arrangement
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
CN104332498A (zh) * 2014-09-01 2015-02-04 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
US20210280678A1 (en) * 2020-03-09 2021-09-09 Kedar Patel Greyscale lithography for double-slanted gate connected field plate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714219A (zh) * 2009-12-10 2012-10-03 特兰斯夫公司 反侧设计的iii-氮化物器件
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US20140061873A1 (en) * 2012-08-31 2014-03-06 Infineon Technologies Ag Method for processing a wafer, and layer arrangement
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
CN104332498A (zh) * 2014-09-01 2015-02-04 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US20210280678A1 (en) * 2020-03-09 2021-09-09 Kedar Patel Greyscale lithography for double-slanted gate connected field plate

Similar Documents

Publication Publication Date Title
KR101736277B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
CN106981507B (zh) 半导体器件及其制造方法
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
JP2007516615A (ja) 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
US11600708B2 (en) Semiconductor device and manufacturing method thereof
US11742397B2 (en) Semiconductor device and manufacturing method thereof
CN111682066A (zh) 具有改善栅极漏电流的半导体器件
TW202042393A (zh) 半導體裝置及其製造方法
US20130341640A1 (en) Semiconductor device and method for manufacturing same
TW201947766A (zh) 高電子遷移率電晶體
CN111710715A (zh) 具有空气腔的氮化镓微波毫米波晶体管结构及制备方法
CN108695157B (zh) 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
TWI725433B (zh) 半導體裝置的製作方法
CN112053954A (zh) 高电子迁移率晶体管及其制造方法
EP3140868B1 (en) Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN110085674A (zh) 一种垂直功率器件及其制作方法
CN113659001A (zh) 倾斜场板的制造方法、hemt器件及其制造方法
CN111613666B (zh) 半导体组件及其制造方法
CN111192927B (zh) 氧化镓肖特基二极管及其制作方法
JP2008535241A (ja) 改善されたフィールドプレートを備える半導体デバイス
CN113555428A (zh) 一种氮化镓高迁移率晶体管及其制备方法
JP2017130579A (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
CN107170809B (zh) 一种基于自对准工艺的GaNHEMT器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination