JP2008535241A - 改善されたフィールドプレートを備える半導体デバイス - Google Patents

改善されたフィールドプレートを備える半導体デバイス Download PDF

Info

Publication number
JP2008535241A
JP2008535241A JP2008504037A JP2008504037A JP2008535241A JP 2008535241 A JP2008535241 A JP 2008535241A JP 2008504037 A JP2008504037 A JP 2008504037A JP 2008504037 A JP2008504037 A JP 2008504037A JP 2008535241 A JP2008535241 A JP 2008535241A
Authority
JP
Japan
Prior art keywords
metal
gate
metal contact
mask
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008504037A
Other languages
English (en)
Other versions
JP4988703B2 (ja
Inventor
ホワン,キューチュル
トン,エルサ・ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2008535241A publication Critical patent/JP2008535241A/ja
Application granted granted Critical
Publication of JP4988703B2 publication Critical patent/JP4988703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電界効果トランジスタデバイス及び電界効果トランジスタを形成するための方法であって、当該デバイスは、半導体とオーム接触しているソース電極及びドレイン電極とを備える、電界効果トランジスタデバイス及び電界効果トランジスタを形成するための方法。ゲート電極−フィールドプレート構造は、ソース電極とドレイン電極との間に配置される。ゲート電極−フィールドプレート構造は、誘電体と、半導体とショットキー接触している第1の金属と、第2の金属とを有する。第2の金属は、第1の金属の一部の上に配置されると共に電気的に接続される第1の部分と、誘電体の一部によって第1の金属の第2の部分から分離され、且つ第1の金属のエッジを越えて、第2の金属のエッジまで延在する第2の部分とを有する。電界効果トランジスタデバイスのためのフィールドプレートを設けるために、第1の金属のエッジは、第2の金属のエッジよりもドレイン電極から離れている。
【選択図】 図6

Description

本発明は包括的にはトランジスタデバイスに関し、より詳細には、フィールドプレートを備えるトランジスタデバイスに関する。
窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)及び炭化シリコン(SiC)のような、バンドギャップが広い半導体は、高電力RF/マイクロ波に応用するのに非常に有望な材料であることが当該技術分野において知られている。また、そのデバイスは、高い電力で動作するために、高い供給電圧で動作できなければならないことも当該技術分野において知られている。高電圧動作にとっての制限要因は、デバイスの破壊電圧である。シリコンパワーデバイス及びGaAs FETの場合に破壊電圧を改善するために、フィールドプレート(FP)が提案されており、実証されている。
より詳細には、フィールドプレートは、ゲート電極とドレイン電極との間に、ゲートに隣接して配置される。フィールドプレートは、空乏領域エッジを、ゲート−ドレインエッジからフィールドプレート下の半導体領域まで延長し、それにより、ピーク電界を、半導体内のゲートエッジからフィールドプレートエッジまでシフトする。これは、ゲート−ドレインエッジにおける電界を低減する。結果として、ショットキーゲートからの熱電子電界放出電流及びトンネル電流を大幅に低減することができ、それにより、ゲート−ドレイン破壊電圧を高くすることができる。さらに、表面トラップ効果を大幅に抑圧することができ、結果として、オープンチャネル条件において利用可能なRF電流を増加させることができる。オフ状態のゲート−ドレイン破壊電圧及びオン状態の最大RFチャネル電流が改善されると、フィールドプレートデバイスは潜在的には、より高いバイアス電圧において、より高い電力密度で動作することができる。
また当該技術分野において知られているように、電界効果トランジスタ(FET)を形成する窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)及び炭化シリコン(SiC)の半導体物質は新たな技術であり、それらのFETにフィールドプレートを用いるときに、ゲートとドレインとの間の帰還容量によってRF利得に深刻な劣化が引き起こされるので、高周波数の応用形態にとって実用上望ましくないことがわかっている。より詳細には、フィールドプレートは典型的には、半導体上に、窒化シリコン又は酸化シリコンのような誘電体を被着し、その誘電体をドライエッチングして、半導体の表面の一部を露出させて(典型的にはプラズマエッチングを用いる)、半導体の露出した部分と接触しているゲート−フィールドプレート構造を形成することによって形成される。基板材料に損傷を与えることなく、マイクロ波周波数の場合に0.5μm未満のゲート長を有するデバイスにおいてフィールドプレートを処理することは比較的困難であった。
本発明によると、半導体とオーム接触しているソース電極及びドレイン電極とを有する電界効果トランジスタデバイスが提供される。ソース電極とドレイン電極との間にゲート電極−フィールドプレート構造が配置される。ゲート電極−フィールドプレート構造は、誘電体と、半導体とショットキー接触している第1の金属と、第2の金属とを備える。第2の金属は、第1の金属の一部の上に配置されると共に電気的に接続される第1の部分と、誘電体の一部によって第1の金属の第2の部分から分離され、且つ第1の金属のエッジを越えて、第2の金属のエッジまで延在する第2の部分とを有する。第1の金属のエッジは、第2の金属のエッジよりもドレイン電極から離れており、それによって、電気効果トランジスタデバイスのためのフィールドプレートが設けられる。
本発明の別の特徴によると、電界効果トランジスタを形成するための方法が提供される。本方法は、半導体に接触しているソース金属コンタクト、ドレイン金属コンタクト及びゲート金属コンタクトを形成することを含む。形成されたソース金属コンタクト、形成されたドレイン金属コンタクト及び形成されたゲート金属コンタクト上に誘電体層が形成される。誘電体層上に第1のマスクが形成される。第1のマスクは内部に、誘電体層の一部の上に配置される窓を有し、それによって、誘電体層の下側にある部分が露出する。誘電体層の露出した部分は、ゲート金属コンタクトの一部の上に配置される。第1のマスクにドライエッチングが適用されて、窓によって露出している誘電体層の部分が除去され、ゲート金属コンタクトの一部が露出し、誘電体層の残りの部分が、ゲート金属コンタクトのエッジ領域上に残される。第1のマスクが除去される。誘電体層の残りの部分の上に第2のマスクが形成される。第2のマスクは内部に、ゲート金属コンタクトの部分の上に、且つゲート金属コンタクトのエッジ領域上に残された誘電体層の部分の上に配置される窓を有する。第2のマスク内に窓を通じてフィールドプレート金属が形成され、当該フィールドプレート金属は、ゲート金属コンタクトの露出した部分に電気的に接続され、エッジ領域上に残された誘電体層の部分によってゲート金属コンタクトのエッジ領域から分離され、ドレイン金属コンタクトに向かって、ゲート金属コンタクトのエッジを越えて延在する。
そのような構成では、半導体表面は第1の金属によって保護されるので、半導体表面は、誘電体層のドライエッチングからのプラズマには曝露されない。
本発明の1つ又は複数の実施形態の詳細が、添付の図面及び以下の説明において述べられる。本発明の他の特徴、目的及び利点は、その説明及び図面、並びに特許請求の範囲から明らかになるであろう。
種々の図面において、類似の参照番号は類似の構成要素を示す。
ここで図1を参照すると、半導体10、ここでは、たとえば、炭化シリコン(SiC)、窒化アルミニウムガリウム(AlGaN)又は窒化ガリウム(GaN)が設けられ、当該半導体のソース電極12及びドレイン電極14は半導体10とそれぞれオーム接触しており、当該半導体のゲートコンタクト金属16は半導体10とショットキー接触している。ソース電極12及びドレイン電極14は、ここではチタン/アルミニウム/ニッケル/金(Ti/Al/Ni/Au)金属から形成される金属コンタクトである。ゲートコンタクト金属16は、ここでは、ニッケルの下層及び金の上層であり、図に示されるように、ソース電極12とドレイン電極14との間に配置される。ここでは、ゲート金属コンタクト16の全厚は100〜500オングストロームである。
ここで図2を参照すると、誘電体、たとえば窒化シリコン又は二酸化シリコンの層18が、その構造上に形成され、それゆえ、図1に示される形成されたソース電極12、ドレイン電極14及びゲート金属コンタクト16上に形成される。ここで、誘電体層18は、プラズマ化学気相成長(PECVD)によって、ここでは500オングストロームの厚みまで堆積される窒化シリコンである。
次に、図に示されるように、誘電体層18上に、フォトレジストの層20が形成される。フォトレジスト層20は、マスク20を設けるために、電子ビーム又は従来のフォトリソグラフィのいずれかを用いて、内部に形成される窓22を有する。窓22は、下側にある誘電体層18の部分26を露出させる。そのような部分26は、ゲート金属コンタクト16の部分28上に配置される。
次に、マスク20が、ドライエッチング、ここでは、エッチャントとしてCF(四フッ化炭素)を用いるプラズマエッチングにかけられ、窓22によって露出した誘電体層18の部分26が除去され、それにより、ゲート金属コンタクト16の部分28が露出する。
マスク20が除去され、図3に示される構造が残される。誘電体層18の部分30が、ゲート金属コンタクト16のエッジ領域32上に残されることに留意されたい。
次に、図4を参照すると、第2のフォトレジストマスク38が、誘電体層18の残りの部分の上に形成される。図に示されるように、第2のマスク38は、内部に、ゲート金属コンタクト16の部分の上に、且つゲート金属コンタクト16のエッジ領域32の上に残された誘電体層18の部分30の上に配置される窓40を有する。
次に、図5を参照すると、導電性金属50、ここでは、たとえば3000オングストロームの厚みを有する金が、マスク38上に堆積、ここでは蒸着され、導電性金属50の部分は、ゲートコンタクト金属16の露出した部分の上に堆積され、それゆえその部分と電気的に接触し、さらに窓40によって露出した誘電体層18の部分30の上にも堆積される。こうして、金属層50の部分52が、フォトレジストマスク38を除去した後に、それゆえ、マスク38上にある金属層50の部分を除去した後に、図6に示されるようなフィールドプレート52を形成する。フィールドプレート52は、図に示されるように、ゲート金属コンタクト16の露出した部分に電気的に接続され、エッジ領域32上に残された誘電体層18の部分30によって、ゲート金属コンタクト16のエッジ領域32から分離され、ドレイン金属コンタクト14に向かって距離δだけ、ゲート金属コンタクト16のエッジ領域32を越えて延在することに留意されたい。また、図に示されるように、誘電体層18は、フィールドプレート52と半導体10との間に厚みtを有することにも留意されたい。結果として形成される電界効果トランジスタ60が図6に示される。
上記の工程は、マイクロ波周波数におけるRF利得を犠牲にすることなく、フィールドプレート52を配設する。誘電体の厚み、ゲート金属のドレイン側に向かって金属が入り込む長さ、誘電体堆積前のゲート金属の厚み、及び誘電体のエッチングは、ゲート金属コンタクト16の形成前後に、半導体10の表面に損傷を与えることなく、最適化することができる。
ここで、fmax(最大単位利得周波数)及びft(単位電流利得周波数)は、ゲート長に反比例するので、マイクロ波よりも高い周波数の場合に、ゲート長は0.25μm未満である。500オングストローム未満のような非常に薄い誘電体上にフィールドプレートを実装するために、初期の、すなわち薄い誘電体層の堆積前の最初のゲート金属コンタクト16の厚みは、非常に薄くなければならない。その場合に、第2の金属は、誘電体上部に載置される実際のフィールドプレートであり、第1の金属と第2の金属との間に寄生を導入することなく、実効的なフィールドプレートとしてうまく機能している。
本発明の多数の実施形態が説明されてきた。それにもかかわらず、本発明の精神及び範囲から逸脱することなく、種々の変更を行うことができることは理解されよう。したがって、他の実施形態も、特許請求の範囲に含まれる。
本発明による、半導体の処理の種々の段階における半導体の断面図である。 本発明による、半導体の処理の種々の段階における半導体の断面図である。 本発明による、半導体の処理の種々の段階における半導体の断面図である。 本発明による、半導体の処理の種々の段階における半導体の断面図である。 本発明による、半導体の処理の種々の段階における半導体の断面図である。 本発明による、半導体の処理の種々の段階における半導体の断面図である。

Claims (2)

  1. 電界効果トランジスタデバイスであって、
    半導体とオーム接触しているソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に配置されるゲート電極−フィールドプレート構造と
    を備え、該ゲート電極−フィールドプレート構造は、
    誘電体と、
    前記半導体とショットキー接触している第1の金属と、
    第2の金属と
    を有し、該第2の金属は、
    前記第1の金属の一部の上に配置されると共に電気的に接続される第1の部分と、
    前記誘電体の一部によって前記第1の金属の第2の部分から分離され、且つ前記第1の金属のエッジを越えて、前記第2の金属のエッジまで延在する第2の部分と
    を有し、前記第1の金属の前記エッジは、前記第2の金属の前記エッジよりも前記ドレイン電極から離れており、それによって、該電界効果トランジスタデバイスのためのフィールドプレートが設けられる、電界効果トランジスタデバイス。
  2. 電界効果トランジスタを形成するための方法であって、
    半導体に接触しているソース金属コンタクト、ドレイン金属コンタクト及びゲート金属コンタクトを形成すること、
    前記形成されたソース金属コンタクト、前記形成されたドレイン金属コンタクト及び前記形成されたゲート金属コンタクト上に誘電体層を形成すること、
    前記誘電体層上に第1のマスクを形成することであって、該第1のマスクは内部に、前記誘電体層の一部の上に配置される窓を有し、それによって、前記誘電体層の下側にある部分が露出し、該誘電体層の該露出した部分は、前記ゲート金属コンタクトの一部の上に配置される、第1のマスクを形成すること、
    前記第1のマスクにドライエッチングを適用することであって、それによって、前記窓によって露出している前記誘電体層の部分が除去され、前記ゲート金属コンタクトの前記一部が露出し、前記誘電体層の残りの部分が、前記ゲート金属コンタクトのエッジ領域上に残される、ドライエッチングを適用すること、
    前記第1のマスクを除去すること、
    前記誘電体層の前記残りの部分の上に第2のマスクを形成することであって、該第2のマスクは内部に、前記ゲート金属コンタクトの部分の上に、且つ該ゲート金属コンタクトの前記エッジ領域上に残された前記誘電体層の前記部分の上に配置される窓を有する、第2のマスクを形成すること、及び
    前記第2のマスク内に前記窓を通じてフィールドプレート金属を形成すること
    を含み、前記フィールドプレート金属は、前記ゲート金属コンタクトの前記露出した部分に電気的に接続され、前記エッジ領域上に残された前記誘電体層の前記部分によって前記ゲート金属コンタクトの前記エッジ領域から分離され、前記ドレイン金属コンタクトに向かって、該ゲート金属コンタクトの該エッジを越えて延在する、電界効果トランジスタを形成するための方法。
JP2008504037A 2005-04-01 2006-02-10 改善されたフィールドプレートを備える半導体デバイス Active JP4988703B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/096,512 US20060223293A1 (en) 2005-04-01 2005-04-01 Semiconductor devices having improved field plates
US11/096,512 2005-04-01
PCT/US2006/004788 WO2006107404A2 (en) 2005-04-01 2006-02-10 Semiconductor devices having improved field plates

Publications (2)

Publication Number Publication Date
JP2008535241A true JP2008535241A (ja) 2008-08-28
JP4988703B2 JP4988703B2 (ja) 2012-08-01

Family

ID=36954741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504037A Active JP4988703B2 (ja) 2005-04-01 2006-02-10 改善されたフィールドプレートを備える半導体デバイス

Country Status (6)

Country Link
US (2) US20060223293A1 (ja)
EP (1) EP1866967B1 (ja)
JP (1) JP4988703B2 (ja)
KR (1) KR101170730B1 (ja)
TW (1) TWI373843B (ja)
WO (1) WO2006107404A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003504B2 (en) 2006-09-01 2011-08-23 Bae Systems Information And Electronic Systems Integration Inc. Structure and method for fabrication of field effect transistor gates with or without field plates
WO2009094570A2 (en) * 2008-01-24 2009-07-30 Applied Materials, Inc. Plating through tunnel dielectrics for solar cell contact formation
US20100186808A1 (en) * 2009-01-27 2010-07-29 Peter Borden Plating through tunnel dielectrics for solar cell contact formation
KR20190090231A (ko) * 2018-01-24 2019-08-01 (주)웨이비스 크랙이 없는 고신뢰성 필드 플레이트를 포함하는 고전자이동도 트랜지스터 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227204A1 (en) * 2000-05-03 2004-11-18 Linear Technology Corporation High voltage MOS transistor with gate extension
WO2005029589A1 (en) * 2003-09-09 2005-03-31 Cree, Inc. Wide bandgap transistor devices with field plates

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288806A (en) * 1979-05-29 1981-09-08 Xerox Corporation High voltage MOSFET with overlapping electrode structure
US4694565A (en) * 1986-04-28 1987-09-22 Rockwell International Corporation Method of making hardened CMOS sub-micron field effect transistors
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置
JPH05326563A (ja) * 1992-05-21 1993-12-10 Toshiba Corp 半導体装置
JPH0714853A (ja) * 1993-06-18 1995-01-17 Fujitsu Ltd シリコン基板上の化合物半導体装置とその製造方法
US5578512A (en) * 1993-09-07 1996-11-26 Industrial Technology Research Institute Power MESFET structure and fabrication process with high breakdown voltage and enhanced source to drain current
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5895260A (en) * 1996-03-29 1999-04-20 Motorola, Inc. Method of fabricating semiconductor devices and the devices
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JP2000513877A (ja) * 1997-04-28 2000-10-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 横形mosトランジスタデバイス
JPH1140578A (ja) 1997-07-18 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2001237250A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 e/d 모드 hemt 및 그 제조방법
US6703638B2 (en) 2001-05-21 2004-03-09 Tyco Electronics Corporation Enhancement and depletion-mode phemt device having two ingap etch-stop layers
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US6933542B2 (en) * 2003-02-10 2005-08-23 Matsushita Electric Industrial Co., Ltd. Field-effect transistor, and integrated circuit device and switching circuit using the same
US6710416B1 (en) * 2003-05-16 2004-03-23 Agere Systems Inc. Split-gate metal-oxide-semiconductor device
CN100541745C (zh) * 2003-09-09 2009-09-16 加利福尼亚大学董事会 单个或多个栅极场板的制造
US7126426B2 (en) * 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
JP2005191022A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
US7180103B2 (en) * 2004-09-24 2007-02-20 Agere Systems Inc. III-V power field effect transistors
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227204A1 (en) * 2000-05-03 2004-11-18 Linear Technology Corporation High voltage MOS transistor with gate extension
WO2005029589A1 (en) * 2003-09-09 2005-03-31 Cree, Inc. Wide bandgap transistor devices with field plates
JP2007505501A (ja) * 2003-09-09 2007-03-08 クリー インコーポレイテッド フィールドプレートを有するワイドバンドギャップトランジスタデバイス

Also Published As

Publication number Publication date
KR101170730B1 (ko) 2012-08-03
WO2006107404A2 (en) 2006-10-12
EP1866967B1 (en) 2021-01-13
TW200727475A (en) 2007-07-16
JP4988703B2 (ja) 2012-08-01
KR20070116251A (ko) 2007-12-07
US20070166888A1 (en) 2007-07-19
WO2006107404A3 (en) 2006-12-14
EP1866967A2 (en) 2007-12-19
US20060223293A1 (en) 2006-10-05
TWI373843B (en) 2012-10-01
US7498223B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
TWI430341B (zh) 單一或多重閘極場平板之製造
US7800132B2 (en) High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
US8004022B2 (en) Field effect transistor
WO2011148443A1 (ja) 電界効果トランジスタ
WO2006080109A1 (ja) Mis構造を有する半導体装置及びその製造方法
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
WO2012056602A1 (ja) 半導体装置
US20130341640A1 (en) Semiconductor device and method for manufacturing same
JP4988703B2 (ja) 改善されたフィールドプレートを備える半導体デバイス
US20150001721A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US11038030B2 (en) Transistor having low capacitance field plate structure
CN112204753A (zh) 半导体装置和其制作方法
CN111758167B (zh) 半导体装置和其制作方法
US8952422B2 (en) Transistor and method of fabricating the same
CN113540229B (zh) 半导体器件及其制作方法
US20240047554A1 (en) Semiconductor device and manufacturing method thereof
CN116259657A (zh) 氮化物晶体管及其制造方法
TWM623644U (zh) 半導體裝置
CN116259658A (zh) 氮化物晶体管及其制造方法
CN116387156A (zh) 一种对帽层access区域进行不完全刻蚀方式的器件结构及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Ref document number: 4988703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250