CN116259658A - 氮化物晶体管及其制造方法 - Google Patents

氮化物晶体管及其制造方法 Download PDF

Info

Publication number
CN116259658A
CN116259658A CN202111508818.0A CN202111508818A CN116259658A CN 116259658 A CN116259658 A CN 116259658A CN 202111508818 A CN202111508818 A CN 202111508818A CN 116259658 A CN116259658 A CN 116259658A
Authority
CN
China
Prior art keywords
layer
aluminum
type semiconductor
semiconductor pattern
containing active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111508818.0A
Other languages
English (en)
Inventor
焦佑麒
黄永立
朱俊宜
周圣伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN202111508818.0A priority Critical patent/CN116259658A/zh
Publication of CN116259658A publication Critical patent/CN116259658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化物晶体管包括:辅助层、通道层、含铝主动层、P型半导体图案、N型半导体图案、含铝再生层、栅极、源极和漏极。辅助层设置在基板上。通道层设置在辅助层上。含铝主动层设置在通道层上。P型半导体图案设置在含铝主动层上,并且接触含铝主动层。N型半导体图案设置在P型半导体图案上。含铝再生层设置在含铝主动层上,并且覆盖P型半导体图案的侧壁和N型半导体图案的侧壁。栅极设置在N型半导体图案上。源极与漏极分别设置在栅极的相对两侧,并且贯穿含铝再生层,以电性连接含铝主动层。一种氮化物晶体管的制造方法也被提出。

Description

氮化物晶体管及其制造方法
技术领域
本发明涉及一种晶体管及其制造方法,尤其涉及一种氮化物晶体管及其制造方法。
背景技术
氮化镓半导体因具有较宽的能隙而适于用在高功率或高频电子元件的制作。为了实现氮化镓半导体在高功率元件的增强型操作,常见的做法包括栅极蚀刻和P型氮化镓磊晶结构设计。其中,P型氮化镓外延结构的制作方式能产生较稳定的临界电压。在P型氮化镓磊晶结构的制造过程中,为了后续电极的制作必须将P型氮化镓位在源极区和漏极区的部分移除。由于P型氮化镓和铝镓氮主动层具有相近的蚀刻比,因此,P型氮化镓的蚀刻过程中容易伤及铝镓氮主动层而影响最终完成的元件特性。
发明内容
本发明是针对一种氮化物晶体管,其操作电性较佳且可靠度高。
本发明提供一种氮化物晶体管的制造方法,其制程裕度较大且良率高。
根据本发明的实施例,氮化物晶体管包括:辅助层、通道层、含铝主动层、P型半导体图案、N型半导体图案、含铝再生层、栅极、源极和漏极。辅助层设置在基板上。通道层设置在辅助层上。含铝主动层设置在通道层上。P型半导体图案设置在含铝主动层上,并且接触含铝主动层。N型半导体图案设置在P型半导体图案上。含铝再生层设置在含铝主动层上,并且覆盖P型半导体图案的侧壁和N型半导体图案的侧壁。栅极设置在N型半导体图案上。源极与漏极分别设置在栅极的相对两侧,并且贯穿含铝再生层,以电性连接含铝主动层。
在根据本发明的实施例的氮化物晶体管中,含铝再生层为AlxGa(1-x)N层,含铝主动层为AlyGa(1-y)N层,其中1≥y≥x≥0。
在根据本发明的实施例的氮化物晶体管中,含铝再生层接触含铝主动层。
在根据本发明的实施例的氮化物晶体管中,源极与漏极还贯穿含铝主动层,并且接触通道层。
在根据本发明的实施例的氮化物晶体管中,通道层为GaN层。
在根据本发明的实施例的氮化物晶体管中,辅助层包括成核层和缓冲层。成核层位于基板与缓冲层之间。成核层的材料包括AlN。缓冲层的材料包括GaN。
在根据本发明的实施例的氮化物晶体管中,含铝主动层和含铝再生层具有重叠于P型半导体图案的第一部分和不重叠于P型半导体图案的第二部分。第一部分和第二部分在垂直于基板的方向上的厚度彼此不同。
根据本发明的实施例,氮化物晶体管的制造方法包括:在基板上形成辅助层、在辅助层上形成通道材料层和含铝主动材料层、在含铝主动材料层上形成P型半导体材料层、进行图案化制程,使P型半导体材料层形成P型半导体图案、在含铝主动材料层上形成含铝再生材料层、进行掺杂制程,使含铝再生材料层中重叠P型半导体图案的部分转变成N型半导体图案、进行另一图案化制程,使含铝主动材料层形成定义两个凹槽的含铝主动层以及使含铝再生材料层形成定义这两个凹槽的含铝再生层以及形成源极、漏极和栅极。辅助层的材料包括AlN、GaN或上述的组合。通道材料层位于含铝主动材料层与辅助层之间。含铝再生材料层覆盖P型半导体图案。源极和漏极分别设置在这两个凹槽内,并且接触含铝主动层和含铝再生层。栅极重叠于N型半导体图案,且N型半导体图案接触栅极和P型半导体图案。
在根据本发明的实施例的氮化物晶体管的制造方法中,另一图案化制程还包括:使通道材料层形成定义两个凹槽的通道层。在形成源极和漏极后,源极和漏极还接触通道层。
在根据本发明的实施例的氮化物晶体管的制造方法中,含铝主动层的铝含量大于含铝再生层的铝含量。
基于上述,在本发明的一实施例的氮化物晶体管的制造方法中,在P型半导体材料层的图案化制程后,会在含铝主动材料层被曝露出的表面上覆盖含铝再生材料层。据此,可修补含铝主动材料层在P型半导体材料层的图案化过程所产生的伤损,避免最终所完成的氮化物晶体管发生导通电压和可靠度不稳定的问题。另一方面,含铝再生层的设置还可在通道层连接含铝主动层的表面形成更多的二维电子气(two-dimensional electron gas,2DEG),并且降低通道层的导通电阻,有助于提升氮化物晶体管的操作电性。此外,含铝再生材料层重叠P型半导体图案的部分可经由掺杂制程转变为N型半导体图案,并且与后续完成的栅极形成良好的欧姆接触以降低阻值。
附图说明
图1是依照本发明的一实施例的氮化物晶体管的剖视示意图;
图2A至图2G是图1的氮化物晶体管的制造流程的剖视示意图。
附图标记说明
10:氮化物晶体管;
100:基板;
120:辅助层;
121:成核层;
122:缓冲层;
130:通道层;
130M:通道材料层;
130s:表面;
140:含铝主动层;
140M:含铝主动材料层;
145:含铝再生层;
145a:部分;
145M:含铝再生材料层;
145P:N型半导体图案;
145Ps、160Ps:侧壁;
160M:P型半导体材料层;
160P:P型半导体图案;
200:光刻胶图案;
DE:漏极;
GE:栅极;
P1、P2、P3:部分;
RS1、RS2:凹槽;
SE:源极;
T1、T2、T3:厚度;
Z:方向。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例的氮化物晶体管的剖视示意图。图2A至图2G是图1的氮化物晶体管的制造流程的剖视示意图。请参照图1,氮化物晶体管10包括基板100、辅助层120、通道层130、含铝主动层140、含铝再生层145、P型半导体图案160P、N型半导体图案145P、栅极GE、源极SE和漏极DE。基板100的材料包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、金刚石、或上述的组合。
辅助层120设置在基板100上。在本实施例中,辅助层120可包括成核层121和缓冲层122,且成核层121位于基板100与缓冲层122之间。成核层121的材料包括AlN,缓冲层122的材料包括GaN。通道层130设置在辅助层120上。在本实施例中,通道层130例如是GaN层,且其膜厚可介于60纳米至600纳米之间。
含铝主动层140和含铝再生层145设置在通道层130上,且含铝主动层140位在含铝再生层145与通道层130之间。在本实施例中,含铝主动层140例如是AlyGa(1-y)N层,含铝再生层145例如是AlxGa(1-x)N层,其中1≥y≥x≥0。含铝主动层140的膜厚可介于5纳米至30纳米之间。含铝再生层145的膜厚可介于10纳米至30纳米之间。举例来说,为了在通道层130连接含铝主动层140的表面130s形成较多的二维电子气(two-dimensional electron gas,2DEG),含铝主动层140的铝含量可大于含铝再生层145的铝含量。
P型半导体图案160P设置在含铝主动层140上,并且接触含铝主动层140。N型半导体图案145P设置在P型半导体图案160P上。特别注意的是,含铝再生层145覆盖P型半导体图案160P的侧壁160Ps和N型半导体图案145P的侧壁145Ps。从另一观点来说,含铝主动层140和含铝再生层145具有重叠于P型半导体图案160P的第一部分P1以及不重叠于P型半导体图案160P的第二部分P2和第三部分P3,其中第二部分P2连接第一部分P1和第三部分P3。此处的重叠或不重叠是由这三个部分各自与P型半导体图案160P沿着垂直于基板100的方向(例如方向Z)来界定。
特别注意的是,含铝主动层140和含铝再生层145的这三个部分在垂直于基板100的方向(例如方向Z)上的厚度彼此不同。举例来说,第一部分P1、第二部分P3和第三部分P3分别具有厚度T1、厚度T2和厚度T3,其中厚度T1小于厚度T2,厚度T3小于厚度T2且大于厚度T1。
栅极GE设置在N型半导体图案145P上。源极SE和漏极DE分别设置在栅极GE的相对两侧,并且贯穿含铝再生层145以电性连接含铝主动层140。举例来说,在本实施例中,源极SE和漏极DE还可选地贯穿含铝主动层140并且接触通道层130,但本发明不以此为限。
特别说明的是,与含铝主动层140相接触的含铝再生层145可在通道层130连接含铝主动层140的表面130s形成更多的二维电子气,并且降低通道层130的导通电阻。据此,可有效提升氮化物晶体管10的操作电性。
以下将针对氮化物晶体管10的制造方法进行示例性地说明。
请参照图2A,首先,在基板100上形成辅助层120。辅助层120的材料包括AlN、GaN或上述的组合。举例来说,可利用有机金属化学气相沉积(Metal-Organic Chemical VaporDeposition,MOCVD)技术来进行辅助层120的制作,但不以此为限。在本实施例中,形成辅助层120的步骤可包括:在基板100上先成长成核层121,再形成缓冲层122。成核层121例如是AlN层。缓冲层122例如是GaN层,且其膜厚可介于100纳米至10微米之间。在一实施例中,可在缓冲层122的成膜过程中掺杂碳元素和铁元素以形成半绝缘高质量的GaN层,但不以此为限。
请参照图2B,在辅助层120上形成通道材料层130M和含铝主动材料层140M,其中通道材料层130M位在含铝主动材料层140M与辅助层120之间。举例来说,可利用有机金属化学气相外延沉积非掺杂、半绝缘且高质量的通道材料层130M,且其膜厚可介于60纳米至600纳米之间。含铝主动材料层140M例如是超薄的铝镓氮主动层,其膜厚介于5纳米至30纳米之间。
接着,在含铝主动材料层140M上形成P型半导体材料层160M,如图2C所示。P型半导体材料层160M例如是P型氮化镓层,且其膜厚介于50纳米至120纳米之间。请参照图2D,进行图案化制程,使P型半导体材料层160M形成P型半导体图案160P。举例来说,在P型半导体图案160P的形成过程中,可使用SF6和BCl3的混合气体对P型半导体材料层160M的非定义区进行干式蚀刻,并曝露出含铝主动材料层140M的部分表面。
在P型半导体图案160P的形成步骤完成后,在含铝主动材料层140M上形成含铝再生材料层145M。更具体地说,此含铝再生材料层145M直接覆盖含铝主动材料层140M未被P型半导体图案160P遮盖的表面。
特别说明的是,由于P型半导体材料层160M和含铝主动材料层140M具有相近的蚀刻比,在P型半导体材料层160M的蚀刻过程中,容易损及含铝主动材料层140M且难以控制。此外,利用干式蚀刻工艺来移除部分的P型半导体材料层160M也容易破坏含铝主动材料层140M,使其表面电荷捕捉电子而发生电流坍塌(current collapse)的现象,进而影响元件特性。
因此,通过含铝再生材料层145M的覆盖,可修补含铝主动材料层140M在P型半导体图案160P的形成过程中所产生的损伤,从而避免最终所完成的氮化物晶体管10发生导通电压和可靠度不稳定的问题。
请参照图2E及图2F,在形成含铝再生材料层145M后,进行掺杂制程,使含铝再生材料层145M重叠于P型半导体图案160P的部分145a转变成N型半导体图案145P。举例来说,掺杂制程可运用离子植入或低压化学气相沉积及扩散制程,选择性地在含铝再生材料层145M的局部区域进行硅掺杂,其中局部区域例如是由光刻胶图案200来定义。
请参照图2G,接着,进行另一次的图案化制程,使含铝主动材料层140M和含铝再生材料层145M分别形成含铝主动层140和含铝再生层145,其中含铝主动层140和含铝再生层145可定义出两个凹槽RS1、RS2。
在形成这两个凹槽RS1、RS2后,进行源极SE、漏极DE和栅极GE的形成步骤。请同时参照图1,源极SE和漏极DE分别形成在这两个凹槽RS1、RS2内,并且接触含铝主动层140和含铝再生层145。栅极GE、N型半导体图案145P和P型半导体图案160P在通道层130的表面130s上的三个正投影相重叠,且N型半导体图案145P接触栅极GE和P型半导体图案160P。
特别注意的是,在本实施例中,所述另一图案化制程还可选地包括:使通道材料层130M形成定义这两个凹槽RS1、RS2的通道层130,且源极SE和漏极DE还接触(或伸入)通道层130,但不以此为限。据此,能让源极SE和漏极DE与通道层130间形成欧姆接触,以取得更好的操作电性。
举例来说,可利用黄光微影制程来定义源极SE和漏极DE的设置处,并且辅以干式蚀刻工艺来形成这两个凹槽RS1、RS2。在本实施例中,源极SE和漏极DE可以分别是多个金属层的堆叠结构,这些金属层的材料可选用钛、铝、镍、金、或上述的合金,而栅极GE的材料可选用镍金合金,但不以此为限。
进一步而言,在形成源极SE、漏极DE和栅极GE后,可进行热处理制程,使源极SE和漏极DE与通道层130的交界面以及栅极GE与N型半导体图案145P的交界面形成欧姆接触。热处理制程例如是在氮气环境下,以600度至1000度间的高温进行制程时间在15秒至300秒间的退火处理,但不以此为限。值得一提的是,由于栅极GE与N型半导体图案145P的交界面可形成良好的欧姆接触,因此可进一步降低栅极GE与N型半导体图案145P间的阻值。至此,便完成本实施例的氮化物晶体管10的制作。
纵上所述,在本发明的一实施例的氮化物晶体管的制造方法中,在P型半导体材料层的图案化制程后,会在含铝主动材料层被曝露出的表面上覆盖含铝再生材料层。据此,可修补含铝主动材料层在P型半导体材料层的图案化过程所产生的伤损,避免最终所完成的氮化物晶体管发生导通电压和可靠度不稳定的问题。另一方面,含铝再生层的设置还可在通道层连接含铝主动层的表面形成更多的二维电子气(two-dimensional electron gas,2DEG),并且降低通道层的导通电阻,有助于提升氮化物晶体管的操作电性。此外,含铝再生材料层重叠P型半导体图案的部分可经由掺杂制程转变为N型半导体图案,并且与后续完成的栅极形成良好的欧姆接触以降低阻值。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种氮化物晶体管,其特征在于,包括:
辅助层,设置在基板上;
通道层,设置在所述辅助层上;
含铝主动层,设置在所述通道层上;
P型半导体图案,设置在所述含铝主动层上,并且接触所述含铝主动层;
N型半导体图案,设置在所述P型半导体图案上;
含铝再生层,设置在所述含铝主动层上,并且覆盖所述P型半导体图案的侧壁和所述N型半导体图案的侧壁;
栅极,设置在所述N型半导体图案上;以及
源极与漏极,分别设置在所述栅极的相对两侧,并且贯穿所述含铝再生层,以电性连接所述含铝主动层。
2.根据权利要求1所述的氮化物晶体管,其特征在于,所述含铝再生层为AlxGa(1-x)N层,所述含铝主动层为AlyGa(1-y)N层,其中1≥y≥x≥0。
3.根据权利要求1所述的氮化物晶体管,其特征在于,所述含铝再生层接触所述含铝主动层。
4.根据权利要求1所述的氮化物晶体管,其特征在于,所述源极与所述漏极还贯穿所述含铝主动层,并且接触所述通道层。
5.根据权利要求1所述的氮化物晶体管,其特征在于,所述通道层为GaN层。
6.根据权利要求1所述的氮化物晶体管,其特征在于,所述辅助层包括成核层和缓冲层,所述成核层位于所述基板与所述缓冲层之间,所述成核层的材料包括AlN,所述缓冲层的材料包括GaN。
7.根据权利要求1所述的氮化物晶体管,其特征在于,所述含铝主动层和所述含铝再生层具有重叠于所述P型半导体图案的第一部分和不重叠于所述P型半导体图案的第二部分,所述第一部分和所述第二部分在垂直于所述基板的方向上的厚度彼此不同。
8.一种氮化物晶体管的制造方法,其特征在于,包括:
在基板上形成辅助层,所述辅助层的材料包括AlN、GaN或上述的组合;
在所述辅助层上形成通道材料层和含铝主动材料层,所述通道材料层位于所述含铝主动材料层与所述辅助层之间;
在所述含铝主动材料层上形成P型半导体材料层;
进行图案化制程,使所述P型半导体材料层形成P型半导体图案;
在所述含铝主动材料层上形成含铝再生材料层,所述含铝再生材料层覆盖所述P型半导体图案;
进行掺杂制程,使所述含铝再生材料层中重叠所述P型半导体图案的部分转变成N型半导体图案;
进行另一图案化制程,使所述含铝主动材料层形成定义两个凹槽的含铝主动层以及使所述含铝再生材料层形成定义所述两个凹槽的含铝再生层;以及
形成源极、漏极和栅极,所述源极和所述漏极分别设置在所述两个凹槽内,并且接触所述含铝主动层和所述含铝再生层,所述栅极重叠于所述N型半导体图案,且所述N型半导体图案接触所述栅极和所述P型半导体图案。
9.根据权利要求8所述的氮化物晶体管的制造方法,其特征在于,所述另一图案化制程还包括:使所述通道材料层形成定义所述两个凹槽的通道层,其中在形成所述源极和所述漏极后,所述源极和所述漏极还接触所述通道层。
10.根据权利要求8所述的氮化物晶体管的制造方法,其特征在于,所述含铝主动层的铝含量大于所述含铝再生层的铝含量。
CN202111508818.0A 2021-12-10 2021-12-10 氮化物晶体管及其制造方法 Pending CN116259658A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111508818.0A CN116259658A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111508818.0A CN116259658A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN116259658A true CN116259658A (zh) 2023-06-13

Family

ID=86683091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111508818.0A Pending CN116259658A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN116259658A (zh)

Similar Documents

Publication Publication Date Title
US7038253B2 (en) GaN-based field effect transistor of a normally-off type
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP5595685B2 (ja) 半導体装置
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
US20240072153A1 (en) High electron mobility transistor and method for forming the same
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
CN112420850A (zh) 一种半导体器件及其制备方法
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
US20240021703A1 (en) High electron mobility transistor and method for forming the same
US11695049B2 (en) High electron mobility transistor and method for forming the same
JP2006165207A (ja) 化合物半導体装置およびその製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
CN111755330A (zh) 一种半导体结构及其制造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
CN116259658A (zh) 氮化物晶体管及其制造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
TW201737354A (zh) 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法
JP2007088186A (ja) 半導体装置及びその製造方法
CN116259657A (zh) 氮化物晶体管及其制造方法
KR102658051B1 (ko) 화합물 반도체 소자
US20220367693A1 (en) Semiconductor structure and method for forming the same
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination