CN116259657A - 氮化物晶体管及其制造方法 - Google Patents

氮化物晶体管及其制造方法 Download PDF

Info

Publication number
CN116259657A
CN116259657A CN202111507446.XA CN202111507446A CN116259657A CN 116259657 A CN116259657 A CN 116259657A CN 202111507446 A CN202111507446 A CN 202111507446A CN 116259657 A CN116259657 A CN 116259657A
Authority
CN
China
Prior art keywords
layer
aluminum
containing active
type semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111507446.XA
Other languages
English (en)
Inventor
焦佑麒
黄永立
朱俊宜
周圣伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN202111507446.XA priority Critical patent/CN116259657A/zh
Publication of CN116259657A publication Critical patent/CN116259657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化物晶体管，其包括：通道层、含铝主动层、含铝再生层、P型半导体层、栅极、源极以及漏极。含铝主动层设置在通道层上。含铝再生层设置在含铝主动层上。含铝再生层设置在含铝主动层未被P型半导体层覆盖的表面上。含铝主动层的铝含量大于或等于含铝再生层的铝含量。栅极设置在P型半导体层上。源极和漏极电性连接通道层。一种氮化物晶体管的制造方法也被提出。

Description

氮化物晶体管及其制造方法
技术领域
本发明涉及一种晶体管，尤其涉及一种氮化物晶体管及其制造方法。
背景技术
氮化镓半导体因具有较宽的能隙而适于用在高功率或高频电子元件的制作。为了实现氮化镓半导体在高功率元件的增强型操作，常见的做法包括栅极蚀刻和P型氮化镓磊晶结构设计。其中，P型氮化镓外延结构的制作方式能产生较稳定的临界电压。在P型氮化镓磊晶结构的制造过程中，为了后续电极的制作必须将P型氮化镓位在源极区和漏极区的部分移除。由于P型氮化镓和铝镓氮主动层具有相近的蚀刻比，因此，P型氮化镓的蚀刻过程中容易伤及铝镓氮主动层而影响最终完成的元件特性。
发明内容
本发明提供一种氮化物晶体管，其操作电性较佳且可靠度高。
本发明提供一种氮化物晶体管的制造方法，其制程裕度较大且良率高。
根据本发明的实施例，氮化物晶体管包括：通道层、含铝主动层、含铝再生层、P型半导体层、栅极、源极以及漏极。含铝主动层设置在通道层上。含铝再生层设置在含铝主动层上。含铝再生层设置在含铝主动层未被P型半导体层覆盖的表面上。含铝主动层的铝含量大于或等于含铝再生层的铝含量。栅极设置在P型半导体层上。源极和漏极电性连接通道层。
在根据本发明的实施例的氮化物晶体管中，含铝再生层为AlxGa(1-x)N层，含铝主动层为AlyGa(1-y)N层，其中y≥x。
在根据本发明的实施例的氮化物晶体管中，含铝再生层接触含铝主动层。
在根据本发明的实施例的氮化物晶体管中，源极与漏极接触通道层。
根据本发明的实施例，氮化物晶体管的制造方法包括下列步骤：在基板上形成通道层和含铝主动层、在含铝主动层上形成P型半导体层、在含铝主动层上形成含铝再生层、形成栅极于P型半导体层上以及形成源极和漏极。通道层位于含铝主动层与基板之间。含铝再生层设置在含铝主动层未被P型半导体层覆盖的表面上，且含铝主动层的铝含量大于或等于含铝再生层的铝含量。源极和漏极接触通道层。
在根据本发明的实施例的氮化物晶体管的制造方法中，在形成通道层的步骤前，还包括形成辅助层于基板上，辅助层包括成核层、缓冲层或上述组合，其中在形成通道层的步骤后，辅助层位于基板和通道层之间。
在根据本发明的实施例的氮化物晶体管的制造方法中，形成P型半导体层的步骤包括：形成P型半导体材料层于含铝主动层上；形成绝缘材料层于P型半导体材料层上；对绝缘材料层进行图案化制程以形成绝缘层，其中绝缘层覆盖P型半导体材料层的一部分；以及对P型半导体材料层进行蚀刻工艺以形成P型半导体层。
在根据本发明的实施例的氮化物晶体管的制造方法中，氮化物晶体管的制造方法还包括：在形成含铝再生层的步骤后以及在形成栅极的步骤前，移除绝缘层。
在根据本发明的实施例的氮化物晶体管的制造方法中，在形成源极和漏极的步骤前，还包括形成两个凹槽，且形成源极和漏极的步骤包括将导体填入两个凹槽中以形成源极和漏极，其中各个凹槽贯穿含铝主动层和含铝再生层。
在根据本发明的实施例的氮化物晶体管的制造方法中，各个凹槽于垂直基板的方向还延伸进入通道层中。
基于上述，本发明的一实施例的氮化物晶体管的制造方法，在P型半导体材料层的图案化制程后，会在含铝主动层被曝露出的表面上形成含铝再生层。据此，可修补含铝主动层在P型半导体材料层的图案化过程所产生的伤损，避免最终所完成的氮化物晶体管发生导通电压和可靠度不稳定的问题。另一方面，含铝再生层的设置还可在通道层连接含铝主动层的表面形成更多的二维电子气(two-dimensional electron gas，2DEG)，并且降低通道层的导通电阻，有助于提升氮化物晶体管的操作电性。此外，源极和漏极接触通道层，可进一步降低源极和漏极之间的通道阻值。
附图说明
图1是依照本发明的一实施例的氮化物晶体管的剖视示意图；
图2A至图2C是图1的氮化物晶体管的制造流程的剖视示意图。
附图标记说明
10：氮化物晶体管；
100：基板；
120：辅助层；
121：成核层；
122：缓冲层；
130：通道层；
130s：表面；
140：含铝主动层；
145：含铝再生层；
160M：P型半导体材料层；
160P：P型半导体层；
180：绝缘材料层；
180P：绝缘层；
DE：漏极；
GE：栅极；
RS1、RS2：凹槽；
SE：源极。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例的氮化物晶体管的剖视示意图。图2A至图2C是图1的氮化物晶体管的制造流程的剖视示意图。请参照图1，氮化物晶体管10包括基板100、辅助层120、通道层130、含铝主动层140、含铝再生层145、P型半导体层160P、栅极GE、源极SE和漏极DE。基板100的材料可包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、金刚石、或上述的组合，但基板100的材料不以此为限。
辅助层120于方向D1(即垂直于基板100的表面的方向)设置在基板100上。在本实施例中，辅助层120可包括成核层121和缓冲层122，且成核层121位于基板100与缓冲层122之间。成核层121的材料可包括AlN，缓冲层122的材料可包括GaN。通道层130于方向D1设置在辅助层120上。在本实施例中，通道层130例如是GaN层，且其膜厚可介于60纳米至600纳米之间，但不以此为限。
含铝主动层140于方向D1设置在通道层130上，含铝再生层145于方向D1设置在含铝主动层140上，且含铝再生层145接触含铝主动层140。含铝主动层140的能隙大于通道层130的能隙。在本实施例中，含铝主动层140例如是AlyGa(1-y)N层，含铝再生层145例如是AlxGa(1-x)N层，其中y≥x。含铝再生层145的AlxGa(1-x)N层中的x最大可为1。含铝主动层140的膜厚可介于1纳米至10纳米之间。含铝再生层145的膜厚可介于10纳米至30纳米之间。特别注意的是，含铝主动层140的铝含量大于或等于含铝再生层145的铝含量，其优点详述于后面的段落中。
P型半导体层160P于方向D1设置于含铝主动层140上。具体来说，从垂直于铝主动层140的表面的方向(即方向D1)来看，含铝再生层145与P型半导体层160P分别设置在含铝主动层140的一部分与另一部分上，且含铝主动层140的所述部分与所述另一部分于方向D1彼此不重叠，也就是含铝再生层145设置在含铝主动层140未被P型半导体层160P覆盖的表面上。栅极GE设置在P型半导体层160P上。因为含铝主动层140的能隙大于通道层130的能隙，因此会形成二维电子气(two-dimensional electron gas，2DEG)于通道层130中靠近含铝主动层140的区域，藉由将P型半导体层160P设置于含铝主动层140上，可使在方向D1(垂直于基板100的方向)上位于P型半导体层160P正下方的通道层130中的二维电子气被耗尽以形成二维电子气截断区，而未位于P型半导体层160P正下方的通道层130中的二维电子气则仍然存在，使得氮化物晶体管10为增强(enhancement)型晶体管(或称为常关型(normally off)晶体管)。当栅极GE未施加偏压或施加于栅极GE的偏压小于阀值电压(threshold voltage)时(例如偏压为零时)，因为二维电子气截断区使得氮化物晶体管10关闭未导通，而当施加于栅极GE的偏压大于阀值电压时，则因为电子累积而使得氮化物晶体管10导通。源极SE和漏极DE在方向D2(垂直于方向D1的方向)分别设置在栅极GE的相对两侧，并且在平行且相反于方向D1的方向贯穿含铝再生层145以及含铝主动层140以接触通道层130。此外，在本实施例中，源极SE和漏极DE还可选地在平行且相反于方向D1的方向延伸进入通道层130的一部分并且接触通道层130，但本发明不以此为限。本发明藉由将源极SE和漏极DE接触通道层130，可降低源极SE和漏极DE之间的通道阻值。在方向D2上，含铝再生层145位于P型半导体层160P和源极SE之间以及P型半导体层160P和漏极DE之间。
特别说明的是，与含铝主动层140相接触的含铝再生层145可在通道层130连接含铝主动层140的表面130s形成更多的二维电子气(two-dimensional electron gas，2DEG)，并且降低通道层130的导通电阻。据此，可有效提升氮化物晶体管10的操作电性。此外，因为若是含铝再生层145的铝含量大于含铝主动层140的铝含量的话，会因应力而影响通道层130中的二维电子气的浓度分布，因此在本发明中含铝再生层145的铝含量小于或等于含铝含铝主动层140的铝含量(即含铝主动层140的铝含量大于或等于含铝再生层145的铝含量)，以避免影响通道层130中的二维电子气。
以下将针对氮化物晶体管10的制造方法进行示例性地说明。
请参照图2A，首先，在基板100上形成辅助层120。辅助层120包括成核层121、缓冲层122或上述的组合。举例来说，可利用有机金属化学气相沉积(Metal-Organic ChemicalVapor Deposition，MOCVD)技术来进行辅助层120的制作，但不以此为限。在本实施例中，形成辅助层120的步骤可包括：在基板100上先成长成核层121，再形成缓冲层122。成核层121例如是AlN层，且缓冲层122例如是GaN层，但不以此为限。辅助层120的膜厚可例如介于100纳米至10微米之间，但不以此为限。在一实施例中，可在缓冲层122的成膜过程中掺杂碳元素和铁元素以形成半绝缘高质量的GaN层，但不以此为限。
在辅助层120上形成通道层130和含铝主动层140，其中通道层130位在含铝主动层140与辅助层120之间。举例来说，可利用有机金属化学气相外延沉积非掺杂、半绝缘且高质量的通道层130，且其膜厚可介于60纳米至600纳米之间。含铝主动层140例如是超薄的铝镓氮主动层，其膜厚介于1纳米至10纳米之间。
接着，在含铝主动层140上形成P型半导体材料层160M和绝缘材料层180，其中P型半导体材料层160M位在绝缘材料层180与含铝主动层140之间。绝缘材料层180的材料可例如包括SiO2，但不以此为限。P型半导体材料层160M例如是P型氮化镓层，且其膜厚介于50纳米至120纳米之间，但不以此为限。绝缘材料层180的膜厚介于15纳米至25纳米之间，但不以此为限。
请参照图2B，在绝缘材料层180的成长步骤完成后，先进行一图案化制程，例如包括光刻胶图案的曝光显影和后续的蚀刻步骤，使绝缘材料层180形成绝缘层180P。接下来进行另一图案化制程，例如包括蚀刻步骤，使P型半导体材料层160M形成P型半导体层160P。在P型半导体材料层160M的图案化制程中，此绝缘层180P可作为定义P型半导体层160P的硬遮罩(hardmask)。
举例来说，在P型半导体层160P的形成过程中，可使用SF6和BCl3的混合气体对P型半导体材料层160M未被绝缘层180P覆盖的部分进行干式蚀刻，并曝露出含铝主动层140的部分表面。
在P型半导体层160P的形成步骤完成后，在含铝主动层140上形成含铝再生层145，如图2C所示。更具体地说，此含铝再生层145直接覆盖并接触含铝主动层140未被P型半导体层160P遮盖的表面。
在本实施例中，由于P型半导体层160P上覆盖有绝缘层180P，因此，在形成含铝再生层145的过程中，含铝再生层145并不会成长在绝缘层180P上(即未覆盖绝缘层180P)，只会选择性地成长在含铝主动层140上，从而简化制程工序。
特别说明的是，由于P型半导体材料层160M和含铝主动层140具有相近的蚀刻比，在P型半导体材料层160M的图案化制程中的蚀刻过程中，容易损及含铝主动层140且难以控制。此外，利用干式蚀刻工艺来移除部分的P型半导体材料层160M也容易破坏含铝主动层140，使其表面电荷捕捉电子而发生电流坍塌(current collapse)的现象，进而影响元件特性。
因此，在完成P型半导体材料层160M的图案化制程后，通过于含铝主动层140上形成含铝再生层145，可修补含铝主动层140在P型半导体层160P的形成过程中所产生的损伤，从而避免最终所完成的氮化物晶体管10发生导通电压和可靠度不稳定的问题。
请同时参照图1及图2C，在形成含铝再生层145后，移除绝缘层180P。接着，进行栅极GE的形成步骤。此栅极GE和P型半导体层160P在通道层130的表面130s上的两个正投影相重叠，也就是此栅极GE和P型半导体层160P在方向D1相重叠，且P型半导体层160P接触栅极GE。举例来说，栅极GE的材料可选用镍金合金，但不以此为限。栅极GE上还可选地覆盖有钝化层，其中钝化层的材料可选用SiO2，但不以此为限。
在栅极GE的形成步骤完成后，进行另一次的图案化制程以形成两个凹槽RS1、RS2，凹槽RS1、RS2贯穿含铝再生层145和含铝主动层140。接着，在这两个凹槽RS1、RS2内填入导体以分别形成源极SE和漏极DE。源极SE和漏极DE接触通道层130。特别注意的是，在本实施例中，这两个凹槽RS1、RS2还可选地延伸进入的通道层130的一部分，且源极SE和漏极DE还接触(或伸入)通道层130并且接触通道层130，但不以此为限。
举例来说，可利用黄光微影制程来定义源极SE和漏极DE的设置处，并且辅以蚀刻工艺，例如干式蚀刻工艺，来形成这两个凹槽RS1、RS2。源极SE和漏极DE可以分别是多个金属层的堆叠结构，且这些金属层的材料可选用钛、铝、镍、金、或上述的合金，但不以此为限。
进一步而言，在形成源极SE和漏极DE后，可进行热处理制程，使源极SE和漏极DE与通道层130的交界面形成欧姆接触。热处理制程例如是在氮气环境下，以600度至1000度间的高温进行制程时间在15秒至300秒间的退火处理，但不以此为限。至此，便完成本实施例的氮化物晶体管10的制作。
纵上所述，本发明的一实施例的氮化物晶体管的制造方法，在P型半导体材料层的图案化制程后，会在含铝主动层被曝露出的表面上形成含铝再生层。据此，可修补含铝主动层在P型半导体材料层的图案化过程所产生的伤损，避免最终所完成的氮化物晶体管发生导通电压和可靠度不稳定的问题。另一方面，含铝再生层的设置还可在通道层连接含铝主动层的表面形成更多的二维电子气(two-dimensional electron gas，2DEG)，并且降低通道层的导通电阻，有助于提升氮化物晶体管的操作电性。此外，源极和漏极接触通道层，可进一步降低源极和漏极之间的通道阻值。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种氮化物晶体管，其特征在于，包括：
通道层；
含铝主动层，设置在所述通道层上；
P型半导体层，设置在所述含铝主动层上；
含铝再生层，设置在所述含铝主动层上，其中所述含铝再生层设置在所述含铝主动层未被所述P型半导体层覆盖的表面上，且所述含铝主动层的铝含量大于或等于所述含铝再生层的铝含量；
栅极，设置在所述P型半导体层上；以及
源极与漏极，电性连接所述通道层。
2.根据权利要求1所述的氮化物晶体管，其特征在于，所述含铝再生层为AlxGa(1-x)N层，所述含铝主动层为AlyGa(1-y)N层，其中y≥x。
3.根据权利要求1所述的氮化物晶体管，其特征在于，所述含铝再生层接触所述含铝主动层。
4.根据权利要求1所述的氮化物晶体管，其特征在于，所述源极与所述漏极接触所述通道层。
5.一种氮化物晶体管的制造方法，其特征在于，包括下列步骤：
形成通道层于基板上；
形成含铝主动层于所述通道层上；
形成P型半导体层于所述含铝主动层上；
形成含铝再生层于所述含铝主动层上，其中所述含铝再生层位在所述含铝主动层未被所述P型半导体层覆盖的表面上，且所述含铝主动层的铝含量大于或等于所述含铝再生层的铝含量；
形成栅极于P型半导体层上；以及
形成源极和漏极，其中所述源极和所述漏极接触所述通道层。
6.根据权利要求5所述的氮化物晶体管的制造方法，其特征在于，在形成所述通道层的步骤前，还包括形成辅助层于所述基板上，所述辅助层包括成核层、缓冲层或上述组合，其中在形成所述通道层的步骤后，所述辅助层位于所述基板和所述通道层之间。
7.根据权利要求5所述的氮化物晶体管的制造方法，其特征在于，形成所述P型半导体层的步骤包括：
形成P型半导体材料层于所述含铝主动层上；
形成绝缘材料层于所述P型半导体材料层上；
对所述绝缘材料层进行图案化制程以形成绝缘层，其中所述绝缘层覆盖所述P型半导体材料层的一部分；以及
对所述P型半导体材料层进行蚀刻工艺以形成所述P型半导体层。
8.根据权利要求7所述的氮化物晶体管的制造方法，其特征在于，还包括：
在形成所述含铝再生层的步骤后以及在形成所述栅极的步骤前，移除所述绝缘层。
9.根据权利要求5所述的氮化物晶体管的制造方法，其特征在于，在形成所述源极和所述漏极的步骤前，还包括形成两个凹槽，且形成所述源极和所述漏极的步骤包括将导体填入所述两个凹槽中以形成所述源极和所述漏极，其中各个所述凹槽贯穿所述含铝主动层和所述含铝再生层。
10.根据权利要求9所述的氮化物晶体管的制造方法，其特征在于，各个所述凹槽于垂直所述基板的方向还延伸进入所述通道层中。
CN202111507446.XA 2021-12-10 2021-12-10 氮化物晶体管及其制造方法 Pending CN116259657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111507446.XA CN116259657A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111507446.XA CN116259657A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN116259657A true CN116259657A (zh) 2023-06-13

Family

ID=86686731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111507446.XA Pending CN116259657A (zh) 2021-12-10 2021-12-10 氮化物晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN116259657A (zh)

Similar Documents

Publication Publication Date Title
US11393904B2 (en) Nitride-based semiconductor device and method of manufacturing the same
JP5595685B2 (ja) 半導体装置
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
CN211578757U (zh) 高电子迁移率晶体管
CN108649071A (zh) 半导体器件及其制造方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN116230750A (zh) 一种垂直阶梯场板高压GaN基二极管及其制作方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN111755330A (zh) 一种半导体结构及其制造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN116259657A (zh) 氮化物晶体管及其制造方法
CN114521293A (zh) 半导体装置及半导体装置的制造方法
JP2006100455A (ja) 窒化物半導体装置及びその製造方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN112420827A (zh) N面GaN HEMT器件及其制作方法
CN116259658A (zh) 氮化物晶体管及其制造方法
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US20240282841A1 (en) Gan device with n2 pre-treatment and method of performing n2 pre-treatment
JP7038765B2 (ja) 窒化物半導体装置
WO2024122610A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
CN117976540A (zh) 半导体功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination