JP2000513877A - 横形mosトランジスタデバイス - Google Patents
横形mosトランジスタデバイスInfo
- Publication number
- JP2000513877A JP2000513877A JP10529357A JP52935798A JP2000513877A JP 2000513877 A JP2000513877 A JP 2000513877A JP 10529357 A JP10529357 A JP 10529357A JP 52935798 A JP52935798 A JP 52935798A JP 2000513877 A JP2000513877 A JP 2000513877A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- contact
- strip
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
本発明はドレーン広がり部分(8)を有する横形DMOSTに関するものである。ソース接触部はゲートと全体にわたり部分的に重なり合い、かくてこの種公知のトランジスタでゲートとドレーン間に遮蔽を形成する。ここに提供されるトランジスタでは、ソース接触部(15)はポリゲート(9)とは重なり合わずこのゲートの全く横に存在する。ゲートそれ自身は低いオーム抵抗の金属接触ストリップ(18)を備え、その結果低いゲート電極抵抗を提供する。金属遮蔽ストリップ(20)がこのゲート接触ストリップと金属ドレーン接触部(16)間に設けられ、この遮蔽ストリップは接触ストリップ(18)のチップの次のソース接触部(15)に接続される。前記遮蔽ストリップは例えばRF領域の高い周波数で電力利得の多いなる改善をもたらす。遮蔽ストリップ(20)は共通の金属層であるソース、ドレーンおよびゲート接触部とともに実現可能である。
Description
【発明の詳細な説明】
横形MOSトランジスタデバイス
この発明は、表面に横形MOSトランジスタを備えるとともに、その表面に
隣接し、強くドープされた第2導電形のソースおよびドレーン区域を備え、かつ
ドレーン広がり部分およびソース区域間に延在するチャンネル領域とドレーン区
域との間に弱くドープされたそのドレーン広がり部分を備えた、第2導電形とは
反対極性の第1導電形の比較的弱くドープされた領域を具え、一方ゲート電極が
前記チャンネル領域の上に位置してそれと電気的に絶縁され、電気的に絶縁され
た層がさらに前記表面の上に横たわってソースおよびドレーン区域の上に接触窓
を備え、それら接触窓を介してソース区域およびドレーン区域が金属のソース接
触部およびドレーン接触部それぞれに接続される半導体基体を具えた半導体デバ
イスに関するものである。
分離して集積化された両形態で構成されたかかるトランジスタは、例えば文献
、A.Wood他:“High performance silicon L
DMOS technology for 2 GHz RF power a
mplifier applications”,IEDM 96,pp.87
−90から公知である。トランジスタは強くドープされたp形基板上の弱くドー
プされたp形エピタキシャル層に形成される。チャンネルは多結晶性のシリコン
ゲート電極に対して自己整列方法でエピタキシャル層にイオン打ち込みされたp
形区域に限定されている。ソースとドレーン区域は、例えば収容されるべき最大
電気電流に依存してディジット(digit)の数が選択される櫛形構造(イン
ターディジタル構造)を有することができる。ドレーン広がり部分は一般に知ら
れているように、ソースとドレーン間ブレークダウン電圧を増大するように作用
する。
この公知のトランジスタでは、金属のソース接触部はゲート電極と重なり合い
、ドレーン接触部とゲート電極間に遮蔽部を形成する。ドレーンとゲート電極間
容量はそれによって著しく削減され、それはなかんずくより高い周波数での電力
利
得の増大に大きく寄与する。この重なり合うソース接触部の欠点は、ゲート電極
の抵抗を削減するための追加的手順が必要とされることである。公知のトランジ
スタのゲート電極はこの目的のため珪素化合物とされる。この追加的手順のみな
らず、珪素化されたゲートの結果の抵抗はなお比較的高く、そのため低い電力利
得に導かれる。
本発明の目的は、なかんずく、珪素化合物で可能とされるよりもより低いゲー
ト抵抗が得られ、なおさらに必要とされる追加的手順もなしに、低いゲート−ド
レーン容量が保持されるトランジスタを提供せんとするものである。
本発明によれば、この目的を達成するため、冒頭のパラグラフに記載された半
導体デバイスは、前記絶縁された層が付加的にゲート電極の上に少なくとも1つ
の接触窓を備え、その窓を介してそのゲート電極が金属のゲート電極接触部に接
続され、前記複数の接触部が互いに次々に横たわる平行な金属ストリップ(st
rip)の形態を有するとともに、ゲート電極接触ストリップとドレーン電極接
触ストリップとの間の電気的に絶縁された層の上に延在し、ソース接触ストリッ
プに局所的に接続される別の金属ストリップが備えられ、ゲート電極ストリップ
とドレーン接触ストリップとの間の遮蔽を形成することを特徴とするものである
。金属のソース接触部はゲート電極上にはないから、ゲート電極はその全長にわ
たり金属接続を有することができるので、ゲート電極抵抗は金属の層抵抗により
決定され、従って良好な導電金属の使用でかなり低く保持できる。ゲート電極の
金属接触はソースおよびドレーン接触と同じ金属層で製造できるから何ら付加的
な処理ステップを必要としない。
本発明に係る半導体デバイスの簡単な実施の態様は、前記遮蔽ストリップが前
記ゲート電極接触ストリップの端面で隣接した前記ソース接触ストリップに接続
されることを特徴とするものである。
本発明は、前記チャンネルが半導体基体の表面領域により形成されるトランジ
スタ(n−チャンネルまたはp−チャンネル)に有利に使用される。本発明に係
る好適な実施の態様は前記トランジスタが横形DMOS形であることを特徴とす
るものである。
以下本発明のこれらおよび他の態様は以下に説明する図面を参照し実施例によ
り詳細に説明される。図面で:
図1は本発明に係る半導体デバイスの平面図であり;
図2はラインII−IIにおけるこのデバイスの断面図であり;
図3はラインIII−IIIにおけるこのデバイスの断面図である。
これら図面は単なる線図でスケールは正しくない。またさらに金属化パターン
は図1のみに示されている。より下のレベルに横たわる部分は図1には示されて
いないが、明確化のため図2および図3の断面図には示されている。
本発明のデバイスは、この例ではシリコンから作られているが、明らかに別の
適切な半導体材料から作られていても良い半導体基体を具えている。半導体基体
は低いオーム抵抗で強くドープされたp形基板2と、シリコン基体の表面に隣接
しトランジスタがそのなかに収容される比較的弱くドープされた高いオーム抵抗
領域3から作られている。この例では領域3は約7μmの厚みとcm3当たり約
5×1015原子のドープ濃度を有するp形エピタキシャル層により形成されてい
る。ソース区域への接続として作用する基板2のドープ濃度は高く、例えばcm3
当たり1019と1020原子の間である。活性領域6はエピタキシャル層に限定
され、厚いフィールド酸化膜7により横方向に境界付けられている。トランジス
タのソースおよびドレーン区域は活性領域に、それぞれ強くドープされたn形表
面区域4および5の形態で設けられている。トランジスタは互いに隣に位置する
、図面には1つのソースディジットと2つのドレーンディジットが図示されてい
る、数多くのソースとドレーンディジット(digit)からなるマルチディジ
ット構造を具えている。マルチディジット構造は、例えば、図1および図2図示
の部分をドレーン区域が次に続くソース区域を左側および右側へ所望のチャンネ
ル幅が得られるまで増大するという簡単な方法で得ることができる。ブレークダ
ウン電圧を増大するために、ドレーン区域5はドレーン区域5とトランジスタの
チャンネル間に高いオーム抵抗のn形ドレーン広がり部分8を備えている。広が
り部分の長さはこの例では3.5μmである。トランジスタチャンネルは広がり
部分8とソース区域4間のp形領域により形成される。ゲート電極9はチャンネ
ルの上に設けられ、チャンネルとはゲート酸化膜10により例えば70nmの厚
みで分離されている。ゲート電極9は強くドープされた約0.8μm厚の多結晶
性の
シリコン(ポリ)のストリップで形成され、それは表面に見られ、ソース区域4
とドレーン広がり部分8の間の活性領域6の上で横方向に延在している。ソース
区域(または複数区域)は深く、強くドープされたp形区域11を介してp形領
域と短絡され、区域11はソース区域4を基板2を介して基板の下側にあるソー
ス電極12に接続する。トランジスタはそれが十分に高い電圧で動作できるよう
DMOSTとして構成され、その目的で付加的なp形ドープが拡散p形区域13
の形態でチャンネルに設けられ、それでドープ濃度は弱いエピタキシャルドープ
と比較して局所的に増大される。
接触窓がソースおよびドレーン区域の上に設けられ、それら窓を介してソース
およびドレーン区域がそれぞれ金属のソースおよびドレーン電極に接続される接
触窓を有する厚いガラス層14でデバイスの表面が被覆される。図1の平面図か
ら明らかなごとく、接触部15および16は層14の上で互いに平行に延在する
金属のストリップにより形成される。ソース接触部15はソース区域のみならず
深いp形区域11へ接続され、従ってソース区域と接続部12は基板の下側で互
いに接続する。ソース区域はこの接続部を介して外部の接続部または回路要素に
接続される。複数のドレーン電極ストリップ16(図1参照)はそれらの基体と
なるまたは共通部分17と櫛形構造を形成し共通部分を介して結晶の他のボンド
パッド(bond pad)に接続される。
本発明によればゲート電極9は金属ストリップ15および16間の酸化膜14
の上でストリップの形態で延在し、ゲート9へ酸化膜14の接触窓を介して局所
的に接続される金属接触をまた備えている。図3が示すごとく、金属トラック(
track)18はゲート9へその全長にわたり接続されるのではなく、ポリゲ
ート9が接続のため適切に広く広げられた部分を備える数多くの中間位置19で
のみ接続される。複数の接続部19間の間隔が十分に小さければ、ゲート電極抵
抗は少なくともほぼ全く金属トラック18の抵抗により決定される。かなり低い
ゲート電極抵抗が低い比抵抗を有する金属、例えば金またはアルミニウムの使用
を介して得られる。図1図示のごとく、Alトラック18はドレーン電極16,
17とインターディジタル構造を形成する櫛形形状を有する。さらに金属トラッ
ク20がゲート電極のAlトラック18とドレーン接触部のAlトラック16と
の間に設けられ、かくてゲート9,18とドレーン電極16との間に容量性遮蔽
部を形成する。遮蔽トラック20はAl電極15に接続され、この電極を介して
ソースの接続部12へAlトラック18のチップ(tip)の向こうへ接続部2
1により接続される。
本発明はなんずく、ゲート電極9とドレーン区域5間の重なり容量は比較的長
いドレーン広がり部分8のため事実無視できる程小さく、ゲートとドレーン間容
量は主としてAlディジット16と18間浮遊容量により決定されるという認識
に基づくものである。この容量はディジット16と18間遮蔽電極20の適用を
介して著しく削減される。このことは、例えば、電力利得の多いなる改善をもた
らす。かくて、例えば、2GHzで2から2.5dBの利得改善が遮蔽電極なし
のデバイスと比較して現実の実施例で測定された。かなり低いゲート電極抵抗が
同時に得られた。加うるに、ソース電極15、ドレーン電極16、ゲート電極金
属化部分18および遮蔽電極20は唯1つの金属化層で形成でき、それで製造工
程における複雑性は回避される。
本発明はここに記載された実施例に限定されるものではなく、数多くの変更が
発明の要旨内で当業者に可能である。かくて本発明はpチャンネルMOSトラン
ジスタに使用して有利である。本発明はDMOS形のトランジスタのみならず拡
散区域の代わりにエピタキシャル層3の表面領域によりチャンネルが形成される
MOSトランジスタにも使用される。
Claims (1)
- 【特許請求の範囲】 1.表面に横形MOSトランジスタを備えるとともに、その表面に隣接し、強く ドープされた第2導電形のソースおよびドレーン区域を備え、ドレーン広がり 部分およびソース区域間に延在するチャンネル領域とドレーン区域との間に弱 くドープされたそのドレーン広がり部分を備えた、第2導電形とは反対極性の 第1導電形の比較的弱くドープされた領域を具え、一方ゲート電極が前記チャ ンネル領域の上に位置してそれと電気的に絶縁され、電気的に絶縁された層が さらに前記表面の上に横たわってソースおよびドレーン区域の上に接触窓を備 え、それら接触窓を介してソース区域およびドレーン区域が金属のソース接触 部およびドレーン接触部それぞれに接続される半導体基体を具えた半導体デバ イスにおいて、前記絶縁された層が付加的にゲート電極の上に少なくとも1つ の接触窓を備え、その窓を介してそのゲート電極が金属ゲート電極接触部に接 続され、前記複数の接触部が互いに次々に横たわる平行な金属ストリップの形 態を有するとともに、ゲート電極接触ストリップとドレーン電極接触ストリッ プとの間の電気的に絶縁された層の上に延在し、ソース接触ストリップに局所 的に接続される別の金属ストリップが備えられ、ゲート電極ストリップとドレ ーン接触ストリップとの間の遮蔽を形成することを特徴とする半導体デバイス 。 2.請求項1記載のデバイスにおいて、前記ソース接触ストリップ、前記ドレー ン接触ストリップ、前記ゲート電極接触ストリップ、および前記遮蔽ストリッ プが共通の金属層から製造されることを特徴とする半導体デバイス。 3.請求項1または2記載のデバイスにおいて、前記遮蔽ストリップが前記ゲー ト電極接触ストリップの端面で隣接した前記ソース接触ストリップに接続され ることを特徴とする半導体デバイス。 4.請求項1から3いずれか記載のデバイスにおいて、前記トランジスタが横形 DMOS形であることを特徴とする半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97201272.8 | 1997-04-28 | ||
EP97201272 | 1997-04-28 | ||
PCT/IB1998/000399 WO1998049732A2 (en) | 1997-04-28 | 1998-03-19 | Lateral mos transistor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000513877A true JP2000513877A (ja) | 2000-10-17 |
Family
ID=8228271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10529357A Pending JP2000513877A (ja) | 1997-04-28 | 1998-03-19 | 横形mosトランジスタデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US6069386A (ja) |
EP (1) | EP0917738A2 (ja) |
JP (1) | JP2000513877A (ja) |
KR (1) | KR20000022317A (ja) |
WO (1) | WO1998049732A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327919A (ja) * | 2003-04-28 | 2004-11-18 | Renesas Technology Corp | 半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19801095B4 (de) * | 1998-01-14 | 2007-12-13 | Infineon Technologies Ag | Leistungs-MOSFET |
JP3356152B2 (ja) * | 2000-02-23 | 2002-12-09 | 日本電気株式会社 | 半導体装置 |
GB0103715D0 (en) * | 2001-02-15 | 2001-04-04 | Koninkl Philips Electronics Nv | Semicondutor devices and their peripheral termination |
GB0107405D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
US6555883B1 (en) * | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
US6674157B2 (en) | 2001-11-02 | 2004-01-06 | Fairchild Semiconductor Corporation | Semiconductor package comprising vertical power transistor |
US6566749B1 (en) | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
DE10206739C1 (de) * | 2002-02-18 | 2003-08-21 | Infineon Technologies Ag | Transistorbauelement |
JP2004104003A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体素子 |
WO2004095577A2 (en) * | 2003-04-22 | 2004-11-04 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a field-effect transistor and method of operating the same |
DE10326330A1 (de) * | 2003-06-11 | 2005-01-05 | Infineon Technologies Ag | Verfahren und Hilfstransistorstruktur zur Herstellung einer Halbleiterspeichereinrichtung |
US7265399B2 (en) * | 2004-10-29 | 2007-09-04 | Cree, Inc. | Asymetric layout structures for transistors and methods of fabricating the same |
US20060223293A1 (en) | 2005-04-01 | 2006-10-05 | Raytheon Company | Semiconductor devices having improved field plates |
US9601630B2 (en) * | 2012-09-25 | 2017-03-21 | Stmicroelectronics, Inc. | Transistors incorporating metal quantum dots into doped source and drain regions |
US9748356B2 (en) | 2012-09-25 | 2017-08-29 | Stmicroelectronics, Inc. | Threshold adjustment for quantum dot array devices with metal source and drain |
US10002938B2 (en) | 2013-08-20 | 2018-06-19 | Stmicroelectronics, Inc. | Atomic layer deposition of selected molecular clusters |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1984003997A1 (en) * | 1983-04-04 | 1984-10-11 | Motorola Inc | Self-aligned ldmos and method |
SE466078B (sv) * | 1990-04-20 | 1991-12-09 | Ericsson Telefon Ab L M | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
US5262353A (en) * | 1992-02-03 | 1993-11-16 | Motorola, Inc. | Process for forming a structure which electrically shields conductors |
US5196920A (en) * | 1992-04-21 | 1993-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks |
JP3203858B2 (ja) * | 1993-02-15 | 2001-08-27 | 富士電機株式会社 | 高耐圧mis電界効果トランジスタ |
DE69616013T2 (de) * | 1995-07-19 | 2002-06-06 | Koninkl Philips Electronics Nv | Halbleiteranordnung vom hochspannungs-ldmos-typ |
TW400560B (en) * | 1996-12-23 | 2000-08-01 | Koninkl Philips Electronics Nv | Semiconductor device |
-
1998
- 1998-03-19 WO PCT/IB1998/000399 patent/WO1998049732A2/en active IP Right Grant
- 1998-03-19 KR KR1019980710740A patent/KR20000022317A/ko active IP Right Grant
- 1998-03-19 JP JP10529357A patent/JP2000513877A/ja active Pending
- 1998-03-19 EP EP98907098A patent/EP0917738A2/en not_active Withdrawn
- 1998-04-20 US US09/062,946 patent/US6069386A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327919A (ja) * | 2003-04-28 | 2004-11-18 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO1998049732A2 (en) | 1998-11-05 |
WO1998049732A3 (en) | 1999-02-04 |
KR20000022317A (ko) | 2000-04-25 |
EP0917738A2 (en) | 1999-05-26 |
US6069386A (en) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000513877A (ja) | 横形mosトランジスタデバイス | |
US5589405A (en) | Method for fabricating VDMOS transistor with improved breakdown characteristics | |
US6222233B1 (en) | Lateral RF MOS device with improved drain structure | |
US5949104A (en) | Source connection structure for lateral RF MOS devices | |
JP3005186B2 (ja) | Mos技術パワーデバイス集積構造及びその製造方法 | |
US5900663A (en) | Quasi-mesh gate structure for lateral RF MOS devices | |
US5517046A (en) | High voltage lateral DMOS device with enhanced drift region | |
US6271552B1 (en) | Lateral RF MOS device with improved breakdown voltage | |
US7126193B2 (en) | Metal-oxide-semiconductor device with enhanced source electrode | |
US20210119030A1 (en) | Shielded gate trench mosfet integrated with super barrier rectifier | |
JPS6237545B2 (ja) | ||
US6020617A (en) | Lateral MOS transistor with weakly doped drain extension | |
KR100373765B1 (ko) | 소스 영역을 후면에 접속하기 위한 플러그를 포함하는래터럴 고주파 금속 산화막 반도체 소자용 의사-메시게이트 구조 | |
JP2002343960A (ja) | 半導体装置 | |
US5319227A (en) | Low-leakage JFET having increased top gate doping concentration | |
US7652316B2 (en) | Semiconductor transistor (DMOS) device for use as a power amplifier | |
JP3349029B2 (ja) | 半導体装置 | |
EP0823735A1 (en) | MOS-technology power device | |
JPH02231771A (ja) | 縦型電界効果トランジスタ | |
ATE35068T1 (de) | Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen. | |
US20050116298A1 (en) | MOS field effect transistor with small miller capacitance | |
JP2003086797A (ja) | 半導体装置 | |
JPS62590B2 (ja) | ||
JPH03120834A (ja) | 半導体トランジスタ | |
JPH02253662A (ja) | パワーmosfet |