SE466078B - Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen - Google Patents
Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningenInfo
- Publication number
- SE466078B SE466078B SE9001403A SE9001403A SE466078B SE 466078 B SE466078 B SE 466078B SE 9001403 A SE9001403 A SE 9001403A SE 9001403 A SE9001403 A SE 9001403A SE 466078 B SE466078 B SE 466078B
- Authority
- SE
- Sweden
- Prior art keywords
- layer
- polycrystalline
- semiconductor
- ions
- doped
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000012799 electrically-conductive coating Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 134
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002775 capsule Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000011949 advanced processing technology Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003020 moisturizing effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
15 20 25 30 35 466 078 2 För att inverteringen skall äga rum, fordras att funkthinnans potential överskrider en fälttröskelspänning. Vid integrerade kretsar avsedda för lågspänning, exempelvis minneskretsar i datorer med anslutningsspänningar omkring 5 volt, är problemet med. parasit-MOS transistorer relativt lätt att undvika. In- verteringen kan i dessa fall motverkas på känt sätt genom att höja fälttröskelspänningen med hjälp av en extra diffusion eller implantering.
För kretsar avsedda för högre matningsspânning kräver denna metod stora avstånd mellan den tröskelspänningshöjande diffusionen och exempelvis en basdiffusion för att inte genombrottsspänningen hos transistorn skall degraderas. Alternativt kan en metallskärm användas hvilket också är ett känt förfarande. Metallskärmen ansluts då till det eptaxiella skiktets potential och förhindrar att en parasitisk inversion kan uppstå under skärmen. Nackdelen med denna metod är att metalledningsdragning och koppling till betydligt. Led- ningsdragnlingen och skärmarna görs med samma metallskikt och det är komplicerat att undvika kortslutning. En känd lösning på detta är att använda två metallskikt, ett för skärmarna och ett för omkringliggande komponenter försvåras ledningsdragningen. Detta komplicerar och fördyrar emellertid tillverkningen betydligt genom att man måste införa extra process- och maskningssteg. Ett särskilt problem utgör det oxidskikt som.màste deponeras ovanpå det första metallskiktet som elektrisk isolation mot det andra metallskiktet. Metalliseringen tål inte höga temperaturer och oxidskiktet måste täcka skivans topografi på ett jämnt sätt för att möjliggöra en god andra metallisering. Detta är svårare att göra ju lägre den högsta temperaturen är som står till förfogande.
På det första oxidskiktet anbringas i många fall andra skikt än metallskärmen. Ett exempel på detta är ett polykristallint skikt runt basen hos en transistor, vilket utgör en skärm som förhind- rar ett elektriskt genombrott vid basens kanter. Dessa polykris- tallina skikt och metallskärmen anbringas vid skilda processteg med hjälp av skilda masker och dessa processteg är relativt dyra.
En sådan polykristallin skärm för basen finns närmare beskriven 10 15 20 25 30 3 466 078 i Revue De Physique Appliquée, Tome 13, Décembre 1978, M. Roche: "An Advanced Processing Thechnology for High Voltage Bipolar IC's". Skärmen är här ansluten genom en metallisk förbindning till en potential som är positiv i förhållande till det epi- taxiella skiktets potential. Ett yttelrigare exempel pá ett polykristallint skikt beskrives i IEEE Transactions on Electron Devices, vol. 36, No. 9 September 1989, Denny Duan-Lee Tang m fl: "The Design and Electrical Characteristics of High-Performance Single-Poly Ion-Implanted Bipolar Transistors". Det åsyftade polykristallina skiktet utgör i denna artikel emitterkontakt för en transistor.
REDOGÖRELSE FÖR UPPFINNINGEN De ovan beskrivna nackdelarna undvikes enligt uppfinningen genom att skärmen mellan basområdena, anslutningen till det epitaxiella skiktet och förbindelsen mellan skärmen och anslutningen utgöres av kraftigt dopade polykristallina halvledarskikt på det isolerande oxidskiktet. Detta oxidskikt uppbär också elektriska motstånd och kondensatorbeläggningar av dopade polykristallina skikt. De polykristallina skikten kan anbringas genom ett fåtal gemensamma förfarandesteg och är relativt temperaturtàliga.
Temperaturtåligheten medger ett förenklat förfarande då de polykristallina skikten belägges med isolerande halvledarskikt.
Anordningen har de kännetecken som framgår av bifogade patent- krav.
FIGURFÖRTECKNING En utföringsform av uppfinningen skall närmare beskrivas nedan i anslutning till figurer av vilka figur 1 i perspektivvy visar en tvärsektion genom en integrerad krets, figur 2 visar en tvärsektion genom en alternativ integrerad krets och 10 15 20 25 30 35 466 078 4 figurerna 3-8 i tvärsektion visar skilda förfarandesteg för att framställa anordningen i figurerna 1 och 2.
FÖREDRAGEN UTFÖRINGSFORH I figur 1 visas i perspektiv en tvärsektion av en föredragen utföringsform av uppfinningen. En integrerad krets 1 har på känt sätt ett underlag 2 av halvledarmaterial, enligt exemplet en svagt positivt p'dopad kiselskiva. Kiselskivan uppbär ett svagt negativt1f dopat epitaxiellt skikt 3 av kisel. I det epitaxiella skiktets yta är belägna tvà positivt dopade komponentomráden 4 som är belägna på avstånd från varandra. Komponentomrádena utgör i exemplet basomràden för tvâ skilda bipolära transistorer, vilka för enkelhets skull inte är i detalj visade i figuren. På det epitaxiella skiktet 3 är beläget ett första isolerande kisel- dioxidskikt 5 med urtag 6 för en elektrisk anslutning till det epitaxiella skiktet 3. Det första kiseldioxidskikt 5 uppbär skikt av polykristallint kisel, som enligt uppfinningen omfattar ett kontaktskikt 7 ett skärmskikt 8 och ett förbindelseskikt 9.
Kontaktskiktet 7 sträcker sig i urtagen 6 och pà oxidskiktet 5 i nära anslutning till dessa urtag. Skärmskiktet 8 sträcker sig i ett område mellan basområdena 4 och är elektrisk förbundet med kontaktskiktet 7 genom förbindelseskiktet 8. Detta skikt sträcker sig mellan kontaktskiktet 7 och skärmskiktet 8 i ett omrâde på avstånd från basområdena 4, såsom framgår av figuren. De tre polykristallina skikten 7, 8 och 9 är kraftigt negativtlf-dopade och är elektriskt ledande. Den kraftigalf-dopningen sträcker sig ned till det epitaxiella skiktet 3 genom urtagen 6 till områden 10 vilka utgör dels en elektrisk förbindelse till de bipolära transistorernas emitter, dels en elektrisk anslutning för skärmskiktet 8 till det epitaxiella skiktet 3. Det första kiseldioxidskiktet 5 och de polykristallina skikten 7, 8 och 9 täckes av ett andra kiseldioxidskikt 11. Detta skikt utgör elektrisk isolation.mot andra elektriska ledare i den integrerade kretsen 1, exempelvis en metallisk ledare 12. Det andra kisel- dioxidskiktet ll är täckt av ett skyddande skikt 13 av exempelvis kiseldioxid. 10 15 20 25 30 35 5 466 078 Såsom nämnts inledningsvis kan ytan av skyddsskiktet 13 bli elektriskt ledande genom exempelvis en hinna av fukt. Denna hinna kan stå i förbindelse med en spänning som är ansluten till den integrerade kretsen 1 exempelvis en kollektorsspänning V; för de bipolära transistorerna av storleken -90 volt. Förbindelsen till fukthinnan kan gå via den integrerade kretsens kanter eller via en kapsel i vilken kretsen är innesluten. Fukthinnan på skydds- skiktets 13 yta antar en potential i närheten av V; och attrahera positiva laddningar i det eiptaxiella skiktet 3, den ovannämnda invertionen. Detta har i figur 1 markerats med tecken + vid basområdena 4. Skärmskiktet 8 attraheras under detta skikt, vilket har samma potential som det Om skärmskiktet 8 saknas bildas ett sammanhängande område med positiva laddningar mellan basområdena förhindrar att laddningar epitaxiella skiktet 3. 4. Härvid uppstår den ovannämnda oönskade parasit MOS-transis- torn, vilken är i sitt ledande tillstånd. För att invertionen skall äga rum måste, såsom nämnts ovan, spänningen Væ för vilken den integrerade kretsen är avsedd överskrida en fälttröskelspän- ning för det epitaxiella skiktet 3.
En alternativ utföringsform av uppfinningen visas i tvärsektion i figur 2. Pá underlaget 2 av kisel ligger det epitaxiella skiktet 3, vilket uppbär det isolerande kiseldioxidskiktet 5.
Såsom beskrivits i anslutning till figur 1 har det epitaxiella skiktet i sin yta komponentomràdena 4 och oxidskiktet 5 har urtagen ES för kontaktskikten 7. II området mellan komponent- omràdena 4 sträcker sig skärmskiktet 8 på oxidskiktet 5. skärmskiktet 8 och kontaktskiktet 7 är förbundna med varandra genom förbindelseskiktet 9. Enligt den alternativa utföringsfor- men uppbär oxidskiktet 5 ytterligare skikt av polykristallint kisel. Av dessa är ett resistansskikt 14 dopat med joner av önskad polaritet till önskad dopningsgrad och utgör ett elekt- riskt motstånd i den integrerade kretsen 1. Ett kondensatorskikt 15 är kraftigt dopat och utgör den ena ledande beläggningen hos en första kondensator. Denna har en andra ledande beläggning som utgöres av ett kraftigt negativt n*-dopat område 16 i det epitaxiella skiktet 3. Kondensatorns dielektrium 17 utgöres av kiseldioxid. En andra kondensator har en ledande beläggning 18 av 10 15 20 25 30 35 466 078 6 kraftigt dopat polykristallint kisel, ett dielektrium 19 och ytterligare en beläggning utgörande ett positivt p-dopat omrâde i det epitaxiella skiktet 3. Enligt ett fördelaktigt utförande av uppfinningen är de polykristallina skikten 7, 8, 9, 14, 15 och 18 skikt. Detta har anbringats pá oxidskiktet 5 genom ett förfarande som skall delar av ett gemensamt polykristallint beskrivas nedan i anslutning till figurerna 3-8.
Figuren 3 visar det svagt positivt dopade underlaget 2 av kisel, på vilket det svagt negativt dopade epitaxiella kiselskiktet 3 odlas pà känt sätt. Före denna odling kan områden i underlaget 2 dopas, vilket emellertid saknar betydelse för föreliggande uppfinning och inte visas i figurerna. I det epitaxiella skiktet 3 dopas områden kraftigt med hjälp av en icke närmare visad mask.
Ett exempel hârpà är området 16, vilket dopats kraftigt negativt n* för att utgöra en del av en kondensator i den integrerade kretsen 1. Det första oxidskiktet 5, med en tjocklek av 9000 Å, anbringas på det epitaxiella skiktet, exempelvis genom att detta skikt oxideras vid sin yta. I oxidskiktet 5 upptages hål genom en Ett skikt 20 av fotoresistivt material anbringas på oxidskiktets 5 och ovanpå Det fotoresistiva skiktet 20 exponeras och framkallas i maskens 21 maskförfarande som omfattar flera delsteg. skiktet 20 anbringas en fotografisk komponentmask 21. öppningar, masken och den framkallade fotoresisten 20 avlägsnas och fönster 22 etsas i oxidskiktet 5. Därefter avlägsnas resten av det fotoresistiva skiktet 20 såsom visas i figur 4. Genom diffusion eller joninplantation dopas komponentomrádena 4 samt områdena 23 och 24 med positiva joner p genom fönstren 22. Övriga delar av det epitaxiella skiktet 3 skyddas mot denna dopning av oxidskiktet 5. Denna positiva dopning är betydligt svagare än den föregående negativa dopningen av området 16 och hela området 16 förblir negativt dopat. Dopningen genom fönstren 22 utföres i oxiderande atmosfär så att under dopningens gång oxidskikt 25, med en tjocklek av ca 3000 Å, tíllväxer pá det epitaxiella skiktet 3 i fönstren 22. Detta visas i figur 4 genom streckade linjer i fönstren. Genom ett förnyat maskförfarande med en etsningsmask etsas urtagen 6 i oxidskiktet 5 samt kontakthál 26 genom oxidskiktet 25 till komponentomrádena 4, såsom visas i v> 10 15 20 25 30 35 7 466 078 figur 5. Ett polykristallint kiselskikt 27 deponeras över hela den integrerade kretsen 1 och dess yta oxideras till ett skikt 28. fotolitografiskt maskförfarande, såsom beskrivits ovan, öppnas fönster 29 i oxidskiktet 28 såsom visas i figur 6. Enligt exemplet är fönstren diffusionshindrande Genom ett upptagna över dels kondensatorsområdena 16 och 23 och komponent- områdena 4, dels över kontaktskiktet 7, skärmskiktet 8 och förbindelseskiktet 9 vilka visas i figur 1. I fönstren 29 dopas det polykristallina skiktet 27 kraftigt genom diffusion av negativa n* joner. På de ställen i fönstren 29 där oxidskiktet 5 eller 25 saknas, urtagen 6 och hålen 26, tränger de negativa jonerna ner i det epitaxiella skiktet 3. Härigenom åstadkommes emitteranslutningar 30 till komponentomrádena 4 och anslutningar Via områdena 10 till det epitaxiella skiktet 3. Oxidskiktet 28 etsas bort i sin helhet och hela det polykristallina skiktet 27 dopas exempelvis genom joninplantation med joner av önskad polaritet. Härigenom bestämmes resistansen hos de delar av skiktet 27 som täcktes av oxidskiktet 28 vid den kraftiga negativa nfldopningen. Denna kraftiga nïdopning påverkas i mycket liten grad av joninplantationen. Genom ytterligare ett fotolito- grafiskt maskförfarande avgränsas med en mask 31 de områden av de polykristallina skiktet 27 vilka man önskar behålla, såsom visas i figur 7. De delar av det polykristallina skiktet 27 som exponeras mellan maskens 31 delar etsas bort så att det återstår kontaktskiktet 7, skärmskiktet 8, förbindelseskiktet 9, resi- stansskiktet 14 och kondensatorbeläggningarna 15 och 18, såsom visas i figur 2. Även polykristallina kontaktskikt 32 för emitterdiffusionerna 30 i komponentomrádena 4 kvarlämnas av skiktet 27 såsom visas i figur 8. Det bör noteras att om man inte önskar framställa resistansskiktet 14, så kan oxidskiktet 28 uteslutas ur förfarandet och hela det polykristallina skiktet 27 dopas kraftigt negativt n*. I figur 1 har kontaktskikten 32 endast antytts såsom nämnts ovan. Ovanpå kiseldioxidskiktet 5 och de polykristallina skikten deponeras ett andra kiseldioxidskikt 11. Genom ett fotolitografiskt maskförfarande etsas hål i skiktet 11 för elektriska anslutningar, vilket inte närmare visas i figurerna. Ett metallskikt deponeras över skiktet 11 och med hjälp av ett fotolitografiskt maskförfarande etsas ett mönster av 10 15 20 25 30 35 466 078 8 metalledare, av vilka ledaren 12 visas i figuren 8. Det skyddande skiktet 13 av kiseldioxid anbringas över skiktet 11 och metal- ledarna. Genom ett icke visat fotolitografiskt maskförfarande upptages hål i det skyddande skiktet 13. Genom dessa hål kan de metalliska ledarna näs för att med ledningstrádar elektriskt anslutas till yttre anslutningar hos en icke visad kapsel för den integrerade kretsen 1.
Den integrerade kretsen 1 ovan är framställd av kisel, men även andra halvledarmaterial, exempelvis galliumarsenid kan användas.
Dopningstypen hos exempelvis underlaget 2 och det epitaxiella skiktet 3 kan väljas pà för fackmannen välkänt sätt. Uppfinningen är beskriven i anslutning till det epitaxiella skiktet 3 på underlaget 2, men detta är ingen förutsättning för uppfinningen.
Denna kan utövas exempelvis direkt pá underlaget 2 eller på ett halvledarskikt som är elektriskt isolerat på sin undersida genom ett dielektrium.
Det beskrivna förfarandet, i vilket det polykristallina skiktet 27 utnyttjas för ett flertal funktioner hos den integrerade kretsen 1, har flera fördelar. Ett eller flera fotolitografiska masksteg kan undvikas jämfört med kända förfaranden och även den elektriska förbindningen av skärmen 8 förenklas. Förfarandet medför även andra kopplingsmässiga och ytbesparande fördelar hos kretsen 1, dock måste avstánden mellan delar av det polykristal- lina skiktet och kretsens 1 komponenter hållas tillräckligt stora, så att komponenternas genombrottsspänning inte påverkas negativt. Detta beror på att de nämnda delarna av det polykris- tallina skiktet är anslutna till det epitaxiella skiktets potential. Denna anslutning medverkar emellertid till att upprätthålla genombrottsspänningen inom områden där en metallisk ledare med ofördelaktig' potential korsar ett kraftigt dopat omrâde i det epitaxiella skiktet, exempelvis området 10 i figur 1. Anslutningsomrádet 7 sträcker sig i sidled. utanför området 10 och utgör en skärm som ligger på det epitaxiella skiktets 3 potential. En ofördelaktig potential hos ledaren 12 avskärmas genom denna skärm och genombrottsspänningen för området 10 upprätthålles.
V)
Claims (7)
1. Anordning vid en skärm hos en integrerad krets, vilken anordning omfattar - ett halvledarskikt som är dopat med joner av önskad polaritet, - komponentområden.vid halvledarskiktets yta, vilka är belägna på avstånd från varandra och av vilka åtminstone två områden (4) är dopade med joner av motsatt polaritet mot halvledarskiktet, - ett första isolerande halvledaroxidskikt på halvledarskiktet med urtag för elektrisk anslutning till halvledarskiktet och - skikt av polykristallint halvledarmaterial ovanpå skiktet av halvledaroxid, varvid den integrerade kretsen är avsedd att anslutas till en spänning överskridande en fälttröskelspänning så att en laddningsinvertering kan uppstå i halvledarskiktet, k ä n n e t e c k n a d därav att de polykristallina skikten omfattar - ett kontaktskikt (7), vilket är kraftigt dopat (n*) med joner av samma polaritet som halvledarskiktet (3) och vilket sträcker sig i de nämnda urtagen (6) för elektrisk anslutning, - ett skärmskikt (8), vilket är kraftigt dopat (n*) med joner av samma polaritet som halvledarskiktet (3) och utgör den nämnda skärmen, vilket skärmskikt (8) sträcker sig i ett område mellan de nämnda två komponentomràdena (4) och - ett förbindelseskikt (9), vilket är kraftigt dopat (nf) med joner av samma polaritet som halvledarskiktet (3) och vilket sträcker sig mellan kontaktskiktet (7) och skärmskiktet (8) och förbinder dessa skikt elektriskt med varandra, varvid skärm- skiktet (8) elektriskt avskärmar ett område i halvledarskiktet (3) mot påverkan frán en icke önskad elektrisk potential på den integrerade kretsens (1) övre yta.
2. Anordning enligt patentkrav 1, k ä n n e t e c k n a d därav att skikten av polykristallint halvledarmaterial ytter- ligare omfattar åtminstone ett resistansskikt (14), vilket är dopat med joner av önskad polaritet till önskad dopningsgrad och utgör ett elektriskt motstånd hos den integrerade kretsen (1). 10 15 20 25 30 35 466 078 1° k ä n n e t e c k n a d därav att skikten av polykristallint halvledarmaterial ytter-
3. Anordning enligt patentkrav 1, ligare omfattar åtminstone ett kondensatorskikt (15, 18), vilket är kraftigt dopat med joner av önskad polaritet och utgör en elektriskt ledande beläggning för en kondensator hos den integrerade kretsen (1).
4. Anordning enligt patentkrav 1, 2 eller 3, k ä n n e t e c - k n a d därav att skikten av polykristallint halvledarmaterial (7, 8, 9, 14, 15, 18) utgör delar av ett gemensamt polykristal- lint halvledarskikt (27), vilket anbringats på.halvledaroxidskik- tet (5) genom ett gemensamt processteg.
5. Förfarande för framställning av anordningen enligt patent- krav 1 omfattande följande förfarandesteg: - ytan av ett halvledarskikt, dopat med joner av önskad polari- tet, oxideras till ett första isolerande skikt av halvledaroxid, - med hjälp av åtminstone en komponentmask upptages fönster på avstånd från varandra i det första halvledaroxidskiktet, - genom fönstren dopas åtminstone två komponentomràden med joner av motsatt polaritet mot halvledarskiktet, varvid komponent- områdenas yta oxideras, och - med hjälp av en första etsningsmask etsas urtag för elektrisk anslutning genom det första halvledaroxidskiktet, t e c k n a t följande förfarandesteg: k ä n n e - därav att förfarandet ytterligare omfattar - polykristallint halvledarmaterial anbringas i ett skikt (27) över åtminstone en del av det första skiktet en halvledaroxid (5), varavid det polykristallina skiktet (27) täcker ett område över åtminstone de nämnda komponentomràdena (4) och över de etsade urtagen (6), - det polykristallina skiktet (27) depes kraftigt (rf) med joner av samma polaritet (n) som halvledarskiktet (3), - delar av det polykristallina skiktet (27) bortetsas med hjälp (31), vilken av detta skikt (27) kvarlämnar åtminstone ett kontaktskikt (7) som sträcker sig i ett skärmskikt (8) som utgör den elektriska skärmen och som sträcker sig i ett område av en andra etsningsmask urtagen (6) för elektrisk anslutning, I» 10 15 20 25 11 466 078 mellan två av de nämnda komponentområdena (4) samt ett förbin- delseskikt (9) som sträcker sig mellan kontaktskiktet (7) och skärmskiktet (8) och förbinder dessa skikt elektriskt med varandra.
6. Förfarande enligt patentkrav 5, varvid åtminstone ett av komponentområdena är ett kondensatoromràde, k ä n n e t e c k - n a t därav att, vid bortetsningen av delar av det polykristal- lina skiktet (27), den andra etsningsmasken (31) kvarlämnar åtminstone en kondensatorbeläggning (15, 18) över konden- satorområdet.
7. Förfarande enligt patentkrav 5, k ä n n e t e c k n a t därav att förfarandet ytterligare omfattar följande förfarande- steg: - på det polykristallina skiktets (27) yta anbringas ett diffusionshindrande skikt (28), i vilket fönster (29) upptages, - den kraftiga (nï dopningen av det polykristallina skiktet utföres endast i dessa fönster (29), - det diffusionshindrande skiktet (28) avlägsnas, - det polykristallina skiktet (27) dopas till önskad grad med joner av önskad polaritet och - vid bortetsningen av delar av det polykristallina skiktet (27), den andra etsningsmasken (31) kvarlämnar ett resistansskikt (14), vilket sträcker sig på avstånd från de områden av det poly- kristallina skiktet (27) vilka dopades kraftigt (nfl fönstren (29) i det diffusionshindrande skiktet (28). genom
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9001403A SE466078B (sv) | 1990-04-20 | 1990-04-20 | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
| DE69109929T DE69109929T2 (de) | 1990-04-20 | 1991-03-20 | Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung. |
| EP91850073A EP0453424B1 (en) | 1990-04-20 | 1991-03-20 | An integrated circuit with screen arrangement and a method for its manufacture |
| US07/680,509 US5196723A (en) | 1990-04-20 | 1991-04-04 | Integrated circuit screen arrangement and a method for its manufacture |
| JP08801391A JP3311759B2 (ja) | 1990-04-20 | 1991-04-19 | スクリーン構造を有する集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9001403A SE466078B (sv) | 1990-04-20 | 1990-04-20 | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE9001403D0 SE9001403D0 (sv) | 1990-04-20 |
| SE9001403L SE9001403L (sv) | 1991-10-21 |
| SE466078B true SE466078B (sv) | 1991-12-09 |
Family
ID=20379222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE9001403A SE466078B (sv) | 1990-04-20 | 1990-04-20 | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5196723A (sv) |
| EP (1) | EP0453424B1 (sv) |
| JP (1) | JP3311759B2 (sv) |
| DE (1) | DE69109929T2 (sv) |
| SE (1) | SE466078B (sv) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| JP2000507045A (ja) | 1996-03-22 | 2000-06-06 | テレフオンアクチーボラゲツト エル エム エリクソン | 導電ピンアレーで遮蔽された半導体デバイスとその製造方法 |
| SE511816C3 (sv) | 1996-06-17 | 2000-01-24 | Ericsson Telefon Ab L M | Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan |
| WO1998049732A2 (en) * | 1997-04-28 | 1998-11-05 | Koninklijke Philips Electronics N.V. | Lateral mos transistor device |
| US6836022B2 (en) * | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836598B1 (sv) * | 1969-09-05 | 1973-11-06 | ||
| US3602782A (en) * | 1969-12-05 | 1971-08-31 | Thomas Klein | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer |
| US3751722A (en) * | 1971-04-30 | 1973-08-07 | Standard Microsyst Smc | Mos integrated circuit with substrate containing selectively formed resistivity regions |
| US3787717A (en) * | 1971-12-09 | 1974-01-22 | Ibm | Over voltage protection circuit lateral bipolar transistor with gated collector junction |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| US4430663A (en) * | 1981-03-25 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Prevention of surface channels in silicon semiconductor devices |
| US4613886A (en) * | 1981-07-09 | 1986-09-23 | Intel Corporation | CMOS static memory cell |
| US4764800A (en) * | 1986-05-07 | 1988-08-16 | Advanced Micro Devices, Inc. | Seal structure for an integrated circuit |
-
1990
- 1990-04-20 SE SE9001403A patent/SE466078B/sv unknown
-
1991
- 1991-03-20 DE DE69109929T patent/DE69109929T2/de not_active Expired - Fee Related
- 1991-03-20 EP EP91850073A patent/EP0453424B1/en not_active Expired - Lifetime
- 1991-04-04 US US07/680,509 patent/US5196723A/en not_active Expired - Lifetime
- 1991-04-19 JP JP08801391A patent/JP3311759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SE9001403L (sv) | 1991-10-21 |
| EP0453424B1 (en) | 1995-05-24 |
| US5196723A (en) | 1993-03-23 |
| SE9001403D0 (sv) | 1990-04-20 |
| JPH0661435A (ja) | 1994-03-04 |
| DE69109929T2 (de) | 1995-11-02 |
| DE69109929D1 (de) | 1995-06-29 |
| JP3311759B2 (ja) | 2002-08-05 |
| EP0453424A1 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514612A (en) | Method of making a semiconductor device with integrated RC network and schottky diode | |
| EP0684643B1 (en) | Method of manufacturing semiconductor devices in an active layer on an support substrate | |
| EP0549042A2 (en) | Improved high voltage thin film transistor having a drift region with a linear doping profile and a field plate | |
| US7638385B2 (en) | Method of forming a semiconductor device and structure therefor | |
| EP0452829A2 (en) | Semiconductor device with reduced time-dependent dielectric failures | |
| WO1996003770A9 (en) | Semiconductor device with integrated rc network and schottky diode | |
| US20040227204A1 (en) | High voltage MOS transistor with gate extension | |
| KR900003257B1 (ko) | 보호회로를 갖는 반도체장치 | |
| EP0691686A1 (en) | High voltage planar edge termination structure and method of making same | |
| EP0870321B1 (en) | Thin film capacitor, ESD-protected thin film capacitor structure and corresponding fabrication methods | |
| JP2872585B2 (ja) | 電界効果型トランジスタとその製造方法 | |
| US3509433A (en) | Contacts for buried layer in a dielectrically isolated semiconductor pocket | |
| CN107667417B (zh) | 具有接触的深阱区域的晶体管 | |
| JPS6317560A (ja) | Ｍｏｓ型半導体装置 | |
| SE466078B (sv) | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen | |
| JPS59200457A (ja) | 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法 | |
| US4285117A (en) | Method of manufacturing a device in a silicon wafer | |
| US5554549A (en) | Salicide process for FETs | |
| US7772057B2 (en) | Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection | |
| US20030168710A1 (en) | High voltage integrated circuit including bipolar transistor within high voltage island area | |
| CN110875243A (zh) | 高可靠性多晶硅组件 | |
| SE465193B (sv) | Foer hoegspaenning avsedd ic-krets | |
| US5962898A (en) | Field-effect transistor | |
| US20240021478A1 (en) | Method of manufacturing silicon carbide semiconductor power device | |
| KR100190467B1 (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NAL | Patent in force |
Ref document number: 9001403-6 Format of ref document f/p: F |