CN107667417B - 具有接触的深阱区域的晶体管 - Google Patents

具有接触的深阱区域的晶体管 Download PDF

Info

Publication number
CN107667417B
CN107667417B CN201680029687.9A CN201680029687A CN107667417B CN 107667417 B CN107667417 B CN 107667417B CN 201680029687 A CN201680029687 A CN 201680029687A CN 107667417 B CN107667417 B CN 107667417B
Authority
CN
China
Prior art keywords
region
source
contact
transistor
dopant dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680029687.9A
Other languages
English (en)
Other versions
CN107667417A (zh
Inventor
G.伊姆特恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silanna Asia Pte Ltd
Original Assignee
Silanna Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna Asia Pte Ltd filed Critical Silanna Asia Pte Ltd
Publication of CN107667417A publication Critical patent/CN107667417A/zh
Application granted granted Critical
Publication of CN107667417B publication Critical patent/CN107667417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了涉及主体接触式晶体管的各种方法和设备。一种示例性方法包括在半导体晶片的平坦表面上形成栅极。所述栅极覆盖具有第一导电类型的沟道，所述第一导电类型与第二导电类型相反。所述方法还包括：使用所述栅极遮蔽主体掺杂剂剂量，在所述栅极的源极侧上植入所述主体掺杂剂剂量。所述主体掺杂剂剂量扩散到所述沟道下方以形成深阱。所述主体掺杂剂剂量具有所述第一导电类型。所述方法还包括：在植入所述主体掺杂剂剂量之后，在所述栅极的所述源极侧上植入源极掺杂剂剂量以形成源极。所述方法还包括形成源极接触件，所述源极接触件在所述半导体晶片的所述平坦表面处与所述深阱接触。

Description

具有接触的深阱区域的晶体管
相关申请的交叉引用
本专利申请要求于2015年6月3日提交的美国非临时专利申请 号14/730,092的权益，所述申请出于所有目的以引用的方式整体并入 本文。
背景技术
半导体功率器件是在功率电子电路中用作开关或整流器的专业 器件。它们的特征在于，它们能够耐受高电压和大电流以及与高功率 相关联的高温。因而，标准晶体管在高电压条件下进行操作时所面临 的某些问题在功率晶体管的领域中受到特别关注。此外，在设计功率 器件时，必须仔细地详查晶体管由于施加较大电压或电流而发生故障 的条件。
器件击穿是用于描述器件在达到其性能以非线性方式改变的某 一点时所面临的各种问题的术语。器件击穿的一个实例是由场效应晶 体管的主体电势增加引起的“扭结效应”。然而，击穿并不是限于场 效应晶体管的现象，因为对于包括双极结型晶体管、二极管、电阻器、 电容器以及大体所有晶体管和整流器器件的几乎所有半导体器件，都 存在已知的击穿模式。
可参考图1解释扭结效应，图1包括半导体器件的横截面100。 横截面100中的场效应晶体管响应于通过栅极堆叠103中的隔离栅极 电极施加到器件的电压而在源极区域101与漏极区域102之间提供导 电路径。导电路径通过主体区域104形成。导电路径包括通过主体区 域104的沟道。已在横截面100上绘制这个场效应晶体管105的示意 图，以关于横截面示出其操作。源极区域101和漏极区域102的导电 类型与主体区域104的导电类型相反。因此，横截面100也可表示寄 生BJT，其中主体区域104充当BJT的基极。已在横截面100上绘制这个寄生BJT 106的示意图，以关于横截面示出其操作。当主体区域 104中的电荷积聚激活寄生BJT时，发生扭结效应，所述电荷积聚是 当场效应晶体管105在高功率状态下操作时由与场效应晶体管105相 关联的电荷载子引起的。尽管器件击穿有时被有意用作设计的一部分，但是更经常地，器件击穿是设计意图避免的操作点。
发明内容
在一个实施方案中，提供一种晶体管。所述晶体管包括绝缘层， 所述绝缘层位于有用层的平坦表面上。所述晶体管还包括栅极电极， 所述栅极电极位于所述绝缘层上。所述栅极电极和所述绝缘层的平面 图重叠部分覆盖所述有用层中的主体区域中的沟道区域。所述晶体管 还包括源极区域，所述源极区域与所述主体区域接触并且位于所述有 用层的所述平坦表面上。所述主体区域和所述源极区域具有相反的导 电类型。所述晶体管还包括深阱区域，所述深阱区域与所述源极区域 和所述主体区域接触。所述深阱区域和所述源极区域具有相反的导电 类型。所述晶体管还包括源极接触件，所述源极接触件与所述深阱区 域和所述源极区域接触。所述源极接触件在所述有用层的所述平坦表 面处与所述深阱区域接触。
在另一个实施方案中，提供一种方法。所述方法包括在晶片的表 面上形成晶体管的栅极。所述方法还包括在所述栅极上形成电介质上 覆层。所述方法还包括在所述晶体管上以不对称图案对所述电介质上 覆层进行图案化。所述不对称图案暴露所述晶体管的源极侧以在所述 晶体管的所述源极侧上形成所述晶片的所述表面的暴露区域，但并不 暴露所述晶体管的漏极侧。所述方法还包括将主体掺杂剂剂量植入到 所述晶片的所述表面的所述暴露区域中。所述主体掺杂剂剂量扩散到 所述栅极下方以形成所述晶体管的深阱。所述主体掺杂剂剂量具有第 一导电类型。所述方法还包括：在植入所述主体掺杂剂剂量之后，在 所述晶体管的所述源极侧上植入源极掺杂剂剂量以形成所述晶体管 的源极区域。所述方法还包括：在植入所述源极掺杂剂剂量之后，将 主体接触件掺杂剂剂量植入到所述晶片的所述表面的所述暴露区域 中。所述主体接触件掺杂剂剂量形成所述深阱的主体接触件区域，所 述主体接触件区域从所述晶片的所述表面延伸到所述源极区域下方。 所述方法还包括实施以下各项中的仅一项：(i)形成所述晶体管的源极 接触件，所述源极接触件在所述主体接触件区域处与所述深阱接触； 以及(ii)形成所述晶体管的源极接触件和栅极屏蔽件，所述源极接触 件和所述栅极屏蔽件彼此接触，其中所述栅极屏蔽件在所述主体接触 件区域处与所述深阱接触。
在另一个实施方案中，提供一种方法。所述方法包括在半导体晶 片的平坦表面上形成栅极。所述栅极覆盖具有第一导电类型的沟道， 所述第一导电类型与第二导电类型相反。所述方法还包括：使用所述 栅极遮蔽主体掺杂剂剂量，在所述栅极的源极侧上植入所述主体掺杂 剂剂量。所述主体掺杂剂剂量扩散到所述沟道下方以形成深阱。所述 主体掺杂剂剂量具有所述第一导电类型。所述方法还包括：在植入所 述主体掺杂剂剂量之后，在所述栅极的所述源极侧上植入源极掺杂剂 剂量以形成源极。所述方法还包括形成源极接触件，所述源极接触件 在所述半导体晶片的所述平坦表面处与所述深阱接触。
附图说明
图1示出晶体管的横截面，其具有绘制在横截面上的电路示意性 元件，以描述晶体管中的一种类型的击穿模式。
图2示出具有深阱主体接触件的晶体管的横截面。
图3示出具有深阱主体接触件的晶体管的横截面，所述深阱主体 接触件通过其中形成有晶体管的半导体晶片的表面进行偏置。
图4示出具有深阱主体接触件和栅极屏蔽件的晶体管的横截面， 所述栅极屏蔽件通过其中形成有晶体管的半导体晶片的表面进行偏 置。
图5示出用于形成具有深阱主体接触件的晶体管的一组方法的 流程图。
图6示出图3中的横截面的平移并缩放的视图，以突出图3中的 深阱主体接触件的某些尺寸。
图7示出用于形成具有变化的深阱表面区域图案的晶体管的一 组方法的流程图。
图8示出具有连续的沟道宽度深阱表面区域图案的晶体管的平 面图。
图9示出具有深阱表面区域图案的晶体管的平面图。
图10示出共享主体接触件的两个相邻晶体管的横截面。
具体实施方式
现在将详细参考所公开发明的实施方案，在附图中示出所述实施 方案的一个或多个实例。通过解释本发明的技术而不是限制本发明的 技术的方式提供了每个实例。事实上，对本领域技术人员将显而易见 的是，在不脱离本发明的技术的精神和范围的情况下，可对本发明的 技术做出修改和变化。例如，作为一个实施方案的一部分所示出或描 述的特征结构可用于另一个实施方案，以得出又一个实施方案。因此， 本发明的主题旨在涵盖所附权利要求书和其等效物的范围内的所有 此类修改和变化。
本文所公开的半导体器件在高功率条件下具有改进的性能。然 而，本文所公开的教义可用于广泛地改进半导体器件，并且不限于高 功率应用。本文所公开的某些方法允许构建所公开器件的有成本效益 且高效的方式。在半导体器件是晶体管的具体情况下，器件的主体被 有效地偏置以防止器件进入具体的击穿条件，诸如由晶体管的主体的 电势增加引起的击穿条件。因此，这些半导体器件中的一些可用于在 有用材料薄层中形成器件的情况，因为在这些情况下，半导体器件的 主体更容易受引入外源电荷的影响，因为在薄的有用区域中存在较少 的固有电荷来抵消外源电荷的影响。
图2示出被设计用于高电压应用的晶体管的横截面200。横截面 200示出半导体晶片的有用层201。有用层201是半导体衬底的包含 活性硅的区域，所述区域使其导电类型从基线值发生了改变，以便对 具有特定导电类型的电荷载子更具导电性。在所示出的实例中，未示 出衬底的其余部分，但是根据半导体晶片的特性，有用层201可以位 于SOI晶片的绝缘层上，或者它可以位于块体半导体晶片的顶部上。 如所示出，有用层201包括位于有用层201的平坦表面上的源极区域 202。源极区域202通过主体区域205与轻掺杂漏极区域203和漏极 区域204隔离开。绝缘层206位于有用层201的平坦表面上。栅极电 极210位于绝缘层206上。横截面200还包括位于有用层201的平坦 表面上的第二绝缘层207。然而，可使用相同或相似的材料形成绝缘 层206和207。此外，在某些方法中，绝缘层206和绝缘层207的组 合可被概念化为成品器件中的单个绝缘层，而不管它们是何时以及如 何形成的。
也可参考图2来解释横截面200中的晶体管的大体操作。响应于 将电压施加到栅极电极210，在源极接触件208与漏极接触件209之 间形成导电路径。栅极电极210位于绝缘层206上。源极接触件208 与漏极接触件209之间的导电路径包括在施加到栅极电极210的前述 电压的影响下选择性地在主体区域205中形成的沟道。当沟道形成 时，晶体管被称为导通。当沟道未形成，并且源极接触件208与漏极 接触件209之间不存在导电路径时，晶体管被称为关断。在这种情况 下，不存在导电路径，因为源极区域202和漏极区域203、204具有 与主体区域205相反的导电类型，使得二极管结在其界面处形成。当 晶体管导通时，栅极电极210和绝缘层206的平面图重叠部分覆盖有 用层201中的主体区域205中的沟道区域。
横截面200中的晶体管与横截面100中的晶体管不同，因为它表 现出使其更适于处理大电压的某些特性。例如，横截面200包括轻掺 杂漏极区域203，所述轻掺杂漏极区域203与主体区域205接触并且 位于有用层201的平坦表面上。主体区域205和轻掺杂漏极区域203 是具有相反导电类型的材料。相较于源极区域202，轻掺杂漏极区域 203被较轻地掺杂。包括轻掺杂漏极区域203以在晶体管被关断时增 强晶体管耐受跨源极接触件208和漏极接触件209的大电压的能力。 横截面200还包括与源极区域202和主体区域205接触的深阱区域 211。深阱区域211在源极区域202以及主体区域205的形成有沟道 的那部分下方横向延伸。深阱区域211也增强晶体管耐受大电压的能 力，但在晶体管的导通状态期间发挥更关键的作用。深阱区域211用 于从主体区域205移除不需要的电荷载子，以防止横截面200的寄生 双极晶体管被激活。
图3示出半导体结构的横截面300，其与参考图2示出的横截面 类似，只不过以沟槽的形式形成到有用层201的平坦表面中的源极接 触件208已被未延伸到有用层201中的沟槽中的源极接触件301替 换。此外，深阱区域211已被深阱区域302替换，所述深阱区域302 一直延伸到有用层201的平面表面并且在所述位置处与源极接触件 301接触。如所示出，源极接触件301在有用层201的平坦表面处与 深阱区域302接触。由于深阱区域302仍然在横截面300中的晶体管 的沟道下方延伸到主体区域205中，因此深阱区域302仍然能够防止 晶体管中不需要的击穿效应。此外，在某些方法中，深阱区域302将 是重掺杂区域(诸如P+或N+区域)，使得从源极接触件301一直到位 于主体区域205内深处的一个点中产生了低阻抗导电路径。
横截面300的晶体管与横截面200的晶体管相比具有优点，因为 将沟槽蚀刻到有用层201中以便充分地接触主体区域205可能引入另 外的高成本加工步骤并且还可能降低器件性能。沟槽蚀刻工艺的可变 性可能导致最终器件性能的变化，这将引起通过使用所述沟槽蚀刻工 艺的制造工艺来生产的所有器件的最小性能规格的必然降级。此外， 由沟槽形态引起的应力可能在高温加工期间引起源极区域202中的 半导体材料的剥落。因此，沟槽可能引起器件性能和生产线良率的另 外的有害降低。制造横截面300的晶体管省略了沟槽蚀刻步骤，并且 为深阱接触件提供更高剂量的植入物。因此，可与主体区域205进行 牢固且可靠的欧姆接触，而不会发生蚀刻到有用半导体材料中的沟槽 可能引起的问题。
图4示出半导体结构的横截面400，其与参考图2和图3示出的 横截面类似。然而，图4中的晶体管包括不同的源极接触件结构。横 截面400包括源极接触件401和栅极屏蔽件402。如所示出，栅极屏 蔽件区域402通过电介质区域206的子区域与栅极电极210分离，但是与源极接触件401形成欧姆接触。栅极屏蔽件402是使横截面400 中的晶体管更适用于高功率应用的另一个特征结构。通过将栅极屏蔽 件偏置到给定的电压，漏极接触件209上的高功率信号被屏蔽以免对 栅极产生显著影响。尽管栅极屏蔽件402被示出为欧姆耦合到源极接 触件401，但是栅极屏蔽件402也可被独立地偏置。如所绘制，使用 水平黑线作为提示，将栅极屏蔽件402与源极接触件401区分开，其 提示了栅极屏蔽件和源极接触件401的上部分可在两个不同的步骤 中形成并且可包括两种不同种类的材料。然而，在大多数情况下，将 栅极屏蔽件402与401分离的水平线对于器件的操作是无关紧要的， 因为所述两个区域实际上是一个连续的高导电性材料区域，其具有从 上方的电介质材料207一直到有用层201的表面的不间断的欧姆接 触。因而，区域401和区域402的位于区域401之下的那部分的组合 可被概念化为单个源极接触件。
图5示出用于形成具有深阱主体接触件的半导体器件的一组方 法500的流程图。特定方法开始于步骤501，在所述步骤501中形成 晶体管的栅极。在晶片(诸如，上述实例中的其中形成有有用层201的 晶片)的表面上形成栅极。如上所述，晶片可以是块体半导体晶片或 SOI晶片。栅极可包括上述实例中的栅极电极210。某些方法继续进 行步骤502，在所述步骤502中在栅极上形成电介质上覆层。电介质 上覆层可包括来自上述实例的绝缘体层206的深色部分。可选地，上 覆层可采用任何种类的不同形状，只要其为栅极电极提供与相邻电路 的充分电隔离。
电介质上覆层的形成可包括：在形成用于所述层的材料之前或之 后应用图案化工艺。例如，某些方法继续进行步骤503，在所述步骤 503中在绝缘上覆层上形成掩模。在特定实例中，将光刻胶沉积在绝 缘上覆层上以便产生这个图案。某些方法然后继续进行步骤504，在 所述步骤504中对绝缘上覆层进行图案化。图案可以是对称的，或者 它可以是不对称的以在保持晶体管的漏极侧被覆盖的同时暴露晶体 管的源极侧。不对称的方法允许最终产生低掺杂漏极区域(诸如轻掺 杂漏极203)，并且还允许另外的改进。可使用光刻胶作为掩模来蚀刻 电介质上覆层，以在晶体管的源极侧上形成晶片的表面上的暴露区 域。在这个工艺中使用的蚀刻对于衬底的半导体材料可以是选择性 的，使得所述蚀刻在衬底的平坦表面上停止并且不形成沟槽。蚀刻工 艺还可涉及使用多种蚀刻材料以防止损坏半导体晶片的表面。
一旦已产生晶片的表面的暴露区域时，某些方法继续进行步骤 505，在所述步骤505中将主体掺杂剂剂量植入到晶片的表面的暴露 区域中。然后，主体掺杂剂剂量扩散到栅极下方以形成晶体管的深阱。 主体掺杂剂剂量具有第一导电类型。根据图案的控制，深阱向下扩散 到栅极下方距晶片的平坦表面一定距离处。
在植入主体掺杂剂剂量之后，某些方法继续进行步骤506，在所 述步骤506中在晶体管的源极侧上植入源极掺杂剂剂量以形成晶体 管的源极区域。可使用主体掺杂剂剂量所用的同一图案或不同的图案 来植入源极掺杂剂剂量。下文参考图8和9描述用于源极掺杂剂剂量 的不同图案。通常，源极掺杂剂剂量至少部分地实施到接收了主体掺 杂剂剂量的区域中。因此，源极掺杂剂剂量必须足够大以逆转主体掺 杂剂剂量在所述位置处的影响。
在植入源极掺杂剂剂量之后，特定方法继续进行步骤507，在所 述步骤507中在晶体管的源极侧上植入主体接触件掺杂剂剂量。主体 接触件掺杂剂剂量形成深阱的主体接触件区域，所述主体接触件区域 从晶片的表面延伸到源极区域下方。使用图4作为实例来解释这些步 骤的结果，步骤507将形成图4中的深阱区域302的表面部分403； 而步骤506将形成跨有用层201的上表面、一直到横截面400的左侧 的源极区域202。因而，在步骤505之后，深阱区域302的上部分403 曾是源极区域202的一部分，但是在执行步骤507之后则成为深阱区 域302的一部分。
方法500结束于执行步骤508和509中的仅一个。步骤508用于 生成诸如图3中的横截面的横截面，而步骤509用于生成诸如图4中 的横截面的横截面。在步骤508中，形成晶体管的源极接触件，所述 源极接触件在主体接触件区域处与深阱接触。在步骤509中，形成晶体管的源极接触件和栅极屏蔽件。栅极屏蔽件和源极接触件彼此接 触。栅极屏蔽件在主体接触件区域处与深阱区域接触。步骤509被绘 制为工艺中的最后步骤，但是步骤509的涉及形成栅极屏蔽件的部分 可在所述工艺的较早步骤处实施。例如，可在步骤502之后不久形成 栅极屏蔽件的覆盖在所述栅极上的那部分，使得栅极屏蔽件与栅极电 极隔离。然而，如果步骤502涉及沉积另一个隔离层，并且栅极电极 在那时已被隔离，则步骤509的关键部分可在步骤502之前实施。
方法500还可包括形成晶体管的轻掺杂漏极区域(诸如图3中的 轻掺杂漏极区域203)所需的步骤。所需的步骤可在步骤501之后实 施，但是可以其他方式在整个方法中穿插在任何方便的点处。轻掺杂 漏极区域的掺杂通常独立于在步骤505-07中实施的掺杂，因为诸如 横截面300中示出的器件的器件是不对称的，并且器件的漏极侧和源 极侧至少部分地使用单独的步骤形成。轻掺杂漏极植入物将通常比步 骤506中使用的植入物轻，因为轻掺杂漏极区域将通常具有比源极区 域低的掺杂剂浓度。由于所述步骤可在方法500中的各个点处实施， 因此使用虚线来绘制在晶体管的漏极侧上将轻掺杂漏极掺杂剂剂量 植入到晶片的表面中的步骤510，以指示它可以在方法500的主要分 支内穿插在各个位置处。使用掺杂剂实施步骤510，所述掺杂剂致其 中植入有所述掺杂剂的半导体材料具有与深阱区域的导电类型相反 的导电类型。
图6显示横截面600，其是横截面300的缩放和平移版本。可参 考横截面600中的尺寸来描述方法500所示出的工艺中的各种植入物 的相对掺杂浓度以及此类工艺的特定实例的相称的益处。尺寸601示 出深阱区域302的表面区域602相对于栅极电极210的最远扩张的位 置。如所示出，表面区域602完全位于栅极电极210的1微米内。尺 寸603示出远离栅极电极210所测量的表面区域602的宽度。应注意， 在下文将要描述的某些实施方案中，表面区域602的宽度在一些点处 更大，因为其沿着有用层的表面一直延伸到主体区域205。然而，此 类实施方案仍然符合作为表面区域的宽度的尺寸603，因为尺寸603 意图指示在沟道的宽度的中点处测量的表面区域的最小非零宽度 (即，它忽略了表面区域602的边缘尺寸和任何“指状物”)。如所示 出，表面区域602约为0.4微米宽。在其他方法中，根据尺寸603所 测量的，表面区域602小于1微米宽。最后，尺寸604示出栅极电极 与表面区域之间的距离。与尺寸602一样，尺寸604忽略了下文论述 的实施方案的“指状物”以及沟道的端部周围的任何不规则部分。因 而，尺寸604意图示出远离栅极电极所测量的从表面区域602的边缘到栅极电极的最大距离。应注意，栅极电介质206通常比其在图6中 表现出的薄得多，并且对于这些测量值来说可忽略不计，使得每个测 量值可被认为好像是沿着晶片的平坦表面测量的。最后，尺寸601、 603和604是垂直于晶体管的宽度测量的。
在图5所表示的特定方法中，主体接触件掺杂剂剂量在已接收了 源极掺杂剂剂量的点处实施到半导体晶片的表面中。因此，主体接触 件掺杂剂剂量必须足够大以抵消源极掺杂剂剂量。为了正确地偏置主 体区域205，这个浓度需要较高。为了消耗晶片上的最少量的表面区 域并且因此具有最大的成本效益，主体接触件应形成为垂直柱。然而， 无论植入物的定向有多好，当掺杂剂物质被引入到晶片的表面时，其 既垂直扩张也横向扩张。因此，根据源极区域202的厚度，用于形成 接触件区域602的植入物可能必须横向扩散一定距离，以便使其形成 从晶片的表面向下通过源极区域202达到一定深度的接触件，所述深 度足以提供用于偏置主体区域205的可靠路径。
由于在提供用于偏置半导体器件主体的可靠路径以及晶体管的 合适源极区域的同时保持有限的接触件表面区域的对抗性期望，深阱 区域302在与主体接触件掺杂剂剂量组合使用时提供显著的优点。由 于深阱区域302已提供从源极区域下方到沟道区域下方的可靠导电 路径，因此主体接触件剂量仅需要高到足以形成一直到源极区域202 的底部的孔。例如，主体接触件掺杂剂剂量可以小于源极掺杂剂剂量 的10倍重。在那时，预先存在的深阱区域302向整个主体接触件提 供足够高的掺杂剂剂量以有效地偏置主体区域205。作为这个工艺的 结果，尺寸603可被限制为小于1微米。实际上，发明人已经确定尺 寸603可以是0.4微米，并且尺寸601可以小于1微米。此外，主体 接触件掺杂剂剂量在使用普通掺杂剂物质实施到硅衬底中时所使用 的能量可被限制为小于20keV，同时仍然与器件生成充分的主体接 触。然而，植入物可以是30keV的BF2或As，并且尺寸603仍然可 以小于1微米。尺寸604通常需要是至少0.2微米，因为源极接触件 301需要接触源极区域202以及深阱的表面区域。
图7是示出另外的一组方法700的流程图，所述方法700是参考 图5论述的方法的变型。通常，主体剂量、源极剂量和主体接触件剂 量可各自使用不同的掩模，并且如下文将描述的，可任选地省略主体 接触件剂量。具体地，如果步骤701用于正确地对源极剂量进行图案 化，则可完全跳过步骤507。
流程图700的方法涉及主体接触件剂量或源极剂量的图案化植 入，以便相对于源极区域对深阱的表面区域进行图案化。在方法的利 用步骤701的一个子集中，产生图案化掩模以便对步骤506中的源极 植入进行图案化。在特定方法中，这个步骤涉及将光刻胶材料沉积在 半导体晶片的表面的暴露区域上。然后对光刻胶材料进行图案化以形 成具有从沟道延伸出去的多个条带的指状物图案。然后，步骤506中 的源极接触件剂量的植入利用指状物图案来沿着晶体管沟道的宽度 形成多个指状物。下文参考图9描述了这个指状物图案的实例。然后， 这组方法可以继续进行步骤702并且继续进行步骤507，或者可跳过 步骤507。这是因为步骤506中的源极区域的图案化植入已通过将原 始主体剂量留在掩模下方的适当位置中来产生深阱的表面区域。然 而，在某些方法中，将应用另一个图案，诸如步骤701中使用的图案 的负片，以允许深阱的表面区域具有与由步骤505产生的特性不同的 特性。
在方法的利用步骤702的另一个子集中，产生图案化掩模以便对 主体接触件植入进行图案化。在特定方法中，这个步骤涉及将光刻胶 材料沉积在半导体晶片的表面的暴露区域上。然后对光刻胶材料进行 图案化以形成连续的沟道宽度图案。方法的这个子集继续进行步骤 507，在所述步骤507中使用第二图案化的光刻胶来形成沿着沟道的 宽度连续延伸的沟道宽度图案。主体接触件掺杂剂剂量的植入利用连 续的沟道宽度图案，使得源极区域将晶体管的沟道与主体接触件区域 隔离。
图8和9示出根据流程图700的方法制造的半导体器件的平面图。平面图可对应于形成源极接触件之前的横截面300和400。在每个图中，栅极堆叠是透明的，以便看到下部层。然而，虚线801、901 示出栅极堆叠所在的位置。
图8示出与结合沟道宽度图案来实施步骤702相关联的方法子集 的结果的平面图800。深阱区域的表面区域802是深阱区域的位于晶 片的平坦表面上的那部分。如所绘制，源极区域202将主体区域205 的形成有晶体管的沟道的那部分与表面区域隔离。这种方法不需要复 杂的图案，并且可通过深阱区域向主体区域205提供充分的偏置。
图9示出与结合指状物图案来实施步骤701相关联的方法子集的 结果的平面图900。深阱区域的表面区域902同样是深阱区域的位于 晶片的平坦表面上的那部分。与平面图800不同的是，平面图900的 源极区域202并未将主体区域205的形成有沟道的那部分与表面区域 隔离。相反，当晶体管处于导通状态时，主体接触件材料903的指状 物直接通向主体区域的形成有沟道的那部分。在平面图900中，多个 指状物902沿着晶体管的宽度定位。深阱区域包括掩埋区域和表面区 域902。如所示出，多个指状物中的每个指状物903是表面区域902 的条带，所述条带沿着晶体管宽度穿插在源极区域202的第一条带与 第二条带之间。因此，当源极接触件沉积在晶片的平坦表面上时，源 极接触件将与表面区域902接触并且可通过指状物903直接偏置主 体。
参考图9描述的方法提供了用于偏置晶体管的主体区域的更为 直接的路径，这使得器件更不容易受到高功率击穿的影响。然而，指 状物的数量应被限制为合理的数量，使得它们不会限制晶体管的总宽 度并因此降低晶体管的导电性。在大多数方法中，沿着沟槽的长度测 量的所有指状物的总宽度应被限制为小于晶体管的总宽度的5％。将 跨晶体管的整个宽度均匀分布指状物也是有益的。
图10示出横截面1000，其是横截面300的平移和缩放版本。在横截面300中的晶体管与相邻晶体管1002共享源极接触件1001的情况下,相邻器件1002是横截面300中的晶体管的镜像。并非横截面 300的所有实现方式都将包括相邻晶体管1002。然而，包括相邻晶体
管1002的这些实现方式受益于主体接触件的表面区域对晶片的平坦 表面的低面积要求。如图所示，主体接触件的表面区域的大小是整个 器件的密度的限制因素。因此，参考图3和图6论述的方法对于紧凑 型器件特别有益，因为表面区域602可被限制为小于0.4微米，并且 由尺寸602设置的组合最小间距和尺寸601的重叠设置意味着相邻器 件之间的间距可以小于1.6微米。在所示出的方法中，通过共享接触 件1001对整个深阱区域302进行偏置。
源极接触件1001、源极区域1003的特性以及源极区域1003和 源极接触件1001的相对特性可表现出与上文参考其他附图所提及的 源极区域202和主体接触件302相同的特性。例如，源极区域1003 可将表面区域602与相邻晶体管1002的主体隔离。作为另一个实例， 源极区域1003可包括表面区域材料的穿插式指状物，其可提供与相 邻晶体管1002的主体的直接接触。
尽管已关于本发明的特定实施方案详细描述了本说明书，但是应 了解，本领域技术人员在理解前述内容后可容易构想出这些实施方案 的替代物、变型和等效物。在不脱离随附权利要求书中更具体地阐述 的本发明的精神和范围的情况下，本领域技术人员可实践本发明的这 些和其他修改和变型。

Claims (18)

1.一种晶体管，其包括：
绝缘层，其位于有用层的平坦表面上；
栅极电极，其位于所述绝缘层上，其中所述栅极电极和所述绝缘层的平面图重叠部分覆盖所述有用层中的主体区域中的沟道区域；
源极区域，其与所述主体区域接触并且位于所述有用层的所述平坦表面上，其中所述主体区域和所述源极区域具有相反的导电类型；
深阱区域，其与所述源极区域和所述主体区域接触，其中所述深阱区域和所述源极区域具有相反的导电类型；
源极接触件，其与所述深阱区域和所述源极区域接触；以及
多个指状物，其沿着所述主体区域的宽度定位；
其中所述源极接触件在所述有用层的所述平坦表面处与所述深阱区域接触；
其中所述深阱区域包括掩埋区域和表面区域；
其中所述源极接触件与所述表面区域接触；且
其中所述多个指状物中的每个指状物是所述表面区域的条带，所述条带沿着所述主体区域的所述宽度穿插在所述源极区域的第一条带与第二条带之间。
2.如权利要求1所述的晶体管，其还包括：
栅极屏蔽件区域，其通过电介质区域与所述栅极电极分离；
其中所述源极接触件提供与所述栅极屏蔽件区域的欧姆接触。
3.如权利要求1所述的晶体管，其中：
如远离所述主体区域测量的，所述表面区域小于1微米宽；
所述表面区域距离所述栅极电极至少0.2微米远。
4.如权利要求3所述的晶体管，其中：
所述源极接触件被具有第二源极区域的相邻晶体管共享；且
所述第二源极区域将所述主体区域与所述表面区域隔离。
5.如权利要求1所述的晶体管，其还包括：
轻掺杂漏极区域，其与所述主体区域接触并且位于所述有用层的所述平坦表面上；
其中所述主体区域和所述轻掺杂漏极区域是具有相反导电类型的材料；且
其中所述轻掺杂漏极区域的掺杂剂浓度小于所述源极区域的掺杂剂浓度。
6.一种形成晶体管的方法，其中所述方法包括：
在晶片的表面上形成所述晶体管的栅极；
在所述栅极上形成电介质上覆层；
在所述晶体管上以不对称图案对所述电介质上覆层进行图案化，其中所述不对称图案暴露所述晶体管的源极侧以在所述晶体管的所述源极侧上形成所述晶片的所述表面的暴露区域，但并不暴露所述晶体管的漏极侧；
将主体掺杂剂剂量植入到所述晶片的所述表面的所述暴露区域中，其中所述主体掺杂剂剂量扩散到所述栅极下方以形成所述晶体管的深阱，并且其中所述主体掺杂剂剂量具有第一导电类型；
在植入所述主体掺杂剂剂量之后，在所述晶体管的所述源极侧上植入源极掺杂剂剂量以形成所述晶体管的源极区域；
在植入所述源极掺杂剂剂量之后，将主体接触件掺杂剂剂量植入到所述晶片的所述表面的所述暴露区域中，其中所述主体接触件掺杂剂剂量形成所述深阱的主体接触件区域，所述主体接触件区域从所述晶片的所述表面延伸到所述源极区域下方；以及
实施以下各项中的仅一项：(i)形成所述晶体管的源极接触件，所述源极接触件在所述主体接触件区域处与所述深阱接触；以及(ii)形成所述晶体管的源极接触件和栅极屏蔽件，所述源极接触件和所述栅极屏蔽件彼此接触，其中所述栅极屏蔽件在所述主体接触件区域处与所述深阱接触。
7.如权利要求6所述的方法，其还包括：
将光刻胶沉积在所述晶片的所述表面的所述暴露区域上；以及
对所述光刻胶进行图案化，以形成沿着所述晶体管的宽度连续延伸的沟道宽度图案；
其中所述主体接触件掺杂剂剂量的所述植入利用所述连续的沟道宽度图案，使得所述源极区域将所述晶体管的沟道与所述主体接触件区域隔离。
8.如权利要求6所述的方法，其还包括：
将光刻胶沉积在所述晶片的所述表面的所述暴露区域上；以及
对所述光刻胶进行图案化，以形成具有从沟道延伸出去的多个条带的指状物图案；
其中所述源极掺杂剂剂量的所述植入利用所述指状物图案来沿着所述晶体管的宽度形成多个指状物。
9.如权利要求6所述的方法，其还包括：
在所述晶体管的所述漏极侧上将轻掺杂漏极掺杂剂剂量植入到所述晶片的所述表面中，以形成轻掺杂漏极区域；
其中所述深阱具有与所述轻掺杂漏极区域和所述源极区域相反的导电类型；且
其中所述轻掺杂漏极区域的掺杂剂浓度小于所述源极区域的掺杂剂浓度。
10.如权利要求6所述的方法，其中：
所述主体接触件掺杂剂剂量比所述源极掺杂剂剂量重；且
所述主体接触件掺杂剂剂量小于所述源极掺杂剂剂量的十倍重。
11.如权利要求10所述的方法，其中：
所述晶片的所述表面的所述暴露区域接收所述源极掺杂剂剂量和所述主体接触件掺杂剂剂量；
所述晶片的所述表面的所述暴露区域具有小于1微米的宽度，所述宽度是垂直于所述晶体管的宽度测量的。
12.如权利要求6所述的方法，其中：
所述主体接触件掺杂剂剂量的所述植入使用小于20keV来实施；且
所述主体接触件区域的位于所述晶片的所述表面上的表面完全位于所述栅极的栅极电极的1微米内。
13.一种形成晶体管的方法，其包括：
在半导体晶片的平坦表面上形成栅极，其中所述栅极覆盖具有第一导电类型的沟道，所述第一导电类型与第二导电类型相反；
使用所述栅极遮蔽主体掺杂剂剂量，在所述栅极的源极侧上植入所述主体掺杂剂剂量，其中所述主体掺杂剂剂量扩散到所述沟道下方以形成深阱，并且其中所述主体掺杂剂剂量具有所述第一导电类型；
在植入所述主体掺杂剂剂量之后，在所述栅极的所述源极侧上植入源极掺杂剂剂量以形成源极；以及
形成源极接触件，所述源极接触件在所述半导体晶片的所述平坦表面处与所述深阱接触，
在所述源极掺杂剂剂量的所述植入之前，对掩模进行图案化，以形成包括所述深阱的表面区域的图案；
其中所述源极接触件通过所述表面区域在所述半导体晶片的所述平坦表面处与所述深阱接触，以及
所述图案包括具有沿着沟道的宽度从所述沟道延伸出去的多个条带的指状物图案。
14.如权利要求13所述的方法，其中
形成所述源极接触件同时形成了所述晶体管的栅极屏蔽件。
15.如权利要求13所述的方法，其还包括：
在植入所述源极掺杂剂剂量之后，植入主体接触件掺杂剂剂量以形成所述深阱的主体接触件区域，所述主体接触件区域从所述晶片的所述平坦表面延伸到所述源极下方；
其中所述源极接触件通过所述主体接触件区域在所述半导体晶片的所述平坦表面处与所述深阱接触。
16.如权利要求13所述的方法，其还包括：
在所述晶体管的漏极侧上将轻掺杂漏极掺杂剂剂量植入到所述晶片的所述表面中，以形成轻掺杂漏极区域；
其中所述轻掺杂漏极区域具有所述第二导电类型；且
其中所述轻掺杂漏极区域的掺杂剂浓度小于所述源极的掺杂剂浓度。
17.如权利要求15所述的方法，其中：
所述主体接触件掺杂剂剂量比所述源极掺杂剂剂量重；且
所述主体接触件掺杂剂剂量小于所述源极掺杂剂剂量的十倍重。
18.如权利要求15所述的方法，其中：
所述晶片的所述表面的暴露区域接收所述主体掺杂剂剂量和所述主体接触件掺杂剂剂量；且
所述晶片的所述表面的所述暴露区域具有小于1微米的宽度，所述宽度是远离所述栅极测量的。
CN201680029687.9A 2015-06-03 2016-05-31 具有接触的深阱区域的晶体管 Active CN107667417B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/730,092 US9780189B2 (en) 2015-06-03 2015-06-03 Transistor with contacted deep well region
US14/730,092 2015-06-03
PCT/IB2016/053197 WO2016193910A1 (en) 2015-06-03 2016-05-31 Transistor with contacted deep well region

Publications (2)

Publication Number Publication Date
CN107667417A CN107667417A (zh) 2018-02-06
CN107667417B true CN107667417B (zh) 2022-04-19

Family

ID=56113017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680029687.9A Active CN107667417B (zh) 2015-06-03 2016-05-31 具有接触的深阱区域的晶体管

Country Status (4)

Country Link
US (3) US9780189B2 (zh)
CN (1) CN107667417B (zh)
TW (1) TWI705500B (zh)
WO (1) WO2016193910A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780189B2 (en) 2015-06-03 2017-10-03 Silanna Asia Pte Ltd Transistor with contacted deep well region
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US10957792B2 (en) * 2018-08-14 2021-03-23 Infineon Technologies Ag Semiconductor device with latchup immunity
US11929399B2 (en) 2022-03-07 2024-03-12 Globalfoundries U.S. Inc. Deep nwell contact structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947262A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 Ldmos晶体管及其制作方法
CN101529589A (zh) * 2006-07-28 2009-09-09 万国半导体股份有限公司 具有底部源极的横向式扩散金属氧化物场效应晶体管的结构及其方法
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738936A (en) 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US4939104A (en) 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5841166A (en) 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5869875A (en) 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US7067877B2 (en) 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
US7420247B2 (en) 2005-08-12 2008-09-02 Cicion Semiconductor Device Corp. Power LDMOS transistor
US7419863B1 (en) * 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US7608513B2 (en) 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
US7647569B2 (en) 2007-08-01 2010-01-12 Micron Technology, Inc. Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage
JP5280142B2 (ja) 2008-09-30 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8580650B2 (en) * 2010-10-28 2013-11-12 Texas Instruments Incorporated Lateral superjunction extended drain MOS transistor
US8674440B2 (en) 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
US9195134B2 (en) 2013-08-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit mask patterning
US9780189B2 (en) 2015-06-03 2017-10-03 Silanna Asia Pte Ltd Transistor with contacted deep well region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947262A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 Ldmos晶体管及其制作方法
CN101529589A (zh) * 2006-07-28 2009-09-09 万国半导体股份有限公司 具有底部源极的横向式扩散金属氧化物场效应晶体管的结构及其方法
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
CN104769715A (zh) * 2012-07-31 2015-07-08 硅联纳半导体(美国)有限公司 共用衬底上的功率裝置集成

Also Published As

Publication number Publication date
US9780189B2 (en) 2017-10-03
TW201703158A (zh) 2017-01-16
TWI705500B (zh) 2020-09-21
US20160359016A1 (en) 2016-12-08
CN107667417A (zh) 2018-02-06
WO2016193910A1 (en) 2016-12-08
US10381457B2 (en) 2019-08-13
US11011615B2 (en) 2021-05-18
US20180026115A1 (en) 2018-01-25
US20190371910A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US7701012B2 (en) Complementary zener triggered bipolar ESD protection
US8278710B2 (en) Guard ring integrated LDMOS
US11011615B2 (en) Transistor with contacted deep well region
US8217461B1 (en) ESD protection circuit
US20090166721A1 (en) Quasi-vertical gated npn-pnp esd protection device
US7709896B2 (en) ESD protection device and method
US9496333B2 (en) Resurf high voltage diode
JP2006261690A (ja) 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ
US20080001189A1 (en) Shielding structures for preventing leakages in high voltage MOS devices
US4611220A (en) Junction-MOS power field effect transistor
US10062681B2 (en) SOI integrated circuit equipped with a device for protecting against electrostatic discharges
US20140159153A1 (en) Rf ldmos device and method of forming the same
US20200090981A1 (en) Devices and Methods for Radiation Hardening Integrated Circuits Using Shallow Trench Isolation
JP2011109100A (ja) 非対称スペーサをゲートとして備えるｌｄｍｏｓトランジスタ
JP6391136B2 (ja) 高電圧ダイオード
US11355628B2 (en) Semiconductor device having junction termination structure and method of formation
US9263574B1 (en) Semiconductor device and method for fabricating the same
US20170186845A1 (en) Transistor using selective undercut at gate conductor and gate insulator corner
JP2888749B2 (ja) トランジスター及びその製造方法
US20220165880A1 (en) High voltage device and manufacturing method thereof
US10971633B2 (en) Structure and method of forming a semiconductor device
KR100694327B1 (ko) 반도체 디바이스
US20220415879A1 (en) Diode with reduced current leakage
KR950002199B1 (ko) Ldd구조의 mosfet 제조방법
JP2024008666A (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant