JPH0661435A - 集積回路のスクリーン装置およびその製造方法 - Google Patents
集積回路のスクリーン装置およびその製造方法Info
- Publication number
- JPH0661435A JPH0661435A JP3088013A JP8801391A JPH0661435A JP H0661435 A JPH0661435 A JP H0661435A JP 3088013 A JP3088013 A JP 3088013A JP 8801391 A JP8801391 A JP 8801391A JP H0661435 A JPH0661435 A JP H0661435A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline
- integrated circuit
- semiconductor
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000470 constituent Substances 0.000 claims abstract 3
- 150000002500 ions Chemical class 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 166
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002775 capsule Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000011949 advanced processing technology Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体集積回路、例えばバイポーラトランジ
スタのベース領域に寄生成分が発生しないような製法を
考究する。 【構成】 半導体集積回路（１）は、基板（２）と、ト
ランジスタのベース領域（４）を有するエピタキシャル
層（３）と、第１絶縁酸化層（５）と、第２絶縁酸化層
（１１）と、保護層（１３）と、を含む。第１酸化層
は、電気的接触層（７）と、スクリーン層（８）と、接
続層（９）と、を含む強く（ｎ+ ）ドーピングされた多
結晶層を担持する。接続層（９）は、スクリーン層
（８）を、電気的接触層（７）を経てエピタキシャル層
（３）に電気的に接続する。スクリーン層は、ベース領
域（４）間のエピタキシャル層内における反転（＋）お
よび寄生成分の発生を防止する。多結晶層装置は簡単で
共通の工程段階において製造されうる。この装置は高温
に耐えることができ、第２絶縁層（１１）の付着を容易
ならしめうる。
スタのベース領域に寄生成分が発生しないような製法を
考究する。 【構成】 半導体集積回路（１）は、基板（２）と、ト
ランジスタのベース領域（４）を有するエピタキシャル
層（３）と、第１絶縁酸化層（５）と、第２絶縁酸化層
（１１）と、保護層（１３）と、を含む。第１酸化層
は、電気的接触層（７）と、スクリーン層（８）と、接
続層（９）と、を含む強く（ｎ+ ）ドーピングされた多
結晶層を担持する。接続層（９）は、スクリーン層
（８）を、電気的接触層（７）を経てエピタキシャル層
（３）に電気的に接続する。スクリーン層は、ベース領
域（４）間のエピタキシャル層内における反転（＋）お
よび寄生成分の発生を防止する。多結晶層装置は簡単で
共通の工程段階において製造されうる。この装置は高温
に耐えることができ、第２絶縁層（１１）の付着を容易
ならしめうる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置に関し、
この集積回路装置は、所望の極性を有するイオンによっ
てドーピングされた半導体層と、該半導体層表面内の互
いに間隔を置いた成分領域であってその少なくとも２領
域が前記半導体層と反対の極性のイオンによってドーピ
ングされている前記成分領域と、前記半導体層に対する
電気的接続のための切除部を有する該半導体層上の第１
絶縁半導体酸化層と、該半導体酸化層上の多結晶半導体
材料層と、を含み、前記集積回路は、前記半導体層内に
電荷反転を生ぜしめるための電界スレッショルド電圧よ
り大な電圧に、接続されうるようになっている。本発明
はまた、この集積回路装置の製造方法にも関する。
この集積回路装置は、所望の極性を有するイオンによっ
てドーピングされた半導体層と、該半導体層表面内の互
いに間隔を置いた成分領域であってその少なくとも２領
域が前記半導体層と反対の極性のイオンによってドーピ
ングされている前記成分領域と、前記半導体層に対する
電気的接続のための切除部を有する該半導体層上の第１
絶縁半導体酸化層と、該半導体酸化層上の多結晶半導体
材料層と、を含み、前記集積回路は、前記半導体層内に
電荷反転を生ぜしめるための電界スレッショルド電圧よ
り大な電圧に、接続されうるようになっている。本発明
はまた、この集積回路装置の製造方法にも関する。
【０００２】
【従来の技術】いわゆる寄生成分が半導体集積回路内に
生じる危険については、しばしば言及されている。いわ
ゆる寄生成分の例としては、２つのバイポーラ・トラン
ジスタのベース領域間に生じる寄生ＭＯＳ（金属酸化物
半導体）トランジスタがある。集積回路は半導体基板上
に構成され、ベース領域が拡散されたエピタキシャル層
を含む。これらのベース領域は、常態において２つのバ
イポーラ・トランジスタが互いに障害を及ぼし合わない
ように、十分な間隔を与えられる。他のいくつかの層、
例えば、直接エピタキシャル層上に配置される絶縁性の
第１酸化物層、電気的接続、および複合構造の最上層を
形成する電気絶縁性保護層、がエピタキシャル層上に設
けられる。この保護層は、望ましくない湿気の薄膜によ
って覆われる可能性があり、この薄膜は、導電性のもの
であって、例えば、集積回路の端子電圧に接続される。
湿気膜はゲートとして働き、端子電圧の電位で配置され
てベース領域間のエピタキシャル層内の電荷を引付け、
いわゆる反転を起こし、それによって前述の寄生ＭＯＳ
トランジスタを作り出す。反転が起こるためには、湿気
膜の電位が電界スレッショルド電圧を超える必要があ
る。寄生ＭＯＳトランジスタの問題は、低電圧用の集積
回路、例えば端子電圧が約５ボルトのコンピュータ内の
メモリ回路、の場合には、比較的容易に回避できる。こ
のような集積回路においては、電界スレッショルド電圧
を、拡散または注入の追加によって上昇させることによ
り、周知のように反転を防止できる。
生じる危険については、しばしば言及されている。いわ
ゆる寄生成分の例としては、２つのバイポーラ・トラン
ジスタのベース領域間に生じる寄生ＭＯＳ（金属酸化物
半導体）トランジスタがある。集積回路は半導体基板上
に構成され、ベース領域が拡散されたエピタキシャル層
を含む。これらのベース領域は、常態において２つのバ
イポーラ・トランジスタが互いに障害を及ぼし合わない
ように、十分な間隔を与えられる。他のいくつかの層、
例えば、直接エピタキシャル層上に配置される絶縁性の
第１酸化物層、電気的接続、および複合構造の最上層を
形成する電気絶縁性保護層、がエピタキシャル層上に設
けられる。この保護層は、望ましくない湿気の薄膜によ
って覆われる可能性があり、この薄膜は、導電性のもの
であって、例えば、集積回路の端子電圧に接続される。
湿気膜はゲートとして働き、端子電圧の電位で配置され
てベース領域間のエピタキシャル層内の電荷を引付け、
いわゆる反転を起こし、それによって前述の寄生ＭＯＳ
トランジスタを作り出す。反転が起こるためには、湿気
膜の電位が電界スレッショルド電圧を超える必要があ
る。寄生ＭＯＳトランジスタの問題は、低電圧用の集積
回路、例えば端子電圧が約５ボルトのコンピュータ内の
メモリ回路、の場合には、比較的容易に回避できる。こ
のような集積回路においては、電界スレッショルド電圧
を、拡散または注入の追加によって上昇させることによ
り、周知のように反転を防止できる。
【０００３】高い供給電圧用の回路の場合には、この方
法は、スレッショルド電圧を上昇させる拡散部間の広い
間隔と、トランジスタのブレークダウン電圧を劣化させ
ないための、例えばベース拡散と、を必要とする。もう
１つの周知の方法は、金属スクリーンの使用を含む。金
属スクリーンは、エピタキシャル層の電位に接続され、
スクリーン下において寄生反転が起こるのを防止する。
この方法の欠点は、金属導体の配設およびこれらの導体
の周辺成分への接続の困難性にある。導体およびスクリ
ーンの配設は、１つの同じ金属層によって行われ、短絡
を避けることは困難である。１つの周知の解決は、スク
リーン用に１つと、導体配置用に１つの、２つの金属層
の使用によって得られる。しかし、この解決は、製造工
程を遙かに複雑化し、かつ遙かに高価格化する。そのわ
けは、それが、追加の工程およびマスキング段階の導入
を必要とするからである。第２金属層に対する電気的絶
縁のために、第１金属層上に堆積せしめなくてはならな
い酸化層は、特に問題となる。メタライゼーションは、
高温に耐えられないので、酸化層は、良好な第２メタラ
イゼーションを可能ならしめるために、ディスクのトポ
グラフィを被覆する必要がある。利用可能な最高温度が
低いほど、これを行うのはますます困難になる。
法は、スレッショルド電圧を上昇させる拡散部間の広い
間隔と、トランジスタのブレークダウン電圧を劣化させ
ないための、例えばベース拡散と、を必要とする。もう
１つの周知の方法は、金属スクリーンの使用を含む。金
属スクリーンは、エピタキシャル層の電位に接続され、
スクリーン下において寄生反転が起こるのを防止する。
この方法の欠点は、金属導体の配設およびこれらの導体
の周辺成分への接続の困難性にある。導体およびスクリ
ーンの配設は、１つの同じ金属層によって行われ、短絡
を避けることは困難である。１つの周知の解決は、スク
リーン用に１つと、導体配置用に１つの、２つの金属層
の使用によって得られる。しかし、この解決は、製造工
程を遙かに複雑化し、かつ遙かに高価格化する。そのわ
けは、それが、追加の工程およびマスキング段階の導入
を必要とするからである。第２金属層に対する電気的絶
縁のために、第１金属層上に堆積せしめなくてはならな
い酸化層は、特に問題となる。メタライゼーションは、
高温に耐えられないので、酸化層は、良好な第２メタラ
イゼーションを可能ならしめるために、ディスクのトポ
グラフィを被覆する必要がある。利用可能な最高温度が
低いほど、これを行うのはますます困難になる。
【０００４】第１酸化層には、金属スクリーン以外の諸
層も、しばしば付着せしめられる。その１例は、トラン
ジスタのベースの周囲の多結晶層であり、この層は、ベ
ース端縁における電気的ブレークダウンを防止するスク
リーンを形成する。この多結晶層と金属スクリーンと
は、別個のマスクを用いる別個の工程段階においては付
着せしめられ、これらの工程段階は比較的に多くの経費
を要する。１つの、そのような多結晶ベーススクリーン
は、Ｒｅｖｕｅ Ｄｅ Ｐｈｙｓｉｑｕｅ Ａｐｐｌｉ
ｑｕｅｅ，Ｔｏｍｅ １３，Ｄｅｃｅｍｂｅｒ １９７
８に所載のＭ．Ｒｏｃｈｅ著「Ａｎ Ａｄｖａｎｃｅｄ
Ｐｒｏｃｅｓｓｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏ
ｒ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｂｉｐｏｌａｒ Ｉ
Ｃ’ｓ」に詳述されている。その場合には、スクリーン
は、金属接続を経て、エピタキシャル層の電位に対し正
である電位に接続される。多結晶層のもう１つの例は、
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．３６，Ｎｏ．９，
Ｓｅｐｔｅｍｂｅｒ １９８９に所載のＤｅｎｎｙ Ｄ
ｕａｎ−Ｌｅｅ Ｔａｎｇ外著「Ｔｈｅ Ｄｅｓｉｇｎ
ａｎｄ Ｅｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒ
ｉｓｔｉｃｓ ｏｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃ
ｅ Ｓｉｎｈｌｅ−Ｐｏｌｙ Ｉｏｎ−Ｉｍｐｌａｎｔ
ｅｄ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ」に記
載されている。この論文においては、上述の多結晶層
は、トランジスタのためのエミッタ接触を形成する。
層も、しばしば付着せしめられる。その１例は、トラン
ジスタのベースの周囲の多結晶層であり、この層は、ベ
ース端縁における電気的ブレークダウンを防止するスク
リーンを形成する。この多結晶層と金属スクリーンと
は、別個のマスクを用いる別個の工程段階においては付
着せしめられ、これらの工程段階は比較的に多くの経費
を要する。１つの、そのような多結晶ベーススクリーン
は、Ｒｅｖｕｅ Ｄｅ Ｐｈｙｓｉｑｕｅ Ａｐｐｌｉ
ｑｕｅｅ，Ｔｏｍｅ １３，Ｄｅｃｅｍｂｅｒ １９７
８に所載のＭ．Ｒｏｃｈｅ著「Ａｎ Ａｄｖａｎｃｅｄ
Ｐｒｏｃｅｓｓｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏ
ｒ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｂｉｐｏｌａｒ Ｉ
Ｃ’ｓ」に詳述されている。その場合には、スクリーン
は、金属接続を経て、エピタキシャル層の電位に対し正
である電位に接続される。多結晶層のもう１つの例は、
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．３６，Ｎｏ．９，
Ｓｅｐｔｅｍｂｅｒ １９８９に所載のＤｅｎｎｙ Ｄ
ｕａｎ−Ｌｅｅ Ｔａｎｇ外著「Ｔｈｅ Ｄｅｓｉｇｎ
ａｎｄ Ｅｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒ
ｉｓｔｉｃｓ ｏｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃ
ｅ Ｓｉｎｈｌｅ−Ｐｏｌｙ Ｉｏｎ−Ｉｍｐｌａｎｔ
ｅｄ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ」に記
載されている。この論文においては、上述の多結晶層
は、トランジスタのためのエミッタ接触を形成する。
【０００５】
【発明が解決しようとする課題】本発明は、上述の欠点
を回避することを目的とする。
を回避することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的は、本発明に
より、次のようにして達成される。すなわち、ベース領
域間のスクリーンと、エピタキシャル層に対する電気的
接続部と、該スクリーンと該エピタキシャル層接続部と
の間の電気的接続部と、を絶縁酸化層上の強くドーピン
グされた多結晶半導体層によって構成する。該酸化層は
また、ドーピングされた多結晶層から成る電気抵抗と、
キャパシタコーティングとをも担持する。これらの多結
晶層は、互いに共通な方法の少数の段階によって付着さ
せることができ、比較的に耐熱的である。この耐熱性に
より、多結晶層が絶縁性半導体層により被覆される際の
方法が簡単化される。装置は、特許請求の範囲に提示さ
れた諸特徴を有する。
より、次のようにして達成される。すなわち、ベース領
域間のスクリーンと、エピタキシャル層に対する電気的
接続部と、該スクリーンと該エピタキシャル層接続部と
の間の電気的接続部と、を絶縁酸化層上の強くドーピン
グされた多結晶半導体層によって構成する。該酸化層は
また、ドーピングされた多結晶層から成る電気抵抗と、
キャパシタコーティングとをも担持する。これらの多結
晶層は、互いに共通な方法の少数の段階によって付着さ
せることができ、比較的に耐熱的である。この耐熱性に
より、多結晶層が絶縁性半導体層により被覆される際の
方法が簡単化される。装置は、特許請求の範囲に提示さ
れた諸特徴を有する。
【０００７】
【実施例】以下、添付図面を参照しつつ、本発明の実施
例について詳述する。図１は、本発明の実施例の斜視断
面図である。集積回路１は、周知のように半導体基板２
を含み、この基板は図示の実施例においては、弱く正に
ｐ- ドーピングされたシリコン基板である。このシリコ
ン基板は、弱く負にｎ- ドーピングされたエピタキシャ
ルシリコン層３を担持する。このエピタキシャル層の表
面内には、２つの正にドーピングされかつ互いに間隔を
置いた成分領域４が配置されている。この実施例におい
ては、これらの成分領域は２つの別個のバイポーラ・ト
ランジスタを形成するが、わかりやすくするために、図
には詳細は示してない。エピタキシャル層３上には、第
１絶縁二酸化シリコン層５が配置され、この層は、エピ
タキシャル層３との電気的接続を行うための切除部６を
有する。第１二酸化シリコン層５は、多結晶シリコン層
を担持するが、本発明においては、担持されるこれらの
層には、電気的接触層７、スクリーン層８、および接続
層９が含まれる。電気的接触層７は、切除部６内へ延長
し、この切除部に近接して酸化層５上に形成される。ス
クリーン層８は、ベース領域４間に位置する領域上へ延
長し、接続層９を経て電気的接触層７に電気的に接続さ
れる。接続層９は、図示されているように、ベース領域
４から離れた領域において、層７とスクリーン層８との
間に延長する。３つの多結晶層７、８、９は、強く負に
ｎ+ ドーピングされ、導電性を有する。この強いｎ+ ド
ーピングは、切除部６を貫通してエピタキシャル層３ま
で達し、領域１０に達することにより、バイポーラ・ト
ランジスタのエミッタとの電気的接続を形成し、またス
クリーン層８をエピタキシャル層３に電気的に接続する
手段をも形成する。第１二酸化シリコン層５および多結
晶層７，８，９は、第２二酸化シリコン層１１によって
被覆される。層１１は、集積回路１内の他の電気導体、
例えば金属導体１２に対する電気絶縁を行なう。第２二
酸化シリコン層１１は、保護層１３、例えば二酸化シリ
コン層、によって被覆される。
例について詳述する。図１は、本発明の実施例の斜視断
面図である。集積回路１は、周知のように半導体基板２
を含み、この基板は図示の実施例においては、弱く正に
ｐ- ドーピングされたシリコン基板である。このシリコ
ン基板は、弱く負にｎ- ドーピングされたエピタキシャ
ルシリコン層３を担持する。このエピタキシャル層の表
面内には、２つの正にドーピングされかつ互いに間隔を
置いた成分領域４が配置されている。この実施例におい
ては、これらの成分領域は２つの別個のバイポーラ・ト
ランジスタを形成するが、わかりやすくするために、図
には詳細は示してない。エピタキシャル層３上には、第
１絶縁二酸化シリコン層５が配置され、この層は、エピ
タキシャル層３との電気的接続を行うための切除部６を
有する。第１二酸化シリコン層５は、多結晶シリコン層
を担持するが、本発明においては、担持されるこれらの
層には、電気的接触層７、スクリーン層８、および接続
層９が含まれる。電気的接触層７は、切除部６内へ延長
し、この切除部に近接して酸化層５上に形成される。ス
クリーン層８は、ベース領域４間に位置する領域上へ延
長し、接続層９を経て電気的接触層７に電気的に接続さ
れる。接続層９は、図示されているように、ベース領域
４から離れた領域において、層７とスクリーン層８との
間に延長する。３つの多結晶層７、８、９は、強く負に
ｎ+ ドーピングされ、導電性を有する。この強いｎ+ ド
ーピングは、切除部６を貫通してエピタキシャル層３ま
で達し、領域１０に達することにより、バイポーラ・ト
ランジスタのエミッタとの電気的接続を形成し、またス
クリーン層８をエピタキシャル層３に電気的に接続する
手段をも形成する。第１二酸化シリコン層５および多結
晶層７，８，９は、第２二酸化シリコン層１１によって
被覆される。層１１は、集積回路１内の他の電気導体、
例えば金属導体１２に対する電気絶縁を行なう。第２二
酸化シリコン層１１は、保護層１３、例えば二酸化シリ
コン層、によって被覆される。
【０００８】序論において述べたように、保護層１３の
表面は、例えばその上に湿気の膜が形成されることによ
り、導電的になりうる。この膜は、集積回路１に接続さ
れた電圧、例えばバイポーラ・トランジスタの、大きさ
−９０ボルトのコレクタ電圧Ｖｃ、に接続されうる。湿
気膜に対する接続は、集積回路の端縁を経て、あるい
は、集積回路が収容されたカプセルを経て、延長しう
る。保護層１３の表面上に存在する湿気膜は、Ｖｃに近
い電位を有し、エピタキシャル層３内の正電荷を引付
け、前述の反転を起こす。図１においては、これはベー
ス領域４の＋の符号によって示されている。スクリーン
層８は、エピタキシャル層３と同電位を有するこの層の
下における電荷の吸引を妨げる。スクリーン層８がない
場合は、ベース領域間に正電荷の連続領域が形成され
る。これにより、導電状態にある前述の望ましくない寄
生ＭＯＳトランジスタが発生する。前述のように、反転
が発生するためには、集積回路に予定された電圧Ｖｃ
が、エピタキシャル層３に対するスレッショルド電圧を
超える必要がある。
表面は、例えばその上に湿気の膜が形成されることによ
り、導電的になりうる。この膜は、集積回路１に接続さ
れた電圧、例えばバイポーラ・トランジスタの、大きさ
−９０ボルトのコレクタ電圧Ｖｃ、に接続されうる。湿
気膜に対する接続は、集積回路の端縁を経て、あるい
は、集積回路が収容されたカプセルを経て、延長しう
る。保護層１３の表面上に存在する湿気膜は、Ｖｃに近
い電位を有し、エピタキシャル層３内の正電荷を引付
け、前述の反転を起こす。図１においては、これはベー
ス領域４の＋の符号によって示されている。スクリーン
層８は、エピタキシャル層３と同電位を有するこの層の
下における電荷の吸引を妨げる。スクリーン層８がない
場合は、ベース領域間に正電荷の連続領域が形成され
る。これにより、導電状態にある前述の望ましくない寄
生ＭＯＳトランジスタが発生する。前述のように、反転
が発生するためには、集積回路に予定された電圧Ｖｃ
が、エピタキシャル層３に対するスレッショルド電圧を
超える必要がある。
【０００９】図２には、本発明の別の実施例の断面図が
示されている。エピタキシャル層３は、シリコン基板２
上に配置され、絶縁二酸化シリコン層５を担持する。図
１に関連して前述したように、エピタキシャル層の表面
は、成分領域４を担持し、酸化層５は、電気的接触層７
のために形成された切除部６を有する。スクリーン層８
は、前記成分領域４間の領域内の酸化層５上に延長す
る。スクリーン層８と電気的接触層７とは、接続層９を
経て互いに接続されている。この実施例においては、酸
化層５は、多結晶シリコンの他の諸層を担持している。
これらの層のうち、１つは所望の極性のイオンにより、
所望の程度までドーピングされることによって、集積回
路１内に電気抵抗を形成する抵抗層１４である。キャパ
シタ層１５は強くドーピングされ、第１キャパシタの一
方の導電性コーティングを形成する。このキャパシタ
は、エピタキシャル層３内に強く負にｎ+ ドーピングさ
れた領域１６を形成する第２導電性コーティングを有す
る。このキャパシタの誘電体１７は、二酸化シリコンか
ら成る。第２キャパシタは、強くドーピングされた多結
晶シリコンの導電性コーティング１８と、誘電体１９
と、エピタキシャル層３内に正にｐドーピングされた領
域を形成するもう１つのコーティングと、を有する。本
発明の１つの有利な実施例においては、多結晶層７，
８，９，１４，１５，１８は、共通多結晶層の諸部分を
なす。この層は、図３から図８までに関連して後述され
る方法によって、酸化層５に付着せしめられる。
示されている。エピタキシャル層３は、シリコン基板２
上に配置され、絶縁二酸化シリコン層５を担持する。図
１に関連して前述したように、エピタキシャル層の表面
は、成分領域４を担持し、酸化層５は、電気的接触層７
のために形成された切除部６を有する。スクリーン層８
は、前記成分領域４間の領域内の酸化層５上に延長す
る。スクリーン層８と電気的接触層７とは、接続層９を
経て互いに接続されている。この実施例においては、酸
化層５は、多結晶シリコンの他の諸層を担持している。
これらの層のうち、１つは所望の極性のイオンにより、
所望の程度までドーピングされることによって、集積回
路１内に電気抵抗を形成する抵抗層１４である。キャパ
シタ層１５は強くドーピングされ、第１キャパシタの一
方の導電性コーティングを形成する。このキャパシタ
は、エピタキシャル層３内に強く負にｎ+ ドーピングさ
れた領域１６を形成する第２導電性コーティングを有す
る。このキャパシタの誘電体１７は、二酸化シリコンか
ら成る。第２キャパシタは、強くドーピングされた多結
晶シリコンの導電性コーティング１８と、誘電体１９
と、エピタキシャル層３内に正にｐドーピングされた領
域を形成するもう１つのコーティングと、を有する。本
発明の１つの有利な実施例においては、多結晶層７，
８，９，１４，１５，１８は、共通多結晶層の諸部分を
なす。この層は、図３から図８までに関連して後述され
る方法によって、酸化層５に付着せしめられる。
【００１０】図３には、弱く正にドーピングされたシリ
コン基板２が示され、その上には、弱く負にドーピング
されたエピタキシャルシリコン層３が周知のようにして
成長せしめられている。基板２内の領域は、エピタキシ
ャルシリコン層３の成長に先立ってドーピングされうる
が、これは本発明の一部をなすものではないので、図示
されていない。エピタキシャル層３内の諸領域は、詳細
な図示のないマスクを用いて、強くドーピングされる。
これに関する１例は、領域１６であり、この領域は、集
積回路１内のキャパシタの一部を形成するために、強く
負にｎ+ ドーピングされている。９０００Åの厚さを有
する第１酸化層５は、例えばエピタキシャル層の表面上
の該層を酸化することによって、エピタキシャル層に付
着せしめられる。酸化層５には、いくつかの部分段階を
含むマスキング工程により、穴が形成される。ホトレジ
スト材料層２０が酸化層５に付着せしめられ、その後写
真成分マスク２１が層２０の上表面上に付着せしめられ
る。このホトレジスト層２０は、マスク２１の開口部に
おいて露光されて現像され、その後マスクと、現像され
たホトレジスト２０とは除去されて、酸化層５に窓２２
がエッチングされる。次に、ホトレジスト層２０の残り
が図４に示されているように除去される。その後、成分
領域４および領域２３および２４が、拡散またはイオン
注入のいずれかによって、窓２２を通して正イオンｐに
よりドーピングされる。エピタキシャル層３の他部分
は、酸化層５によりこのドーピングから保護される。こ
の正のドーピングは、領域１６の、以前の負のドーピン
グより遙かに弱いので、領域１６の全体は、負にドーピ
ングされたままとなる。窓２２を通してのドーピング
は、このドーピング工程中に窓２２内のエピタキシャル
層３上に、厚さ約３０００Åまで酸化層２５を成長せし
めるような、酸化雰囲気中において行なわれる。これ
は、図４に、窓内の破線によって示されている。新規の
エッチングマスクを用いたマスキング工程により、図５
に示されているように、酸化層５に切除部６がエッチン
グされ、また酸化層２５を貫通して成分領域４に達する
導電穴２６も形成される。全集積回路１上に多結晶シリ
コン層２７が堆積され、その表面は酸化されて拡散阻止
層２８が形成される。窓２９は、図６に示されているよ
うに酸化層２８に、前述のような光食刻マスキング法を
用いて形成される。この例においては、窓は、キャパシ
タ領域１６および２３および成分領域４上に、また図１
に示されているような、電気的接触層７、スクリーン層
８、および接続層９上に、形成される。窓２９内の多結
晶層２７は、負のｎ+ イオンの拡散により、強くドーピ
ングされる。この負イオンは、窓２９内の、酸化層５ま
たは２５の存在しない領域、すなわち切除部６および穴
２６、において、エピタキシャル層３内まで浸透する。
これにより、成分領域４に対するエミッタ接続３０と、
領域１０を経てのエピタキシャル層３に対する接続と、
が配設される。全酸化層２８はエッチング除去され、全
多結晶層２７は、所望の極性のイオンにより、例えばイ
オン注入法を用いて、ドーピングされる。酸化層２８に
よって被覆された、強く負にｎ+ドーピングされた層２
７の部分の抵抗は、このようにして決定される。強いｎ
+ドーピングは、イオン注入によって極めて小さい影響
しか受けない。残されるべき多結晶層２７の領域は、図
７に示されているように、さらに行なわれる光食刻マス
キング法におけるマスク３１によって画定される。マス
ク３１の諸部分間にある多結晶層２７の諸部分は、エッ
チング除去されて、図に示されているような、電気的接
触層７、スクリーン層８、接続層９、抵抗層１４、およ
びキャパシタコーティング１５および１８が残される。
成分領域４内のエミッタ拡散部３０に対する多結晶接触
層３２もまた、図８に示されているように、層２７の残
りである。もし、抵抗層１４が不要ならば、この方法か
ら酸化層２８を省略して、全多結晶層２７を強い負にｎ
+ ドーピングしうる。前述のように、図１には、接触層
３２のみが概略的に示されている。第２二酸化シリコン
層１１は、二酸化シリコン層５および多結晶層上に堆積
されている。詳細には図示されていないが、光食刻マス
キング工程により、層１１に電気的接続のための穴がエ
ッチングされる。層１１上に金属層が堆積され、光食刻
マスキング工程により金属導体パターンがエッチングさ
れるが、その導体のうちの導体１２が図８に示されてい
る。二酸化シリコン保護層１３が、層１１および金属導
体上に付着せしめられる。保護層１３には、図示されて
いない光食刻マスキング工程によって穴が形成される。
金属導体には、これらの穴を通って到達可能であり、そ
れによってこれらの導体を、導電ワイヤによって集積回
路１を収容するカプセル（図示されていない）の外部接
続部材に電気的に接続することができる。
コン基板２が示され、その上には、弱く負にドーピング
されたエピタキシャルシリコン層３が周知のようにして
成長せしめられている。基板２内の領域は、エピタキシ
ャルシリコン層３の成長に先立ってドーピングされうる
が、これは本発明の一部をなすものではないので、図示
されていない。エピタキシャル層３内の諸領域は、詳細
な図示のないマスクを用いて、強くドーピングされる。
これに関する１例は、領域１６であり、この領域は、集
積回路１内のキャパシタの一部を形成するために、強く
負にｎ+ ドーピングされている。９０００Åの厚さを有
する第１酸化層５は、例えばエピタキシャル層の表面上
の該層を酸化することによって、エピタキシャル層に付
着せしめられる。酸化層５には、いくつかの部分段階を
含むマスキング工程により、穴が形成される。ホトレジ
スト材料層２０が酸化層５に付着せしめられ、その後写
真成分マスク２１が層２０の上表面上に付着せしめられ
る。このホトレジスト層２０は、マスク２１の開口部に
おいて露光されて現像され、その後マスクと、現像され
たホトレジスト２０とは除去されて、酸化層５に窓２２
がエッチングされる。次に、ホトレジスト層２０の残り
が図４に示されているように除去される。その後、成分
領域４および領域２３および２４が、拡散またはイオン
注入のいずれかによって、窓２２を通して正イオンｐに
よりドーピングされる。エピタキシャル層３の他部分
は、酸化層５によりこのドーピングから保護される。こ
の正のドーピングは、領域１６の、以前の負のドーピン
グより遙かに弱いので、領域１６の全体は、負にドーピ
ングされたままとなる。窓２２を通してのドーピング
は、このドーピング工程中に窓２２内のエピタキシャル
層３上に、厚さ約３０００Åまで酸化層２５を成長せし
めるような、酸化雰囲気中において行なわれる。これ
は、図４に、窓内の破線によって示されている。新規の
エッチングマスクを用いたマスキング工程により、図５
に示されているように、酸化層５に切除部６がエッチン
グされ、また酸化層２５を貫通して成分領域４に達する
導電穴２６も形成される。全集積回路１上に多結晶シリ
コン層２７が堆積され、その表面は酸化されて拡散阻止
層２８が形成される。窓２９は、図６に示されているよ
うに酸化層２８に、前述のような光食刻マスキング法を
用いて形成される。この例においては、窓は、キャパシ
タ領域１６および２３および成分領域４上に、また図１
に示されているような、電気的接触層７、スクリーン層
８、および接続層９上に、形成される。窓２９内の多結
晶層２７は、負のｎ+ イオンの拡散により、強くドーピ
ングされる。この負イオンは、窓２９内の、酸化層５ま
たは２５の存在しない領域、すなわち切除部６および穴
２６、において、エピタキシャル層３内まで浸透する。
これにより、成分領域４に対するエミッタ接続３０と、
領域１０を経てのエピタキシャル層３に対する接続と、
が配設される。全酸化層２８はエッチング除去され、全
多結晶層２７は、所望の極性のイオンにより、例えばイ
オン注入法を用いて、ドーピングされる。酸化層２８に
よって被覆された、強く負にｎ+ドーピングされた層２
７の部分の抵抗は、このようにして決定される。強いｎ
+ドーピングは、イオン注入によって極めて小さい影響
しか受けない。残されるべき多結晶層２７の領域は、図
７に示されているように、さらに行なわれる光食刻マス
キング法におけるマスク３１によって画定される。マス
ク３１の諸部分間にある多結晶層２７の諸部分は、エッ
チング除去されて、図に示されているような、電気的接
触層７、スクリーン層８、接続層９、抵抗層１４、およ
びキャパシタコーティング１５および１８が残される。
成分領域４内のエミッタ拡散部３０に対する多結晶接触
層３２もまた、図８に示されているように、層２７の残
りである。もし、抵抗層１４が不要ならば、この方法か
ら酸化層２８を省略して、全多結晶層２７を強い負にｎ
+ ドーピングしうる。前述のように、図１には、接触層
３２のみが概略的に示されている。第２二酸化シリコン
層１１は、二酸化シリコン層５および多結晶層上に堆積
されている。詳細には図示されていないが、光食刻マス
キング工程により、層１１に電気的接続のための穴がエ
ッチングされる。層１１上に金属層が堆積され、光食刻
マスキング工程により金属導体パターンがエッチングさ
れるが、その導体のうちの導体１２が図８に示されてい
る。二酸化シリコン保護層１３が、層１１および金属導
体上に付着せしめられる。保護層１３には、図示されて
いない光食刻マスキング工程によって穴が形成される。
金属導体には、これらの穴を通って到達可能であり、そ
れによってこれらの導体を、導電ワイヤによって集積回
路１を収容するカプセル（図示されていない）の外部接
続部材に電気的に接続することができる。
【００１１】前述の集積回路１はシリコンから製造され
るが、例えばひ化ガリウムのような他の半導体材料を用
いることもできる。例えば、基板２およびエピタキシャ
ル層３が受けるべきドーピングの型は、精通者にとって
周知のようにして選択されうる。以上においては、本発
明は、エピタキシャル層３が基板２上に配置される実施
例に関して説明されたが、本発明は、例えば誘電体によ
って下表面上において電気的に絶縁された、基板２また
は半導体層上に直接実施されうるので、これは本発明に
とっての必要条件ではない。
るが、例えばひ化ガリウムのような他の半導体材料を用
いることもできる。例えば、基板２およびエピタキシャ
ル層３が受けるべきドーピングの型は、精通者にとって
周知のようにして選択されうる。以上においては、本発
明は、エピタキシャル層３が基板２上に配置される実施
例に関して説明されたが、本発明は、例えば誘電体によ
って下表面上において電気的に絶縁された、基板２また
は半導体層上に直接実施されうるので、これは本発明に
とっての必要条件ではない。
【００１２】
【発明の効果】多結晶層２７がいくつかの集積回路機能
のために利用される、上述の方法は、いくつかの利点を
有する。例えば、周知の方法に比し、１つまたはそれ以
上の光食刻マスキング段階を省略することができ、スク
リーン８の電気的接続を簡単化しうる。本方法はまた、
他の回路接続および表面節約の利点を与えるが、回路１
の多結晶層と諸成分とは、諸成分のブレークダウン電圧
が悪影響を与えないように、十分隔離されていなくては
ならない。これは、前述の多結晶層の諸部分が、エピタ
キシャル層の電位に接続される事実による。しかし、こ
の接続は、不都合な電位を有する金属導体がエピタキシ
ャル層内の強くドーピングされた領域と交差している領
域、例えば図１の領域１０、の内部におけるブレークダ
ウン電圧を保持する働きを有する。接続領域７は、領域
１０を越えて横方向に延長し、エピタキシャル層３の電
位で配置されたスクリーンを形成する。このスクリーン
は、導体１２の不都合な電位を遮蔽する働きを有し、領
域１０のブレークダウン電圧を保持する。
のために利用される、上述の方法は、いくつかの利点を
有する。例えば、周知の方法に比し、１つまたはそれ以
上の光食刻マスキング段階を省略することができ、スク
リーン８の電気的接続を簡単化しうる。本方法はまた、
他の回路接続および表面節約の利点を与えるが、回路１
の多結晶層と諸成分とは、諸成分のブレークダウン電圧
が悪影響を与えないように、十分隔離されていなくては
ならない。これは、前述の多結晶層の諸部分が、エピタ
キシャル層の電位に接続される事実による。しかし、こ
の接続は、不都合な電位を有する金属導体がエピタキシ
ャル層内の強くドーピングされた領域と交差している領
域、例えば図１の領域１０、の内部におけるブレークダ
ウン電圧を保持する働きを有する。接続領域７は、領域
１０を越えて横方向に延長し、エピタキシャル層３の電
位で配置されたスクリーンを形成する。このスクリーン
は、導体１２の不都合な電位を遮蔽する働きを有し、領
域１０のブレークダウン電圧を保持する。
【図１】集積回路の斜視断面図。
【図２】別の集積回路の断面図。
【図３】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
【図４】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
【図５】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
【図６】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
【図７】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
【図８】図１および図２に示された装置を製造するため
の方法の、異なる段階を示す断面図。
の方法の、異なる段階を示す断面図。
１ 集積回路 ３ エピタキシャルシリコン層 ４ 成分領域 ５ 第１絶縁二酸化シリコン層 ６ 切除部 ７ 電気的接触層 ８ スクリーン層 ９ 接続層 １４ 抵抗層 １５ キャパシタコーティング １８ キャパシタコーティング ２７ 多結晶層 ２８ 拡散阻止層 ２９ 窓 ３１ マスク
Claims (7)
- 【請求項１】 所望の極性を有するイオンによってドー
ピングされた半導体層と、 該半導体層表面内の互いに間隔を置いた成分領域であっ
てその少なくとも２領域が前記半導体層と反対の極性の
イオンによってドーピングされている前記成分領域と、 前記半導体層に対する電気的接続のための切除部を有す
る該半導体層上の第１絶縁半導体酸化層と、 該半導体酸化層上の多結晶半導体材料層と、 を含む集積回路のスクリーン装置であって、前記多結晶
層が、 前記半導体層（３）と同じ極性を有するイオンにより強
く（ｎ+ ）ドーピングされ、電気的接続のための切除部
（６）内に延長する電気的接触層（７）と、 前記半導体層（３）と同じ極性を有するイオンにより強
く（ｎ+ ）ドーピングされ、前記２つの成分領域（４）
間の領域上へ延長するスクリーン層（８）と、 前記半導体層（３）と同じ極性を有するイオンにより強
く（ｎ+ ）ドーピングされ、前記接触層（７）と前記ス
クリーン層（８）との間に延長してこれらの層を互いに
電気的に接続する接続層と、 を含み、前記スクリーン層（８）が前記半導体層（３）
の領域を、前記集積回路（１）の上表面上の望ましくな
い電位の影響から電気的に遮蔽するようになっているこ
とを特徴とする、集積回路のスクリーン装置。 - 【請求項２】 前記多結晶半導体材料層が、所望極性の
イオンにより所望のドーピング度までドーピングされか
つ前記集積回路（１）内の電気抵抗を形成する少なくと
も１つの抵抗層（１４）をさらに含むことを特徴とす
る、請求項１記載の集積回路のスクリーン装置。 - 【請求項３】 前記多結晶半導体材料層が、所望極性の
イオンにより強くドーピングされかつ前記集積回路
（１）内のキャパシタの導電性コーティングを形成する
少なくとも１つのキャパシタ層（１５，１８）を含むこ
とを特徴とする、請求項１記載の集積回路のスクリーン
装置。 - 【請求項４】 前記多結晶半導体材料層（７，８，９，
１４，１５，１８）が、前記半導体酸化層（５）上に共
通の工程段階において付着せしめられた共通の多結晶半
導体層（２７）の諸部分をなすことを特徴とする、請求
項１、２、または３記載の集積回路のスクリーン装置。 - 【請求項５】 所望の極性を有するイオンによってドー
ピングされた半導体層の表面を酸化して半導体酸化物か
ら成る第１絶縁層を形成する段階と、 少なくとも１つの成分マスクを用いて前記第１半導体酸
化層内に互いに間隔を置いた窓を形成する段階と、 該窓を通して少なくとも２つの成分領域を前記半導体層
の極性と逆の極性を有するイオンによってドーピング
し、それと共に該成分領域の表面を酸化する段階と、 第１エッチングマスクを用い前記第１半導体酸化層を貫
通する電気的接続用の切除部をエッチングする段階と、 を含む、請求項１記載の集積回路のスクリーン装置の製
造方法であって、さらに、 前記第１半導体酸化層（５）の少なくとも一部の上に、
少なくとも前記成分領域（４）上および前記エッチング
された切除部（６）上の領域を被覆するように多結晶半
導体材料層（２７）を付着せしめる段階と、 該多結晶層（２７）を前記半導体層（３）の極性と同じ
極性（ｎ）のイオンによって強く（ｎ+ ）ドーピングす
る段階と、 第２エッチングマスク（３１）を用いて前記多結晶層
（２７）の諸部分をエッチング除去し、該層（２７）内
に、前記切除部（６）内へ電気的接続のために延長する
少なくとも１つの電気的接触層（７）と、２つの前記成
分領域（４）の間の領域上へ延長する電気的スクリーン
を形成するスクリーン層（８）と、前記接触層（７）と
該スクリーン層（８）との間に延長しこれらの層を互い
に電気的に接続する接続層（９）と、を残す段階と、 を含むことを特徴とする、集積回路のスクリーン装置の
製造方法。 - 【請求項６】 少なくとも１つの前記成分領域がキャパ
シタ領域であり、前記第２エッチングマスク（３１）が
該キャパシタ領域上に少なくとも１つのキャパシタ層
（１５，１６）を残すように前記多結晶層（２７）の諸
部分のエッチング除去が行なわれることを特徴とする、
請求項５記載の集積回路のスクリーン装置の製造方法。 - 【請求項７】 窓（２９）が形成される拡散阻止層（２
８）を前記多結晶層（２７）に付着させる段階と、 該多結晶層を、それらの窓（２９）を通してのみ強く
（ｎ+ ）ドーピングする段階と、 前記拡散阻止層（２８）を除去する段階と、 前記多結晶層（２７）を所望の極性のイオンにより所望
の程度までドーピングする段階と、 前記第２エッチングマスク（３１）が、前記拡散阻止層
（２８）の前記窓（２９）を通して強く（ｎ+ ）ドーピ
ングされた前記多結晶層（２７）の諸領域からある距離
を置いて延長する抵抗層（１４）を残すように、前記多
結晶層（２７）の諸部分をエッチング除去する段階と、 をさらに含む請求項５記載の集積回路のスクリーン装置
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9001403A SE466078B (sv) | 1990-04-20 | 1990-04-20 | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
| SE9001403-6 | 1990-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661435A true JPH0661435A (ja) | 1994-03-04 |
| JP3311759B2 JP3311759B2 (ja) | 2002-08-05 |
Family
ID=20379222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08801391A Expired - Fee Related JP3311759B2 (ja) | 1990-04-20 | 1991-04-19 | スクリーン構造を有する集積回路およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5196723A (ja) |
| EP (1) | EP0453424B1 (ja) |
| JP (1) | JP3311759B2 (ja) |
| DE (1) | DE69109929T2 (ja) |
| SE (1) | SE466078B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| WO1997035344A1 (en) | 1996-03-22 | 1997-09-25 | Telefonaktiebolaget Lm Ericsson | Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device |
| SE511816C3 (sv) * | 1996-06-17 | 2000-01-24 | Ericsson Telefon Ab L M | Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan |
| KR20000022317A (ko) * | 1997-04-28 | 2000-04-25 | 롤페스 요하네스 게라투스 알베르투스 | 래터럴 엠오에스 트랜지스터 디바이스 |
| US6836022B2 (en) * | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836598B1 (ja) * | 1969-09-05 | 1973-11-06 | ||
| US3602782A (en) * | 1969-12-05 | 1971-08-31 | Thomas Klein | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer |
| US3751722A (en) * | 1971-04-30 | 1973-08-07 | Standard Microsyst Smc | Mos integrated circuit with substrate containing selectively formed resistivity regions |
| US3787717A (en) * | 1971-12-09 | 1974-01-22 | Ibm | Over voltage protection circuit lateral bipolar transistor with gated collector junction |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| US4430663A (en) * | 1981-03-25 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Prevention of surface channels in silicon semiconductor devices |
| US4613886A (en) * | 1981-07-09 | 1986-09-23 | Intel Corporation | CMOS static memory cell |
| US4764800A (en) * | 1986-05-07 | 1988-08-16 | Advanced Micro Devices, Inc. | Seal structure for an integrated circuit |
-
1990
- 1990-04-20 SE SE9001403A patent/SE466078B/sv unknown
-
1991
- 1991-03-20 DE DE69109929T patent/DE69109929T2/de not_active Expired - Fee Related
- 1991-03-20 EP EP91850073A patent/EP0453424B1/en not_active Expired - Lifetime
- 1991-04-04 US US07/680,509 patent/US5196723A/en not_active Expired - Lifetime
- 1991-04-19 JP JP08801391A patent/JP3311759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SE9001403L (sv) | 1991-10-21 |
| JP3311759B2 (ja) | 2002-08-05 |
| EP0453424B1 (en) | 1995-05-24 |
| DE69109929D1 (de) | 1995-06-29 |
| DE69109929T2 (de) | 1995-11-02 |
| SE466078B (sv) | 1991-12-09 |
| SE9001403D0 (sv) | 1990-04-20 |
| US5196723A (en) | 1993-03-23 |
| EP0453424A1 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0052450B1 (en) | Method of manufacturing a semiconductor device with polycrystalline semiconductor cum metal electrodes | |
| US3865649A (en) | Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US3660735A (en) | Complementary metal insulator silicon transistor pairs | |
| JPS59124158A (ja) | Ｆｅｔメモリ素子の形成方法 | |
| US3873372A (en) | Method for producing improved transistor devices | |
| US4561168A (en) | Method of making shadow isolated metal DMOS FET device | |
| JPS5941864A (ja) | モノリシツク集積回路の製造方法 | |
| JPS63306667A (ja) | 半導体装置及びその製造方法 | |
| KR960004589B1 (ko) | 집적 회로 제조공정 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JPS6317560A (ja) | Ｍｏｓ型半導体装置 | |
| US4412238A (en) | Simplified BIFET structure | |
| JPS59200457A (ja) | 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法 | |
| JP3311759B2 (ja) | スクリーン構造を有する集積回路およびその製造方法 | |
| US3983572A (en) | Semiconductor devices | |
| US4285117A (en) | Method of manufacturing a device in a silicon wafer | |
| US4512815A (en) | Simplified BIFET process | |
| US5554549A (en) | Salicide process for FETs | |
| US3974517A (en) | Metallic ground grid for integrated circuits | |
| US4247343A (en) | Method of making semiconductor integrated circuits | |
| US5834811A (en) | Salicide process for FETs | |
| JP3257317B2 (ja) | 半導体装置の製造方法 | |
| KR100208685B1 (ko) | 정전기 보호용 다이오드 및 이의 제조 방법 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |