JPS5941864A - モノリシツク集積回路の製造方法 - Google Patents

モノリシツク集積回路の製造方法

Info

Publication number
JPS5941864A
JPS5941864A JP58077664A JP7766483A JPS5941864A JP S5941864 A JPS5941864 A JP S5941864A JP 58077664 A JP58077664 A JP 58077664A JP 7766483 A JP7766483 A JP 7766483A JP S5941864 A JPS5941864 A JP S5941864A
Authority
JP
Japan
Prior art keywords
layer
photoresist mask
mask
area
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58077664A
Other languages
English (en)
Other versions
JPH0558265B2 (ja
Inventor
ロタ−・ブロスフエルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of JPS5941864A publication Critical patent/JPS5941864A/ja
Publication of JPH0558265B2 publication Critical patent/JPH0558265B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、少なくとも１個の絶縁ダート電界効果トラ
ンジスタと少なくとも１個のバイポーラトランジスタと
を有するモノリシック集積回路の製造方法に関するもの
である。
〔発明の技術的背景と問題点〕
少なくとも１個の絶縁ダート電界効果トランジスタと少
なくとも１個のバイポーラトランジスタとを有するル−
ナ型のモノリシック集積回路の製造法として、それらト
ランジスタの領域を一方の導電型のシリコン半導体表面
の他方の導電型の基体領域中にイオン注入によりて形成
するものは例えばＪ、Ｅ、　Ｃａｒｒｏ１１氏著５ｏｌ
ｉｄＳｔａｔｅ　Ｄｅｖｉｃｅ第１１４頁乃至第１１７
頁に記載されている。この方法では対応する導電型のド
−プ不純物イオンのマスクを使用したイオン注入処理に
よってバイポーラトランジスタのベース領域およびエミ
ッタ領域のドープ不純物が第１の基体領域に導入され、
絶縁ダート電界効果トランジスタのソース領域およびエ
ミッタ領域のドーグ不純物が別の基体領域に導入され、
そこで活性化されて拡散される。
従来知られている方法にょシ製造されたモノリシック集
積回路のバイポーラトランジスタはエミッタ領域がペー
ス領域に対して自動的に正確な関係位置を占めるように
することができず、また補償された（　ｃｏｍｐｅｎｓ
ａｔｅｄ　）エミッタ領域である欠点を有しており、゛
それ故実際には比較的電流利得が低くカットオフ周波数
の低いものしか実現することができなかった。Ｔｅｅｈ
ｎｉｃａｌＤｌｇｅｓｔ　ＩＥＤＭ　１９７９年の第５
１４頁乃至第５１６頁に記載された補償されない（ｎｏ
ｎｃｏｍｐｅｎｓａｔｓｄ　）エミッタは実際に比較的
高い電流利得値およびカットオフ周波数の増大を実現さ
せる特徴を有する。従来の方法によって製造されだバイ
ポーラトランジスタの別の欠点はペース領域のドーグ不
純物の好ましく々い分布によって比較的高いベース抵抗
を生じることであり、それはカットオフ周波数に好まし
くない影よび導入導体の製造の時点までに３回フォトレ
ジストマスク処理が必要であることである。
〔発明の概要〕
それ故、この発明の目的は、比較的高い電流利得と高い
カットオフ周波数を有する少なくとも１個のバイポーラ
トランジスタと少なくとも１個の電界効果トランジスタ
とを有する前述の形式のモノリシック集積回路をできる
だけ少い回数のフォトレジスト処理を使用して製造する
ことのできる製造方法を提供することである。
こ９発明によれば、この目的は特許請求の範囲に記載さ
れた方法によって達成される。
この発明の方法の特徴および利点を以下添付図面を参照
した説明によシ明らかにする。
〔発明の実施例〕
第１図乃至第６図は通常の断面図でシリコン半導体基体
の主面に垂直な断面部分を示し、記号Ａの下方ではｎｐ
ｎバイポーラトランジスタの製造における連続する工程
における断面図を示し、記号Ｂの下方ではＰＭＯ８電界
効果トランジスタの製造における関連する工程の断面図
を示す。
もちろん反対導電型も使用できる。しかしながら高速ス
イッチング特性の点からみてｎｐｎバイポーラトランジ
スタおよびｐチャンネルＭＯ８）ランジスタが好ましい
。箱に後者は単なる電流源および負荷抵抗として使用さ
れることが多い。
製造の第１の工程において基体３の１表面に通常の方法
でマスクイオン注入法によって基体領域１゜２のドーグ
不純物が注入されて第１図に示すような基体３が得られ
る。この目的にイオン注入法を使用することは電界効果
トランジスタのフィールドしきい値電圧の調整の点から
みて有利である。フィールドしきい値電圧の調整のだめ
に別のマスクイオン注入処理を使用することも可能であ
り、或は前述の文献に従った形式の電界効果トランジス
タのフィールドしきい値電圧の調整のためにそれを使用
することも可能である。
従来の技術に従って、第１のフォトレジストマスクＭ１
を使用することによって、まず２個の基体領域１および
２が生成され、それら領域の不純物のドーグは半導体表
面へのイオン注入処理によって行なわれる。フォトレ、
シストマスクＭ１がはがされ、ドーグ不純物は拡散され
、最後に酸化物マスク１１が除去される。その後表面は
酸化マスク（半導体表面の酸化を阻止するだめのマスク
）層７により覆われる。この層は下層の絶縁部分／１ｉ
７１とそれに付着させた上層の蟹化物５１３Ｎ４の層７
２とよりなり下層の絶縁部分層７１のみ或はそれと窒化
物層７２とを合わせたものが電界効果トランジスタのケ
０−ト絶縁層の組成および厚さに対応している。これら
の層は共に適当な寸法にして集積回路中のＭＮＯ８蓄積
トランジスタのダート絶縁体部分層として使用すること
ができる。
しかしながら、いずれの場合にもこの発明に関しては上
面の層はＳ　ｉ　３Ｎ４よりなる窒化物層であることが
重要である。何故ならばこの窒化物層はこの発明のプロ
セスでは外付１１γ化物層１３のエツチング処理の際の
ストッパ一層として使用されるからである（第６図参照
）。
窒化物層７２が頂面にある前述の連続した層上にエツチ
ング処理を制限するために第２のフォトレジストマスク
Ｍ２が付着され、それは製造されるべきケ°−ト区域９
１ならびにソース領域５およびドレイン領域６のそれに
隣接する区域９と、エミッタ区域８１と基体領域の接続
区域１５’、１６’とを第２図に示すように覆っている
。
その後エツチングマスクとして￥４５２のフォトレジス
トマスクＭ２を使用し、プラズマエツチングを使用して
酸化マスクＭ７のマスクＭ２に覆われていない部分を下
方の半導体表面まで除去する。そこで第２のフォトレジ
ストマスク化され酸化物Ｒ４１０を形成する。
それから第３のフォトン・クストマスクＭ３がエツチン
グおよびイオン注入の保護マスクとして付着される。こ
のフォトレジストマスクＭ３は酸化マスク層７の残りの
部分と共にペース区域４１、ソース区域５１．　　ドレ
イン区域６１および結果的にダート区域９ノを画定する
。フォトレジストで憶われていない酸化物層の部分は第
３図に示すようにエツチングによシ除去される。
今や同じ導電型のイオンを注入する２つのプロセスが任
意のｌ１ｆｆｌｌｆ−で行なわれる。そのプロセスの１
つは比較的低い加速エネルギおよび比較的高いイオン注
入ｈ１で行なわれ、他方のプロセスは比較的低いイオン
注入量および酸化マスク層７を透過するような比較的高
い加速エネルギで行なわれる。第３図に示されるように
この過程においてエミッタ区域８１の外側の比較的厚い
外側ペース領域部分とエミッタ区域８１の直下の比顧的
薄いペース領域部分が生成される。
この工程において低いペース領域接続よＩ［抗と補償さ
れない（ｎｏｎ−ｃｏｍｐｅｎｓａｔｅｄ　）エミッタ
領域を持つパイポーラトランクスタの基（＋！Ｕが与え
られる。同時に、第３のフォトレジストマスクＭ、？が
単にダート区域９１上だけを恍っているだけでダート区
域９１上の中央区域９（第２図参照）全体を決っていな
いためにダート区域９１を画定し、薄い付着物を備えた
１之−ノ区域を生成し、それらはそれぞれソース領域５
およびドレイン′領域６と考えることができる。
第３のフォトレジストマスクＭ３および酸化物層１０を
除去し、酸化マスクで保護されていない表面区域が酸化
され、その工程において第４図に示すように酸化マスク
の残存部分によって分＋ｔＸｌされている新しい口９化
物層１０′が生成される。次に’！ＩＪ、界効果トラン
ジスタのダート区域９１を含む中央区域９内の酸化マス
ク層の残存部分９２を段う第４のフォトレジストマスク
Ｍ４が付着される。第４のフォトレジストマスクＭ４で
は、その境界の制限や整列に関して特別な正確さは要求
する必要はない。何故ならばそれに続くエツチング後に
行なうイオン注入処理はいずれにせよ新しい酸化物層１
　ｏｆによって制限されるからである。
その後、気相中のエツチング（プラズマエツチング）に
よって第４のフォトレジストマスクＭ４によりて覆われ
ていない窒化物層７２０部分が除去され、さらに第３図
で認められるその下にある絶縁部分層２１も除去される
。その後、装置の表面はエミッタ領域の導電型のドーグ
不純物イオン、例えば砒素イオンによってイオン衝撃さ
れ、それにより第４図に示す構造が得られる。
領域、特にその周縁部を保護するため、第４のフォトレ
ジストマスクＭ４の除去に続いて外付酸化物（半導体自
体の酸化によらない酸化物）層１３が第５図に示すよう
に装置の表面全体に付着され、その際にこの外付酸化物
層１３の下のドープ不純物は高められた温１ｊ−ｉＫよ
って活性化され、その過程においてドーゾ不純物は多少
半導体中へ拡散する。これによりエミッタ領域８と、ペ
ース領域４を囲んだコレクタ接続領域１５と、基体領域
２接続領域１６が得られる。
その後、周知のように接続領域を露出するために必要な
第５のフォトレジストマスクが使用される。しかしなが
ら、この発明によればこの第５のマスクは付加的にダー
ト区域９ノ中の最上層である窒化物層７２を露出させ、
それ故接続領域を露出するために通常使用されるエツチ
ング液を使用する時に外付酸化物層１３のエツチング処
理は窒化物層７２の位置で停止する。
このようにして絶縁ダート電界効果トランジスタの所望
のダート絶縁物層が正確に得られる。
何故ならば、これはすでに第１の工程で設けられている
からである。ダート絶縁物Ｍ７３は単独で、或はまた窒
化物層７２の残存部分と組合せてダート絶縁物層として
使用できる。窒化物層７２の下に配置された絶縁部分ノ
ーだけを単独に使用する場合には窒化物層は選択的に除
去され、それにはプラズマエツチング処理を使用するこ
とが好ましい。
最後に第６のフォトレジストマスクを使用することによ
って周知の方法で接続導体を有する接点Ｂ、Ｅ、Ｃ，Ｓ
、Ｄおよび基体接点Ｓｂが領域１，４，８，６．２に取
付けられ、その過程において接続導体を有するケゞ−ト
電極も同様に形成される。
したがって、この発明の方法によれが上面にシリコン窒
化物層を有する酸化マスク層の性質が特別の方法で利用
され、それはイオン注入および選択エツチング処理の際
のマスク作用を有し、これらは均一な絶縁物層からエツ
チングで作り出され、絶縁ダート電界効果トランジスタ
のダート絶縁物層とし、て使用される。
この発明の方法においては特にその高周波特性が付随的
に重要であるｎｐｎバイポーラトランジスタ、および負
荷素子ならびに電流源として使用されるｐチャンネル電
界効果トランジスタを備えたモノリシック集積回路の製
造について考えられた。一方・ぐイボ−ラド２ンノスタ
に対しては高速スイッチとして使用されるためには最良
の高周波特性或は安定度が要求される。もちろんこの発
明の方法は他の導電型のトランジスタを使用するモノリ
シック集積回路の製造にも使用できる。しかしながらｐ
チャンネル電界効果ト−）／ジスタの集積の点からみて
、この発明の方法はｎｐｎパイポーラトランノスタを追
加した変形成は別の実施態様にすることができる。
このためには追加のイオン注入処理のマスクとして作用
する追加のフォトレジストマスクが必要であるに過ぎな
い。
異なるチャンネル導電型のＭＯＳ　）ランジスタを備え
たこの発明の方法の別の実施例を添付図面第３ａ図乃至
第６ａ図を参照に以下詳細に説明する。これらの図面に
おいて第１図乃至第３図の部分Ａは省略されておシ、部
分Ｂに隣接してＰＭＯ８基体領域トランジスタの隣のＮ
ＭＯ８基体トランジスタの部分Ｃが示されている。この
実施例において第１図および第２図を参照にして前述し
たような工程が先行して採用されている。
しかしながら、その後の第２のフォトレジストマスクＭ
２の付着工程において、そのマスクＭ２は追加的に第３
＆図に示すようなＮＭＯ８基体トランジスタを製造する
に充分な基体３の表面区域１２を覆っている。
第４ａ図は第４図に対応した工程を示している。この実
施例では露出された表面の酸化に続いて熱酸化によって
１・灰化物ｒｌｉ１ｏが形成され、前述の表面区域１７
も一爪ねて核う第３のフォトレノストマスクＭ３が被着
され、フォトレジストマスクで覆われていない酸化物層
１０の部分が除去される。ｍ３８図に示す基体３の４電
型（Ｐ型）のイオンの注入に続き第３のフォトレジスト
マスクＭ３および酸化物層の除去ならびに新しい酸化物
層１０′の形成後、第４のフォトレノストマスクＭ４が
付層され、それはＰＰ、４０Ｓトランジスタの酸化マス
ク層７の残存Ｇｌｉ分９２および別のＮＭＯ８）ランジ
スタのダート区域の上の前述の表面区域の中央部分９′
ｆＩ：Ｂう。しだがりてそれに続く気相エツチング中に
中央部分の両側において新しい酸化物層１０′の縁部に
向って第４ａ図に示すようにそれぞれ半導体表面の一部
分が露出される。
第５図の工程とは対応しない第５ａ図を参照すると別の
フォトレジストマスクＭ　４’が被着され、第１図乃至
第６図を参照に前に説明した手段に追加して必要とされ
る別のイオン注入処理が行なわれることが示されている
。事実、バイポーラトランジスタのエミッタ領域の導電
型のイオンのすでに説明した注入に続き、第４のフォト
レノストマスクＭ４を除去した後、第５ａ図に示すよう
に別のフォトレジストマスクＭ　４’が被着され、それ
は製造されるべき別の電界効果トランジスタ（ＮＭＯ８
）ランノスタ）のｆ−）区域９１′を覆い、また少なく
とも新しい酸化物層１０’で覆われていない半導体表面
の部分を覆っている。第３図を参照して説明しだのと同
様に第５ａ図に示すようにエミッνへ領域の導電型の別
のイオンによシ表面のイオンｆ！　撃が行なわれ、その
加速エネルギは実際に酸化マスク層は透過するがフォト
レジストマスクＭ　４’で補強された部分は透過しない
ように選定される。したがってｆ−）区域９１′を限定
１〜でいる延長部を有する状態で示されている第６図の
ＰＭＯ８＋−ランジスタと丁度同じような領域５′およ
び６′を有する電界効果トランジスタが得られる。
その後、第５図および第６図を参照に前に説明したのと
同様の方法で製造工程が進められる。
すなわち、フォトレジストマスクＭ　４’が除去され、
イオンとして注入されたドープ不純物が温度が高められ
た時に装置の表面上に被着された外付酸化物層１３の下
で活性化され若干の拡散が行なわれる。第５のフォトレ
ノストマスクおδ よびそれと全く同様の第へのフォトレジストマスクは接
続されるべき領域および最上部の窒化物層を露出させる
ために必要な追加の開口を設けられる。ダート電極Ｇと
共にＮＭＯ８）ランジスタのデート電極Ｇ′が生成され
、その除に外付酸化物層１３を貫通するエツチング処理
において最上部の窒化物層７２は停止層として使用され
る。この場合にもまた窒化物層７２はダート電（、メを
設ける前に選択エツチングエイ２１μにおいてその下の
酸化層から除去することができる。
第５と同じ第６のフォトレジストマスクは導体を介して
基体接続領域１８．１９と接続中るために使用される開
口を備えていてもよい。これら基体接続領域ＩＦＩ、１
９の不純物ドープはｍ　３　ｈ図を参照にして説明した
ようなイオン注入処理によシ基体３と同じ導電型のイオ
ンの注入により行なわれる。そのために第３のフォトレ
ジストマスクＭ３には第３ａ図に示すような開口が設け
られる。これらの開口の区域は第４ａ図に示すように第
４のフォトレジストマスクにより被覆される。
【図面の簡単な説明】
第１図乃至第６図はこの発明の方法によシｎｐｎバイポ
ーラトラン・ゾスタとｐチャンネル電界効果トランジス
タを備えた集積回路の製造過程を板状半導体の垂直断面
図で示し、第３ａ図、第４ａ図、第５ａ図、第６ａ図は
別の実施例の製造過程を示す。 １．２・・・基体領域、３・・・半電体基体、４１・・
・ペース区域、５・・・ソース領域、６・・・ドレイン
領域、７・・・酸化マスク層、８・・・エミッタ領域、
８１・・・エミッタ区域、９１・・・ケ８−ト区域、１
０゜１ゲ・・・酸化物層、１３・・・外付ｔＸｒ￥化物
層。

Claims (3)

    【特許請求の範囲】
  1. （１）それぞれ第１の導電型の基体領域が第１のフォト
    レジストマスクを使用して第２の導電型の半導体基体の
    １表面側に形成されてそれにトランジスタの領域が形成
    されている少なくと”も１個の絶縁ダート電界効果トラ
    ンジスタおよび少なくとも１個のバイポーラトランジス
    タを具備し、バイポーラトランジスタのペース領域が第
    １の基体領域中に拡散され、電界効果トランジスタの各
    領域が第２の基体領域中に拡散され、ペース領域、ソー
    ス領域およびドレイン領域を形成するドーノ不純物がＭ
    ２の導電型のイオンのマスクされたイオン注入により基
    体領域に導入され拡散されるプレーナモノリシック集積
    回路の製造方法において、 基体領域の表面に配置された下層の絶縁部分層と上層の
    ５１３Ｎ４窒化物層とよυなり、下層の絶縁部分層単独
    のもの或はそれと前記窒化物層とを合わせたものの組成
    および厚さが電界効果トランジスタのダート絶縁物層に
    対応する酸化マスク層で表面を被覆し、 少なくともｆ−）区域および製造されるべきソース領域
    およびドレイン領域上の隣接区域よりなる区域上の中央
    区域と、エミッタ区域と、基体領域の接続区域とを覆う
    第２のフォトレジストマスクをその表面に被着し、 その後この第２のフォトレジストマス、りをエツチング
    のマスクとして使用することによって酸化マスク層の露
    出された部分を半導体表面に達するまでエツチングして
    除去し、第２のフォトレジストマスクを剥離して表面の
    霧出された部分を酸化して酸化物層を形成し、 その後、少なくともペース区域、ソース区域およびドレ
    イン区域を限定する第３のフォトレジストマスクが付着
    され、酸化物層の７オトレジストで覆われていない部分
    をエツチングにより除去し、 その後、ヘース領域またはソースおよびドレイン領域と
    同じ導電型のドーグイオンを比較的小さい加速エネルギ
    と比較的高い注入量でイオン注入する工程と酸化マスク
    層を透過する比較的高い加速エネルギと小注入量でイオ
    ン注入する工程を任意の順序で行ない、 その後、第３のフォトレジストマスクおよび酸化物層を
    除去し、酸化マスク層で保護されていない表面を酸化し
    て新しい酸化物ｊ−を形成し、その後、第４のフォトレ
    ジストマスクを付着させて電界効果トランジスタのダー
    ト区域の上方の中央区域内の酸化マスク層の残存部分を
    被覆し、その後、気相エツチングにより第４のフォトレ
    ジストマスクで覆われていない窒化物層の部分およびそ
    の下の絶縁部分層を除去し、その後、エミッタ領域と同
    じ導電型のドーグイオンで表面をイオン衝撃してイオン
    注入を行ない、゛ その後、第４のフォトレジストマスクの除去に続いて表
    面に外付酸化物層を付着し、この外付酸化物層の下のイ
    オンの形で注入されたドーグ不純物を温度を上昇させて
    活性化し、その後、第５のフォトレジストマスクを使用
    して接続されるべき領域を露出させると共に付着した窒
    化物層の頂面を露出させ、第６のフォトレノストマスク
    を使用して各領域へ接続される接続部を形成すると同時
    にダート電極およびその導体を形成することを特徴とす
    るモノリシック集積回路の製造方法。
  2. （２）　　第２のフォトレジストマスクは別の電界効果
    トランジスタを製造するだめの基体の充分の大きさの区
    域をも覆うように付着され、露出した表面を酸化して酸
    化物層を形成した後第３のフォトレジストマスクが付着
    され、そのマスクは前記別の電界効果トランジスタを製
    造するだめの区域をも覆っており、フォトレゾストに覆
    われない酸化物層の部分が除去され、基体と同じ導電型
    のイオン注入に続いて第３のフォトレジストマスクおよ
    び酸化物層の両者が除去され、新しい酸化物層が形成さ
    れた後、電界効果トランジスタの酸化マスク層の残存部
    分および前記製造されるべき別の電界効果トランジスタ
    のダート区域の上の表面区域の中央部分を覆う第４のフ
    ォトレジストマスクが付着され、それにより、気相エツ
    チングでこの中央部分の両側に新しい酸化物層の方向に
    半導体表面の一部をそれぞれ露出させ、 それに続くバイポーラトランジスタのエミッタ領域の導
    電型のイオン注入および第４のフォトレジストマスクの
    除去後に製造されるべき別の電界効果トランジスタのダ
    ート区域および少なくとも新しい酸化物層で覆われない
    表面部分を覆う別のフォトレジストマスクを付着さぜ、
    エミッタ領域の導電型のイオンの別のイオン注入を酸化
    マスク層だけは透過するがフォトレジストマスクで覆わ
    れたものは透過しないような加速エネルギで行なう特許
    請求の範囲第１項記載の製造方法。
  3. （３）　　ダート区域内の最頂部に配置された窒化物層
    が露出された後、ダート電極の形成に先立って選択的エ
    ツチングによりその下にあるケ゛−ト酸化物層から除去
    されることを特徴とする特許請求の範囲第１項または第
    ２項記載の製造方法。
JP58077664A 1982-05-06 1983-05-04 モノリシツク集積回路の製造方法 Granted JPS5941864A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP82103910.4 1982-05-06
EP82103910A EP0093786B1 (de) 1982-05-06 1982-05-06 Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor

Publications (2)

Publication Number Publication Date
JPS5941864A true JPS5941864A (ja) 1984-03-08
JPH0558265B2 JPH0558265B2 (ja) 1993-08-26

Family

ID=8189022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58077664A Granted JPS5941864A (ja) 1982-05-06 1983-05-04 モノリシツク集積回路の製造方法

Country Status (4)

Country Link
US (1) US4503603A (ja)
EP (1) EP0093786B1 (ja)
JP (1) JPS5941864A (ja)
DE (1) DE3272436D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673965A (en) * 1983-02-22 1987-06-16 General Motors Corporation Uses for buried contacts in integrated circuits
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
EP0239652B1 (de) * 1986-03-22 1991-07-24 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
KR890004420B1 (ko) * 1986-11-04 1989-11-03 삼성반도체통신 주식회사 반도체 바이 씨 모오스장치의 제조방법
EP0270703B1 (de) * 1986-12-12 1991-12-18 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPS63304657A (ja) * 1987-06-04 1988-12-12 Fujitsu Ltd 半導体装置の製造方法
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5179031A (en) * 1988-01-19 1993-01-12 National Semiconductor Corporation Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5001081A (en) * 1988-01-19 1991-03-19 National Semiconductor Corp. Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5124817A (en) * 1988-01-19 1992-06-23 National Semiconductor Corporation Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
IT1241050B (it) * 1990-04-20 1993-12-29 Cons Ric Microelettronica Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore.
US5013671A (en) * 1990-06-20 1991-05-07 Texas Instruments Incorporated Process for reduced emitter-base capacitance in bipolar transistor
US5124271A (en) * 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
US6861303B2 (en) * 2003-05-09 2005-03-01 Texas Instruments Incorporated JFET structure for integrated circuit and fabrication method
US8362564B2 (en) 2010-08-20 2013-01-29 Intersil Americas Inc. Isolated epitaxial modulation device
CN109390217B (zh) * 2017-08-09 2020-09-25 华邦电子股份有限公司 光掩膜及半导体装置的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058887A (en) * 1971-02-19 1977-11-22 Ibm Corporation Method for forming a transistor comprising layers of silicon dioxide and silicon nitride
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4231051A (en) * 1978-06-06 1980-10-28 Rockwell International Corporation Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures
US4314267A (en) * 1978-06-13 1982-02-02 Ibm Corporation Dense high performance JFET compatible with NPN transistor formation and merged BIFET
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
CA1151295A (en) * 1979-07-31 1983-08-02 Alan Aitken Dual resistivity mos devices and method of fabrication
US4295266A (en) * 1980-06-30 1981-10-20 Rca Corporation Method of manufacturing bulk CMOS integrated circuits
US4362574A (en) * 1980-07-09 1982-12-07 Raytheon Company Integrated circuit and manufacturing method
US4373253A (en) * 1981-04-13 1983-02-15 National Semiconductor Corporation Integrated CMOS process with JFET

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit

Also Published As

Publication number Publication date
EP0093786A1 (de) 1983-11-16
JPH0558265B2 (ja) 1993-08-26
US4503603A (en) 1985-03-12
EP0093786B1 (de) 1986-08-06
DE3272436D1 (en) 1986-09-11

Similar Documents

Publication Publication Date Title
JPS5941864A (ja) モノリシツク集積回路の製造方法
EP0442144B1 (en) Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US3873372A (en) Method for producing improved transistor devices
US4443933A (en) Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate
US5480816A (en) Method of fabricating a bipolar transistor having a link base
JPH04286154A (ja) 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法
JP3128267B2 (ja) 半導体集積回路装置の製造方法
US4034395A (en) Monolithic integrated circuit having a plurality of resistor regions electrically connected in series
US5773339A (en) Method of making diffused layer resistors for semiconductor devices
KR900001062B1 (ko) 반도체 바이 씨 모오스 장치의 제조방법
JPH11191597A (ja) 半導体装置
US4092662A (en) Sensistor apparatus
JP3311759B2 (ja) スクリーン構造を有する集積回路およびその製造方法
US4947225A (en) Sub-micron devices with method for forming sub-micron contacts
JP3257317B2 (ja) 半導体装置の製造方法
JP3092854B2 (ja) 半導体デバイス用のセルフアラインメント技術
JP2715479B2 (ja) 半導体装置の製造方法
JPS61502993A (ja) ３ウェルｃｍｏｓ技術
JP3043791B2 (ja) 半導体装置の製造方法
JP2602490B2 (ja) 半導体装置の製造方法
JP2610906B2 (ja) ＢｉＭＯＳ半導体回路装置の製造方法
JP2517380B2 (ja) 半導体集積回路の製造方法
JPH0369179B2 (ja)
JPS58154266A (ja) 半導体装置の製造方法
JPH04179162A (ja) 半導体装置の製造方法