JPH0558265B2 - - Google Patents

Info

Publication number
JPH0558265B2
JPH0558265B2 JP58077664A JP7766483A JPH0558265B2 JP H0558265 B2 JPH0558265 B2 JP H0558265B2 JP 58077664 A JP58077664 A JP 58077664A JP 7766483 A JP7766483 A JP 7766483A JP H0558265 B2 JPH0558265 B2 JP H0558265B2
Authority
JP
Japan
Prior art keywords
layer
area
mask
photoresist mask
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58077664A
Other languages
English (en)
Other versions
JPS5941864A (ja
Inventor
Burosufueruto Rotaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPS5941864A publication Critical patent/JPS5941864A/ja
Publication of JPH0558265B2 publication Critical patent/JPH0558265B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、少なくとも１個の絶縁ゲート電界
効果トランジスタと少なくとも１個のバイポーラ
トランジスタとを有するモノリシツク集積回路の
製造方法に関するものである。
〔発明の技術的背景と問題点〕
少なくとも１個の絶縁ゲート電界効果トランジ
スタと少なくとも１個のバイポーラトランジスタ
とを有するプレーナ型のモノリシツク集積回路の
製造法として、それらトランジスタの領域を一方
の導電型のシリコン半導体表面の他方の導電型の
基体領域中にイオン注入によつて形成するものは
例えばJ.E.Carroll氏著Solid State Device第114
頁乃至第117頁に記載されている。この方法では
対応する導電型のドープ不純物イオンのマスクを
使用したイオン注入処理によつてバイポーラトラ
ンジスタのベース領域およびエミツタ領域のドー
プ不燃物が第１の基体領域に導入され、絶縁ゲー
ト電界効果トランジスタのソース領域およびエミ
ツタ領域のドープ不純物が別の基体領域に導入さ
れ、そこで活性化されて拡散される。
従来知られている方法により製造されたモノリ
シツク集積回路のバイポーラトランジスタはエミ
ツタ領域がベース領域に対して自動的に正確な関
係位置を占めるようにすることができず、また補
償された（compensared）エミツタ領域である
欠点を有しており、それ故実際には比較的電流利
得が低くカツトオフ周波数の低いものしか実現す
ることができなかつた。Technical Digest
IEDM 1976年の第514頁乃至第516頁に記載され
た補償されない。（non compensared）エミツタ
は実際に比較的高い電流利得値およびカツトオフ
周波数の増大を実現させる特徴を有する。従来の
方法によつて製造されたバイポーラトランジスタ
の別の欠点はベース領域のドープ不燃物の好まし
くない分布によつて比較的高いベース抵抗を生じ
ることであり、それはカツトオフ周波数に好まし
くない影響を与える。最後に、前述の文献に記載
された従来の方法の欠点はバイポーラトランジス
タの電極および導入導体の製造の時点までに３回
フオトレジストマスク処理が必要であることであ
る。
〔発明の概要〕
それ故、この発明の目的は、比較的高い電流利
得と高いカツトオフ周波数を有する少なくとも１
個のバイポーラトランジスタと少なくとも１個の
電界効果トランジスタとを有する前述の形式のモ
ノリシツク集積回路をできるだけ少い回数のフオ
トレジスト処理を使用して製造することのできる
製造方法を提供することである。
この発明によれば、この目的は、半導体基体中
に形成された基体領域の表面に配置された下層の
絶縁部分層と上層のSi3N4窒化物層とより構成さ
れ、下層の絶縁部分層単独或いはそれとその上の
前記窒化物層とを合わせたものの組成および厚さ
が電界効果トランジスタのゲート絶縁物層に対応
する酸化物形成用マスク層で表面を被覆し、少な
くともゲート区域および製造されるソース領域お
よびドレイン領域上のゲート区域に隣接する区域
よりなる中央区域と、エミツタ区域と、基体領域
に対する接続区域とを覆つて第２のフオトレジス
トマスクをその表面に被着し、その後この第２の
フオトレジストマスクをエツチングマスクとして
使用することによつて酸化物形成用マスク層の露
出された部分を半導体表面に達するまでエツチン
グして除去し、第２のフオトレジストマスクを剥
離してひようめんの露出された部分を酸化して酸
化物層を形成し、その後少なくともベース区域、
ソース区域、およびドレイン区域を限定する第３
のフオトレジストマスクが付着され、酸化物層の
フオトレジストで覆われていない部分をエツチン
グにより除去し、その後ベース領域、ソース領
域、およびドレイン領域と同じ導電型のドープイ
オンを比較的小さい加速エネルギと比較的高い注
入量でイオン注入する工程と酸化物形成用マスク
層を透過する比較的高い加速エネルギと小注入量
でイオン注入する工程とを任意の順序で行い、そ
の後第３のフオトレジストマスクおよび酸化物層
を除去し、酸化物形成用マスク層で保護されてい
ない表面を酸化して新しい酸化物層を形成し、そ
の後第４のフオトレジストマスクを付着させて電
界効果トランジスタのゲート区域の上方の中央区
域内の酸化物形成用マスク層の残存部分を被覆
し、その後、気相エツチングにより第４のフオト
レジストマスクで覆われていない窒化物層の部分
およびその下の絶縁部分層を除去し、その後、エ
ミツタ領域と同じ導電型のドープイオンを表面に
投射してエミツタ領域のイオン注入を行い、その
後、第４のフオトレジストマスクの除去に続いて
表面ら外付酸化物層を付着し、この外付酸化物層
の下のイオンの形で注入されたドープ不純物を温
度を上昇させて活性化し、その後、第５のフオト
レジストマスクを使用して接続されるべき領域を
露出させると共に付着した窒化物層の頂面を露出
させ、第６のフオトレジストマスクを使用して各
領域へ接続される接続部、ゲート電極、およびそ
の導体を形成することを特徴とするモノリシツク
集積回路の製造方法によつて達成される。
この発明によれば、ゲート酸化物層を覆う窒化
物層を酸化物形成用マスク層として被着して所定
の酸化物層を形成した後、その窒化物層を使用し
てバイポーラトランジスタのベース領域のイオン
注入のためのマスクを形成し、またベース領域の
イオン注入においてはドープイオンを比較的小さ
い加速エネルギと比較的高い注入量でイオン注入
する工程と酸化物形成用マスク層を透過する比較
的高い加速エネルギと小注入量でイオン注入する
ことによつて１つのマスクでエミツタの直下と周
辺部でドープ濃度の異なるベース領域を形成する
ことができるから製造工程を非常に簡単にするこ
とができる。さらにゲート酸化物層とその上の窒
化物層を形成してからは酸化による酸化物層とフ
オトレジストマスク以外のマスクのための層を付
着させる必要がないからそれによつて製造工程は
さらに簡単にすることができて、ドープ濃度の異
なるベース領域を有するバイポーラトランジスタ
と電界効果トランジスタとを含む集積回路を比較
的簡単な製造工程で製造することが可能である。
〔発明の実施例〕
第１図乃至第６図は通常の断面図でシリコン半
導体基体の主面に垂直な断面部分を示し、記号Ａ
の下方ではnpnバイポーラトランジスタの製造に
おける連続する工程における断面図を示し、記号
Ｂは下方ではPMOS電界効果トランジスタの製
造における関連する工程の断面図を示す。もちろ
ん反対導電型も使用できる。しかしながら高速ス
イツチング特性の点からみてんnpnバイポーラト
ランジスタおよびｐチヤンネルMOSトランジス
タが好ましい。特に後者は単なる電流源および負
荷抵抗として使用されることが多い。
製造の第１の工程において基体３の１表面に通
常の方法でマスクイオン注入法によつて基体領域
１，２のドープ不純物が注入されて第１図に示す
ような基体３が得られる。この目的にイオン注入
法を使用することは電界効果トランジスタのフイ
ールドしきい値電圧の調整の点からみて有利であ
る。フイールドしきい値電圧の調整のために別の
マスクイオン注入処理を使用することも可能であ
り、或は前述の文献に従つた形式の電界効果トラ
ンジスタのフイールドしきい値電圧の調整のため
にそれを使用することも可能である。
従来の技術に従つて、第１のフオトレジストマ
スクＭ１を使用することによつて、まず２個の基
体領域１および２が生成され、それら領域の不純
物のドープは半導体表面へのイオン注入処理によ
つて行なわれる。フオトレジストマスクＭ１がは
がされ、ドープ不純物は拡散され、最後に酸化物
マスク１１が除去される。その後表面は酸化マス
ク（半導体表面の酸化を阻止するためのマスク）
層７により覆われる。この層は下層の絶縁部分層
７１とそれに付着させた上層の窒化物Si3N4の層
７２とよりなり下層の絶縁部分層７１のみ或はそ
れと窒化物層７２とを合わせたものが電界効果ト
ランジスタのゲート絶縁層の組成および厚さに対
応している。これらの層は共に適当な寸法にして
集積回路中のMNOS蓄積トランジスタのゲート
絶縁体部分層として使用することができる。
しかしながら、いずれの場合にもこの発明に関
しては上面の層はSi3N4よりなる窒化物層である
ことが重要である。何故なればこの窒化物層はこ
の発明のプロセスでは外付酸化物層１３のエツチ
ング処理の際のストツパー層として使用されるか
らである（第６図参照）。
窒化物層７２が頂面にある前述の連続した層上
にエツチング処理を制限するために第２のフオト
レジストマスクＭ２が付着され、それは製造され
るべきゲート区域９１ならびにソース領域５およ
びドレイン領域６のそれに隣接する区域９と、エ
ミツタ領域８１と基体領域の接続区域１５′，１
６′とを第２図に示すように覆つている。
その後エツチングマスクとして第２のフオトレ
ジストマスクＭ２を使用し、プラズマエツチング
を使用して酸化マスク層７のマスクＭ２に覆われ
ていない部分を下方の半導体表面まで除去する。
そこで第２のフオトレジストマスクＭ２ははがさ
れる。表面の露出部分は次いで酸化され酸化物層
１０を形成する。
それから第３のフオトレジストマスクＭ３がエ
ツチングおよびイオン注入の保護マスクとして付
着される。このフオトレジストマスクＭ３は酸化
マスク層７の残りの部分と共にベース区域４１、
ソース区域５１、ドレイン区域６１および結果的
にゲート区域９１を画定する。フオトレジストで
覆われていない酸化物層の部分は第３図に示すよ
うにエツチングにより除去される。
今や同じ導電型のイオンを注入する２つのプロ
セスが任意の順序で行なわれる。そのプロセスの
１つは比較的低い加速エネルギおよび比較的高い
イオン注入量で行なわれ、他方のプロセスは比較
的低いイオン注入量および酸化マスク層７を透過
するような比較的高い加速エネルギで行なわれ
る。第３図に示されるようにこの過程においてエ
ミツタ区域８１の外側の比較的厚い外側ベース領
域部分とエミツタ区域８１の直下の比較的薄いベ
ース領域部分が生成される。この工程において低
いベース領域接続抵抗と補償されない（non−
compensated）エミツタ領域を持つバイポーラト
ランジスタの基礎が与えられる。同時に、第３の
フオトレジストマスクＭ３が単にゲート区域９１
上だけを覆つているだけでゲート区域９１上の中
央区域９（第２図参照）全体を覆つていないため
にゲート区域９１を画定し、薄い付着物を備えた
ドープ区域を生成し、それらはそれぞれソース領
域５およびドレイン領域６と考えることができ
る。
第３のフオトレジストマスクＭ３および酸化物
層１０を除去し、酸化マスクで保護されていない
表面区域が酸化され、その工程において第４図に
示すように酸化マスクの残存部分によつて分離さ
れている新しい酸化物層１０′が生成される。次
に電界効果トランジスタのゲート区域９１を含む
中央区域９内の酸化マスク層の残存部分９２を覆
う第４のフオトレジストマスクＭ４が付着され
る。第４のフオトレジストマスクＭ４では、その
境界の制限や整列に関して特別な正確さは要求す
る必要はない。何故ならばそれに続くエツチング
後に行なうイオン注入処理はいずれにせよ新しい
酸化物層１０′によつて制限されるからである。
その後、気相中のエツチング（プラズマエツチ
ング）によつて第４のフオトレジストマスクＭ４
によつて覆われていない窒化物層７２の部分が除
去され、さらに第３図で認められるその下にある
絶縁部分層７１も除去される。その後、装置の表
面はエミツタ領域の導電型のドープ不純物イオ
ン、例えば砒素イオンによつてイオン衝撃され、
それにより第４図に示す構造が得られる。
領域、特にその周縁部を保護するため、第４の
フオトレジストマスクＭ４の除去に続いて外付酸
化物（半導体自体の酸化によらない酸化物）層１
３が第５図に示すように装置の表面全体に付着さ
れ、その際にこの外付酸化物層１３の下のドープ
不純物は高められた温度によつて活性化され、そ
の過程においてドープ不純物は多少半導体中へ拡
散する。これによりエミツタ領域８と、ベース領
域４を囲んだコレクタ接続領域１５と、基体領域
２接続領域１６が得られる。
その後、周知のように接続領域を露出するため
に必要な第５のフオトレジストマスクが使用され
る。しかしながら、この発明によればこの第５の
マスクは付加的にゲート区域９１中の最上層であ
る窒化物層７２を露出させ、それ故接続領域を露
出するために通常使用されるエツチング液を使用
する時に外付酸化物層１３のエツチング処理は窒
化物層７２の位置で停止する。このようにして絶
縁ゲート電界効果トランジスタの所望のゲート絶
縁物層が正確に得られる。何故ならば、これはす
でに第１の工程で設けられているからである。ゲ
ート絶縁物層７３は単独で、或はまた窒化物層７
２の残存部分と組合せてゲート絶縁物層として使
用できる。窒化物層７２の下に配置された絶縁部
分層だけを単独に使用する場合には窒化物層は選
択的に除去され、それにはプラズマエツチング処
理を使用することが好ましい。
最後に第６のフオトレジストマスクを使用する
ことによつて周知の方法で接続導体を有する接点
Ｂ，Ｅ，Ｃ，Ｓ，Ｄおよび基体接点Sbが領域１，
４，８，６，２に取付けられ、その過程において
接続導体を有するゲート電極も同様に形成され
る。
したがつて、この発明の方法によれば上面にシ
リコン窒化物層を有する酸化マスク層の性質が特
別の方法で利用され、それはイオン注入および選
択エツチング処理の際のマスク作用を有し、これ
らは均一な絶縁物層からエツチングで作り出さ
れ、絶縁ゲート電界効果トランジスタのゲート絶
縁物層として使用される。
この発明の方法においては特にその高周波特性
が付随的に重要であるnpnバイポーラトランジス
タ、および負荷素子ならびに電流源として使用さ
れるｐチヤンネル電界効果トランジスタを備えた
モノリシツク集積回路の製造について考えられ
た。一方バイポーラトランジスタに対しては高速
スイツチとして使用されるためには最良の高周波
特性或は安定度が要求される。もちろんこの発明
の方法は他の導電型のトランジスタを使用するモ
ノリシツク集積回路の製造にも使用できる。しか
しながらｐチヤンネル電界効果トランジスタの集
積の点からみて、この発明の方法はnpnバイポー
ラトランジスタを追加した変形或は別の実施態様
にすることができる。このためには追加のイオン
注入処理のマスクとして作用する追加のフオトレ
ジストマスクが必要であるに過ぎない。
異なるチヤンネル導電型のMOSトランジスタ
を備えたこの発明の方法の別の実施例を添付図面
第３ａ図乃至第６ａ図を参照に以下詳細に説明す
る。これらの図面において第１図乃至第３図の部
分Ａは省略されており、部分Ｂに隣接して
PMOS基体領域トランジスタの隣のNMOS基体
トランジスタの部分Ｃが示されている。この実施
例において第１図および第２図を参照にして前述
したような工程が先行して採用されている。
しかしながら、その後の第２のフオトレジスト
マスクＭ２の付着工程において、そのマスクＭ２
は追加的に第３ａ図に示すようなNMOS基体ト
ランジスタを製造するに充分な基体３の表面区域
１７を覆つている。
第４ａ図は第４図に対応した工程を示してい
る。この実施例では露出された表面の酸化に続い
て熱酸化によつて酸化物層１０が形成され、前述
の表面区域１７も重ねて覆う第３のフオトレジス
トマスクＭ３が被着され、フオトレジストマスク
で覆われていない酸化物層１０の部分が除去され
る。第３ａ図に示す基体３の導電型（Ｐ型）のイ
オンの注入に続き第３のフオトレジストマスクＭ
３および酸化物層の除去ならびに新しい酸化物層
１０′の形成後、第４のフオトレジストマスクＭ
４が付着され、それはPMOSトランジスタの酸
化マスク層７の残存部分９２および別のNMOS
トランジスタのゲート区域の上の前述の表面区域
の中央部分９′を覆う。したがつてそれに続く気
相エツチング中に中央部分の両側において新しい
酸化物層１０′の縁部に向つて第４ａ図に示すよ
うにそれぞれ半導体表面の一部分が露出される。
第５図の工程とは対応しない第５ａ図を参照す
ると別のフオトレジストマスクＭ４′が被着され、
第１図乃至第６図を参照に前に説明した手段に追
加して必要とされる別のイオン注入処理が行なわ
れることが示されている。事実、バイポーラトラ
ンジスタのエミツタ領域の導電型のイオンのすで
に説明した注入に続き、第４のフオトレジストマ
スクＭ４を除去した後、第５ａ図に示すように別
のフオトレジストマスクＭ４′が被着され、それ
は製造されるべき別の電界効果トランジスタ
（NMOSトランジスタ）のゲート区域９１′を覆
い、また少なくとも新しい酸化物層１０′で覆わ
れていない半導体表面の部分を覆つている。第３
図を参照して説明したのと同様に第５ａ図に示す
ようにエミツタ領域の導電型の別のイオンにより
表面のイオン衝撃が行なわれ、その加速エネルギ
は実際に酸化マスク層は透過するがフオトレジス
トマスクＭ４′で補強された部分は透過しないよ
うに選定される。したがつてゲート区域９１′を
限定している延長部を有する状態で示されている
第６図のPMOSトランジスタと丁度同じような
領域５′および６′を有する電界効果トランジスタ
が得られる。
その後、第５図および第６図を参照に前に説明
したのと同様の方法で製造工程が進められる。す
なわち、フオトレジストマスクＭ４′が除去され、
イオンとして注入されたドープ不純物が温度が高
められた時に装置の表面上に被着された外付酸化
物層１３の下で活性化され若干の拡散が行なわれ
る。第５のフオトレジストマスクおよびそれと全
く同様の第６のフオトレジストマスクは接続され
るべき領域および最上部の窒化物層を露出させる
ために必要な追加の開口を設けられる。ゲート電
極Ｇと共にNMOSトランジスタのゲート電極
G′が生成され、その際に外付酸化物層１３を貫
通するエツチング処理において最上部の窒化物層
７２は停止層として使用される。この場合にもま
た窒化物層７２はゲート電極を設ける前に選択エ
ツチング工程においてその下の酸化層から除去す
ることができる。
第５と同じ第６のフオトレジストマスクは導体
を介して基体接続領域１８，１９と接続するため
に使用される開口を備えていてもよい。これら基
体接続領域１８，１９の不純物ドープは第３ａ図
を参照にして説明したようなイオン注入処理によ
り基体３と同じ導電型のイオンの注入により行な
われる。そのために第３のフオトレジストマスク
Ｍ３には第３ａ図に示すような開口が設けられ
る。これらの開口の区域は第４ａ図に示すように
第４のフオトレジストマスクにより被覆される。
【図面の簡単な説明】
第１図乃至第６図はこの発明の方法によりnpn
バイポーラトランジスタとｐチヤンネル電界効果
トランジスタを備えた集積回路の製造過程を板状
半導体の垂直断面図で示し、第３ａ図、第４ａ
図、第５ａ図、第６ａ図は別の実施例の製造過程
を示す。 １，２……基体領域、３……半導体基体、４１
……ベース区域、５……ソース領域、６……ドレ
イン領域、７……酸化マスク層、８……エミツタ
領域、８１……エミツタ区域、９１……ゲート区
域、１０，１０′……酸化物層、１３……外付酸
化物層。

Claims (1)

  1. 【特許請求の範囲】 １ 第１のフオトレジストマスクＭ１を使用して
    複数の第１の導電型の基体領域１，２が第２の導
    電型の半導体基体３の一方の表面側に形成され、
    それら基体領域１，２中にそれぞれ形成されてい
    る少なくとも１個の絶縁ゲート電界効果トランジ
    スタおよび少なくとも１個のバイポーラトランジ
    スタを具備し、そのバイポーラトランジスタのベ
    ース領域が第１の基体領域１中に形成され、電界
    効果トランジスタの各領域が第２の基体領域２中
    に形成され、それらの形成工程においてベース領
    域４、ソース領域５およびドレイン領域６を形成
    するドープ不燃物が第２の導電型のイオンのマス
    クされたイオン注入により基体領域に導入され、
    拡散されるプレーナモノリシツク集積回路の製造
    方法において、 基体領域の表面に配置された下層の絶縁部分層
    ７１と上層のSi3N4窒化物層７２とより構成さ
    れ、下層の絶縁部分層７１単独或いはそれとその
    上の前記窒化物層７２とを合わせたものの組成お
    よび厚さが電界効果トランジスタのゲート絶縁物
    層に対応する酸化物形成用マスク層７で表面を被
    覆し、 少なくともゲート区域９１および製造されるソ
    ース領域５およびドレイン領域６上のゲート区域
    ９１に隣接する区域よりなる中央区域９と、エミ
    ツタ区域８１と、基体領域に対する接続区域１
    ５′，１６′とを覆つて第２のフオトレジストマス
    クＭ２をその表面に被着し、 その後この第２のフオトレジストマスクＭ２を
    エツチングのマスクとして使用することによつて
    酸化物形成用マスク層７の露出された部分を半導
    体表面に達するまでエツチングして除去し、第２
    のフオトレジストマスクを剥離して表面の露出さ
    れた部分を酸化して酸化物層１０を形成し、 その後少なくともベース区域４１、ソース区域
    ５１，およびドレイン区域６１を限定する第３の
    フオトレジストマスクＭ３が付着され、酸化物層
    １０のフオトレジストで覆われていない部分をエ
    ツチングにより除去し、 その後ベース領域、ソース領域、およびドレイ
    ン領域と同じ導電型のドープイオンを比較的小さ
    い加速エネルギと比較的高い注入量でイオン注入
    する工程と酸化物形成用マスク層７を透過する比
    較的高い加速エネルギと小注入量でイオン注入す
    る工程とを任意の順序で行い、 その後第３のフオトレジストマスクＭ３および
    酸化物層１０を除去して、酸化物形成用マスク層
    ７で保護されていない表面を酸化して新しい酸化
    物層１０′を形成し、 その後第４のフオトレジストマスクＭ４を付着
    させて電界効果トランジスタのゲート区域９１の
    上方に位置する中央区域９内の酸化物形成用マス
    ク層７の残存部分を被覆し、 その後、気相エツチングにより第４のフオトレ
    ジストマスクＭ４で覆われていない窒化物層７２
    の部分およびその下の絶縁部分層７１を除去し、 その後、エミツタ領域と同じ導電型のドープイ
    オンを表面に投射してエミツタ領域のイオン注入
    を行い、 その後第４のフオトレジストマスクＭ４の除去
    に続いて表面に外付酸化物層１３を付着し、この
    外付酸化物層の下のイオンの形で注入されたドー
    プ不純物を温度を上昇させて活性化し、 その後、第５のフオトレジストマスクを使用し
    て接続されるべき領域を露出させると共に付着し
    た窒化物層７２の頂面を露出させ、第６のフオト
    レジストマスクを使用して各領域へ接続される接
    続部Ｂ，Ｅ，Ｃ，Ｓ，Ｄ，Sbゲート電極Ｇ、お
    よびその導体を形成することを特徴とするモノリ
    シツク集積回路の製造方法。 ２ 第２のフオトレジストマスクＭ２は別の電界
    効果トランジスタを製造するための基体３の十分
    な大きさの区域１７をも覆うように付着され、 露出した表面を酸化して酸化物層１０を形成し
    た後第３のフオトレジストマスクＭ３が付着さ
    れ、そのマスクは前記別の電界効果トランジスタ
    を製造するための区域１７をも覆つており、フオ
    トレジストに覆われない酸化物層１０の部分が除
    去され、 基体３と同じ導電型のイオン注入に続いて第３
    のフオトレジストマスクＭ３と酸化物層１０の両
    者が除去され、新しい酸化物層１０′が形成され
    た後、電界効果トランジスタの酸化物形成用マス
    ク層７の残存部分および前記製造されるべき別の
    電界効果トランジスタのゲート区域の上の表面区
    域の中央部分９′を覆う第４のフオトレジストマ
    スクＭ４が付着され、それにより気相エツチング
    で中央部分の両側に新しい酸化物層の方向に半導
    体表面の一部をそれぞれ露出させ、 それら続くバイポーラトランジスタのエミツタ
    領域の導電型のイオン注入および第４のフオトレ
    ジストマスクＭ４の除去後に製造されるべき別の
    電界効果トランジスタのゲート区域９１′および
    少なくとも新しい酸化物層１０′で覆われない表
    面部分を覆う別のフオトレジストマスクＭ４′を
    付着させ、 エミツタ領域の導電型のイオンの別のイオン注
    入を酸化物形成用マスク層だけは透過するがフオ
    トレジストマスクＭ４′で覆われたものは透過し
    ないような加速エネルギで行なう特許請求の範囲
    第１項記載の製造方法。 ３ ゲート区域８１内の最上部に配置された窒化
    物層７２が露出された後、ゲート電極Ｇの形成に
    先立つて選択的にエツチングによりその下にある
    ゲート酸化物層７１から除去される特許請求の範
    囲第１項または第２項記載の製造方法。
JP58077664A 1982-05-06 1983-05-04 モノリシツク集積回路の製造方法 Granted JPS5941864A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP82103910A EP0093786B1 (de) 1982-05-06 1982-05-06 Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
EP82103910.4 1982-05-06

Publications (2)

Publication Number Publication Date
JPS5941864A JPS5941864A (ja) 1984-03-08
JPH0558265B2 true JPH0558265B2 (ja) 1993-08-26

Family

ID=8189022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58077664A Granted JPS5941864A (ja) 1982-05-06 1983-05-04 モノリシツク集積回路の製造方法

Country Status (4)

Country Link
US (1) US4503603A (ja)
EP (1) EP0093786B1 (ja)
JP (1) JPS5941864A (ja)
DE (1) DE3272436D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673965A (en) * 1983-02-22 1987-06-16 General Motors Corporation Uses for buried contacts in integrated circuits
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
KR890004420B1 (ko) * 1986-11-04 1989-11-03 삼성반도체통신 주식회사 반도체 바이 씨 모오스장치의 제조방법
DE3683054D1 (de) * 1986-12-12 1992-01-30 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPS63304657A (ja) * 1987-06-04 1988-12-12 Fujitsu Ltd 半導体装置の製造方法
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5001081A (en) * 1988-01-19 1991-03-19 National Semiconductor Corp. Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5179031A (en) * 1988-01-19 1993-01-12 National Semiconductor Corporation Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5124817A (en) * 1988-01-19 1992-06-23 National Semiconductor Corporation Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
IT1241050B (it) * 1990-04-20 1993-12-29 Cons Ric Microelettronica Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore.
US5124271A (en) * 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
US5013671A (en) * 1990-06-20 1991-05-07 Texas Instruments Incorporated Process for reduced emitter-base capacitance in bipolar transistor
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
US6861303B2 (en) * 2003-05-09 2005-03-01 Texas Instruments Incorporated JFET structure for integrated circuit and fabrication method
US8362564B2 (en) 2010-08-20 2013-01-29 Intersil Americas Inc. Isolated epitaxial modulation device
CN109390217B (zh) * 2017-08-09 2020-09-25 华邦电子股份有限公司 光掩膜及半导体装置的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058887A (en) * 1971-02-19 1977-11-22 Ibm Corporation Method for forming a transistor comprising layers of silicon dioxide and silicon nitride
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4231051A (en) * 1978-06-06 1980-10-28 Rockwell International Corporation Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures
US4314267A (en) * 1978-06-13 1982-02-02 Ibm Corporation Dense high performance JFET compatible with NPN transistor formation and merged BIFET
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
CA1151295A (en) * 1979-07-31 1983-08-02 Alan Aitken Dual resistivity mos devices and method of fabrication
US4295266A (en) * 1980-06-30 1981-10-20 Rca Corporation Method of manufacturing bulk CMOS integrated circuits
US4362574A (en) * 1980-07-09 1982-12-07 Raytheon Company Integrated circuit and manufacturing method
US4373253A (en) * 1981-04-13 1983-02-15 National Semiconductor Corporation Integrated CMOS process with JFET

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit

Also Published As

Publication number Publication date
EP0093786A1 (de) 1983-11-16
JPS5941864A (ja) 1984-03-08
EP0093786B1 (de) 1986-08-06
US4503603A (en) 1985-03-12
DE3272436D1 (en) 1986-09-11

Similar Documents

Publication Publication Date Title
JPH0558265B2 (ja)
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US5013678A (en) Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones
JPH04286154A (ja) 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法
JPS62237754A (ja) 半導体集積回路装置及びその製造方法
US4550490A (en) Monolithic integrated circuit
JPH056963A (ja) 半導体集積回路装置およびその製造方法
JPH05226589A (ja) Ｃ−ＢｉＣＭＯＳ型半導体装置およびその製造方法
US5114874A (en) Method of making a sub-micron NMOS, PMOS and CMOS devices with methods for forming sub-micron contacts
US4902634A (en) Process for manufacturing CMOS devices
GB2106319A (en) Semiconductor device fabricated using self alignment technique
JPS60217657A (ja) 半導体集積回路装置の製造方法
JP2635831B2 (ja) 半導体装置
US4947225A (en) Sub-micron devices with method for forming sub-micron contacts
JPS6017943A (ja) 半導体装置の製造方法
US5792678A (en) Method for fabricating a semiconductor on insulator device
JPH04290273A (ja) 窒化シリコンコンデンサの製造方法
US5114867A (en) Sub-micron bipolar devices with method for forming sub-micron contacts
JP2915040B2 (ja) 半導体装置の製造方法
JPH11251467A (ja) 半導体装置及びその製造方法
JPH0565063B2 (ja)
JPH0157506B2 (ja)
JPH02105521A (ja) 半導体装置の製造方法
JPS6159750A (ja) 半導体装置およびその製造方法
JPS58131773A (ja) 半導体装置の製造方法