JP2602490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2602490B2 JP2602490B2 JP59108258A JP10825884A JP2602490B2 JP 2602490 B2 JP2602490 B2 JP 2602490B2 JP 59108258 A JP59108258 A JP 59108258A JP 10825884 A JP10825884 A JP 10825884A JP 2602490 B2 JP2602490 B2 JP 2602490B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- window
- insulating layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 本発明は、少なくとも１のバイポーラトランジスタを
有する半導体装置の製造方法に関するものである。
有する半導体装置の製造方法に関するものである。
米国特許第3928082号にはバイポーラトランジスタの
製造方法が記載されている。この方法によれば、先ず酸
化物層がｎ型コレクタ領域の表面に設けられる。次い
で、第１マスキング工程酸化物層に窓が食刻され、この
窓内に、拡散またはイオン打ち込みのようなドーピング
工程によってＰ型ベース領域が形成される。次いで薄い
酸化物層が窓内に形成され、この酸化物層に、第２マス
キング工程で同時にエミッタ窓とベース接点窓とが食刻
される。続いて第３マスキング工程でベース接点窓がホ
トレジストマスクで覆われ、エミッタ領域を形成するた
めにドナーイオンがエミッタ窓に打ち込まれる。次いで
前記のホトレジストマスクが除去され、窓４のマスキン
グ工程でエミッタ窓を覆うための別のホトレジストマス
クが設けられ、アクセプタイオンがベース接点窓に打ち
込まれ、その後前記の別のホトレジストマスクが除去さ
れ、エミッタ電極とベース電極とが窓内に設けられる。
製造方法が記載されている。この方法によれば、先ず酸
化物層がｎ型コレクタ領域の表面に設けられる。次い
で、第１マスキング工程酸化物層に窓が食刻され、この
窓内に、拡散またはイオン打ち込みのようなドーピング
工程によってＰ型ベース領域が形成される。次いで薄い
酸化物層が窓内に形成され、この酸化物層に、第２マス
キング工程で同時にエミッタ窓とベース接点窓とが食刻
される。続いて第３マスキング工程でベース接点窓がホ
トレジストマスクで覆われ、エミッタ領域を形成するた
めにドナーイオンがエミッタ窓に打ち込まれる。次いで
前記のホトレジストマスクが除去され、窓４のマスキン
グ工程でエミッタ窓を覆うための別のホトレジストマス
クが設けられ、アクセプタイオンがベース接点窓に打ち
込まれ、その後前記の別のホトレジストマスクが除去さ
れ、エミッタ電極とベース電極とが窓内に設けられる。
この高地の技術は、金属化以前に４つのマスキング工
程を必要とする。この４つのマスキング工程のうち、窓
を覆う後の２つの工程は、窓間の間隔が極めて小さく
（高周波トランジスタでは特にそうである）また窓の幅
もまた極めて小さいので、どちらかといえば限界ぎりぎ
りのものである。これによってエミッタ−ベースの幾何
形の寸法が制限を受ける。
程を必要とする。この４つのマスキング工程のうち、窓
を覆う後の２つの工程は、窓間の間隔が極めて小さく
（高周波トランジスタでは特にそうである）また窓の幅
もまた極めて小さいので、どちらかといえば限界ぎりぎ
りのものである。これによってエミッタ−ベースの幾何
形の寸法が制限を受ける。
例えばサテライト−TV受信システムの広帯域増幅器に
必要とされるような優に1GHz以上の極めて高い周波数で
働くトランジスタを得るためには、ベース−エミッタ指
（finger）のピッチ及びエミッタ指の幅はできるだけ小
さくなければならない（エミッタおよびベース接点区域
はその形から“指（finger）”と呼ばれることが多く、
この指の中心線間の間隔は“ピッチ”と呼ばれる）。こ
のような特に緻密な形を得るためには、マスキング工程
の最小限、特に限界ぎりぎりのマスキング工程の最小限
が必要とされる。
必要とされるような優に1GHz以上の極めて高い周波数で
働くトランジスタを得るためには、ベース−エミッタ指
（finger）のピッチ及びエミッタ指の幅はできるだけ小
さくなければならない（エミッタおよびベース接点区域
はその形から“指（finger）”と呼ばれることが多く、
この指の中心線間の間隔は“ピッチ”と呼ばれる）。こ
のような特に緻密な形を得るためには、マスキング工程
の最小限、特に限界ぎりぎりのマスキング工程の最小限
が必要とされる。
本発明は、３つのマスキング工程しか必要とせず、そ
のうち１つだけが前のマスクに対する位置決めに関して
臨界的であるような改良された方法を供するものであ
る。
のうち１つだけが前のマスクに対する位置決めに関して
臨界的であるような改良された方法を供するものであ
る。
本発明によれば、バイポーラトランジスタを有する本
発明装置の製造方法は次の工程より成る。
発明装置の製造方法は次の工程より成る。
第１導電型のコレクタ領域の表面に第１絶縁層を設け
る工程、 前記の第１絶縁層に少なくとも１つの孔を形成する工
程、 ドーピング物質を前記の孔に導入し、少なくとも１つ
の第２の反対導電型のベース領域を形成する工程、 前記のベース領域上に第２絶縁層を形成する工程、 前記の第２絶縁層に少なくとも１つのエミッタ窓を形
成する工程、 ドーピング物質を前記のエミッタ窓に打ち込み、前記
のベース領域内に埋込まれた少なくとも１つの前記の第
１導電型のエミッタ領域を形成する工程、 前記の第２絶縁層上およびエミッタ窓内にフォトレジ
ストマスキング層を設ける工程、 前記のベース領域上のエミッタ窓外側のマスキング層
に少なくとも１つの孔を形成する工程、 前記の孔の下の第２絶縁層に少なくとも１つのベース
接点窓を食刻する工程、 前記のベース接点窓内にドーピング物質を打ち込み、
前記のベース領域よりも高度にドープされた少なくとも
１つの前記第２導電型のベース接点帯域を形成する工
程、 前記のマスキング層のマスク無しの除去によってエミ
ッタ窓を再び開ける工程、 前記のエミッタ窓とベース接点窓にエミッタ接点とベ
ース接点を形成する工程。
る工程、 前記の第１絶縁層に少なくとも１つの孔を形成する工
程、 ドーピング物質を前記の孔に導入し、少なくとも１つ
の第２の反対導電型のベース領域を形成する工程、 前記のベース領域上に第２絶縁層を形成する工程、 前記の第２絶縁層に少なくとも１つのエミッタ窓を形
成する工程、 ドーピング物質を前記のエミッタ窓に打ち込み、前記
のベース領域内に埋込まれた少なくとも１つの前記の第
１導電型のエミッタ領域を形成する工程、 前記の第２絶縁層上およびエミッタ窓内にフォトレジ
ストマスキング層を設ける工程、 前記のベース領域上のエミッタ窓外側のマスキング層
に少なくとも１つの孔を形成する工程、 前記の孔の下の第２絶縁層に少なくとも１つのベース
接点窓を食刻する工程、 前記のベース接点窓内にドーピング物質を打ち込み、
前記のベース領域よりも高度にドープされた少なくとも
１つの前記第２導電型のベース接点帯域を形成する工
程、 前記のマスキング層のマスク無しの除去によってエミ
ッタ窓を再び開ける工程、 前記のエミッタ窓とベース接点窓にエミッタ接点とベ
ース接点を形成する工程。
本発明の方法は、前述の公知の方法の４つのマスキン
グ工程の代わりに、金属化以前に３つのマスキング工程
しか必要としない。更に、この３つのマスキング工程の
うちの１つだけがエミッタ窓に関して精密な位置決めを
必要とし、その後にベース接点窓の食刻とボックス接点
領域の打ち込みが順次に行われる。本発明の方法によ
り、例えば2.5μｍのエミッタ指ピッチと0.75μｍのエ
ミッタ指幅の極めて微細なくし歯状電極構造を有するト
ランジスタを得ることができる。浅いベースおよびエミ
ッタ領域と薄いエピタキシャル層との組合せで、7GHz以
上のｆT値が得られる。
グ工程の代わりに、金属化以前に３つのマスキング工程
しか必要としない。更に、この３つのマスキング工程の
うちの１つだけがエミッタ窓に関して精密な位置決めを
必要とし、その後にベース接点窓の食刻とボックス接点
領域の打ち込みが順次に行われる。本発明の方法によ
り、例えば2.5μｍのエミッタ指ピッチと0.75μｍのエ
ミッタ指幅の極めて微細なくし歯状電極構造を有するト
ランジスタを得ることができる。浅いベースおよびエミ
ッタ領域と薄いエピタキシャル層との組合せで、7GHz以
上のｆT値が得られる。
以下本発明を図面の実施例を参照して詳細に説明す
る。
る。
図面は線図的なものであって寸法比も無視してある。
特に厚さ方向の寸法は誇張されている。対応部分は同一
符号を有し、同一導電型の半導体領域は同一方向に斜線
を施してある。
特に厚さ方向の寸法は誇張されている。対応部分は同一
符号を有し、同一導電型の半導体領域は同一方向に斜線
を施してある。
第１図は、本発明によって製造されたトランジスタの
一例のエミッタ（Ｅ）およびベース（Ｂ）の金属化電極
の幾何形の平面図を示す。この例では３つのエミッタ指
と４つのベース指しか示されていない。けれども、本発
明により唯１つのエミッタ領域と唯１つのベース接点領
域を有するトランジスタをつくることができるが、普通
は指の数はこれより遥かに多い。
一例のエミッタ（Ｅ）およびベース（Ｂ）の金属化電極
の幾何形の平面図を示す。この例では３つのエミッタ指
と４つのベース指しか示されていない。けれども、本発
明により唯１つのエミッタ領域と唯１つのベース接点領
域を有するトランジスタをつくることができるが、普通
は指の数はこれより遥かに多い。
最初に第１導電型のコレクタ領域２の表面に第１絶縁
層１が設けられる。第３−６図と同様に第１図のII-II
線の断面図である第２図を参照され度い。この実施例で
は、コレクタ領域２は、0.012Ω・cmの抵抗率を有する
高度にドープされた基板３上に成長された、厚さ1.2μ
ｍで抵抗率1.3Ω・cmのエピタキシャルｎ型シリコン層
である。若し必要ならばこれ以外の厚さと抵抗率を選ぶ
こともできる。層１はこの実施例では例えば0.6μｍの
厚さを有する酸化けい素である。
層１が設けられる。第３−６図と同様に第１図のII-II
線の断面図である第２図を参照され度い。この実施例で
は、コレクタ領域２は、0.012Ω・cmの抵抗率を有する
高度にドープされた基板３上に成長された、厚さ1.2μ
ｍで抵抗率1.3Ω・cmのエピタキシャルｎ型シリコン層
である。若し必要ならばこれ以外の厚さと抵抗率を選ぶ
こともできる。層１はこの実施例では例えば0.6μｍの
厚さを有する酸化けい素である。
絶縁層１に、最初のマスキング工程で少なくとも１つ
の孔４が形成される（第２図参照）。絶縁層１をマスク
として用い、BR2 ++イオン５を打ち込むことにより、約
0.4μｍの厚さを有する第２の反対導電型（この実施例
ではＰ型）のベース領域６が形成される。BF2 ++イオン
以外の他のドーピング物質を用いてもよい。必要なら
ば、領域６をイオン打ち込みの代わりに拡散によって形
成してもよい。必要ならば多数のベース領域を形成し、
一緒に接続してもよい。
の孔４が形成される（第２図参照）。絶縁層１をマスク
として用い、BR2 ++イオン５を打ち込むことにより、約
0.4μｍの厚さを有する第２の反対導電型（この実施例
ではＰ型）のベース領域６が形成される。BF2 ++イオン
以外の他のドーピング物質を用いてもよい。必要なら
ば、領域６をイオン打ち込みの代わりに拡散によって形
成してもよい。必要ならば多数のベース領域を形成し、
一緒に接続してもよい。
この実施例では、同様に酸化けい素より成り、厚さが
0.3μｍの第２絶縁層７がベース領域６上（この実施例
では絶縁層１上にも）に形成される（第３図参照）。前
記の絶縁層７は、SiH4のようなけい素化合物の分解また
はその他の手段によって沈着することができるが、熱的
に成長させてもよい。前記の絶縁層７には、第２のマス
キング工程で少なくとも１つのエミッタ窓８（この実施
例では３つの窓）がホトレジストマスクを用いた写真食
刻等の食刻によって形成される。
0.3μｍの第２絶縁層７がベース領域６上（この実施例
では絶縁層１上にも）に形成される（第３図参照）。前
記の絶縁層７は、SiH4のようなけい素化合物の分解また
はその他の手段によって沈着することができるが、熱的
に成長させてもよい。前記の絶縁層７には、第２のマス
キング工程で少なくとも１つのエミッタ窓８（この実施
例では３つの窓）がホトレジストマスクを用いた写真食
刻等の食刻によって形成される。
次いで、ドナーイオン、この実施例ではひ素イオン９
（1cm2当り５×1015イオン、エネルギ30KeV）がエミッ
タ窓に打ち込まれ、ベース領域６内に埋込まれた少なく
とも１つ（この実施例では３つ）のｎ型エミッタ領域10
を形成する。エミッタ領域10は厚さ約0.2μｍである。
（1cm2当り５×1015イオン、エネルギ30KeV）がエミッ
タ窓に打ち込まれ、ベース領域６内に埋込まれた少なく
とも１つ（この実施例では３つ）のｎ型エミッタ領域10
を形成する。エミッタ領域10は厚さ約0.2μｍである。
マスキング層11（第４図参照）が次いで第２絶縁層７
上およびエミッタ窓内に設けられ、第３マスキング工程
で少なくとも１つの孔12（この実施例では４つ）がベー
ス領域６上のエミッタ窓８外側のマスキング層11に形成
される。この実施例では層11はホトレジストまたはその
他の放出線感光性のマスキング層で、この層に感光およ
び現像によって通常の方法で孔12が設けられる。
上およびエミッタ窓内に設けられ、第３マスキング工程
で少なくとも１つの孔12（この実施例では４つ）がベー
ス領域６上のエミッタ窓８外側のマスキング層11に形成
される。この実施例では層11はホトレジストまたはその
他の放出線感光性のマスキング層で、この層に感光およ
び現像によって通常の方法で孔12が設けられる。
マスキング層11を食刻マスクとして使用し、ベース接
点窓13が孔12の下の絶縁層７に食刻される（第５図参
照）。次いで、ほう素イオン（1cm2当り1015イオン、エ
ネルギ25KeV）がベース接点窓13に打ち込まれ、少なく
とも１つ（この実施例では４つ）の、ベース領域６より
も強くドープされた0.6μｍの深さのＰ型ベース接点領
域14を形成する。このベース接点領域14はベース領域６
の厚さを貫通して延長してもよいが、これは必ずしも必
用でない。前記のほう素打ち込みは、ホトレジスト層11
をマスクとして使用して行われる。
点窓13が孔12の下の絶縁層７に食刻される（第５図参
照）。次いで、ほう素イオン（1cm2当り1015イオン、エ
ネルギ25KeV）がベース接点窓13に打ち込まれ、少なく
とも１つ（この実施例では４つ）の、ベース領域６より
も強くドープされた0.6μｍの深さのＰ型ベース接点領
域14を形成する。このベース接点領域14はベース領域６
の厚さを貫通して延長してもよいが、これは必ずしも必
用でない。前記のほう素打ち込みは、ホトレジスト層11
をマスクとして使用して行われる。
次いで、ホトレジストマスク11は普通のようにストリ
ッピングにより除去され、13分間1000℃でアニーリング
が行われる。前述のエミッタ領域、ベース領域およびベ
ース接点領域の厚さは、すべてこのアニーリング工程後
に得られる最終厚さを表したものである。エミッタ接点
15とベース接点16（第６図および第１図も参照）は、エ
ミッタ窓およびベース接点窓13に形成される。コレクタ
電極層17を基板３上に形成してもよい（第６図参照）。
エミッタおよびベースの金属化は、Ti-Pt-Auまたはその
他の適当な金属でよい。
ッピングにより除去され、13分間1000℃でアニーリング
が行われる。前述のエミッタ領域、ベース領域およびベ
ース接点領域の厚さは、すべてこのアニーリング工程後
に得られる最終厚さを表したものである。エミッタ接点
15とベース接点16（第６図および第１図も参照）は、エ
ミッタ窓およびベース接点窓13に形成される。コレクタ
電極層17を基板３上に形成してもよい（第６図参照）。
エミッタおよびベースの金属化は、Ti-Pt-Auまたはその
他の適当な金属でよい。
このトランジスタは次いで取り付けられ、密封され
る。この実施例ではベース−エミッタ指のピッチは2.5
μｍで、エミッタ指の幅は0.75μｍである。遷移周波数
ｆTは7.5GHzである。高いｆT値と低いベース抵抗のため
にノイズは極めて低い。この特徴は、従来技術で得られ
たトランジスタの特性よりも明らかに優れている。
る。この実施例ではベース−エミッタ指のピッチは2.5
μｍで、エミッタ指の幅は0.75μｍである。遷移周波数
ｆTは7.5GHzである。高いｆT値と低いベース抵抗のため
にノイズは極めて低い。この特徴は、従来技術で得られ
たトランジスタの特性よりも明らかに優れている。
前述の実施例のトランジスタは個別デバイスである
が、本発明の方法は、バイポーラトランジスタを有する
モノリシック集積回路の製造にも用いることができる。
この場合にはコレクタ接点は通常上の大きな表面に設け
られる。
が、本発明の方法は、バイポーラトランジスタを有する
モノリシック集積回路の製造にも用いることができる。
この場合にはコレクタ接点は通常上の大きな表面に設け
られる。
本発明は以上述べた実施例に限定されるものではな
い。エミッタおよびベース接点領域は必ずしも指の形で
ある必要はなく、他の形を取ってもよい。絶縁層は、酸
化けい素以外の物質、例えば窒化けい素より成ってもよ
い。エミッタ指に組み込まれたエミッタ直列抵抗があっ
てもよい。不活性化の目的で絶縁層１と７の上に別の絶
縁層を設けてもよく、例えば前述の実施例ではベース領
域６外側の絶縁層７を窒化けい素層で被覆するようにし
てもよい。最後に、使用するホトレジスタは、可視光以
外の放射線例えば紫外線またはＸ線に感光するものでよ
く、また、npnトランジスタの代わりにpnpトランジスタ
を得るために導電タイプを逆にしてもよい。
い。エミッタおよびベース接点領域は必ずしも指の形で
ある必要はなく、他の形を取ってもよい。絶縁層は、酸
化けい素以外の物質、例えば窒化けい素より成ってもよ
い。エミッタ指に組み込まれたエミッタ直列抵抗があっ
てもよい。不活性化の目的で絶縁層１と７の上に別の絶
縁層を設けてもよく、例えば前述の実施例ではベース領
域６外側の絶縁層７を窒化けい素層で被覆するようにし
てもよい。最後に、使用するホトレジスタは、可視光以
外の放射線例えば紫外線またはＸ線に感光するものでよ
く、また、npnトランジスタの代わりにpnpトランジスタ
を得るために導電タイプを逆にしてもよい。
第１図は本発明方法によってつくられたトランジスタの
エミッタ−ベースの幾何形の正面図、 第２図から第６図迄は本発明によるトランジスタの各製
造段階の状態を第１図のII-II線における断面図で示し
たものである。 １……第１絶縁層 ２……第１導電型のコレクタ領域 ３……基板 ４……孔 ６……第２導電型のベース領域 ７……第２絶縁層 ８……エミッタ窓 10……第１導電型のエミッタ領域 11……マスキング層 12……孔 13……ベース接点窓 14……第２導電型のベース接点領域 15……エミッタ領域 16……ベース接点。
エミッタ−ベースの幾何形の正面図、 第２図から第６図迄は本発明によるトランジスタの各製
造段階の状態を第１図のII-II線における断面図で示し
たものである。 １……第１絶縁層 ２……第１導電型のコレクタ領域 ３……基板 ４……孔 ６……第２導電型のベース領域 ７……第２絶縁層 ８……エミッタ窓 10……第１導電型のエミッタ領域 11……マスキング層 12……孔 13……ベース接点窓 14……第２導電型のベース接点領域 15……エミッタ領域 16……ベース接点。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テウニス・ヘルマヌス・ウイツテンボハ ールド オランダ国ニエイメヘン ヘルストウエ ツヒ２ (56)参考文献 特開 昭53−35386（ＪＰ，Ａ) 特開 昭55−33074（ＪＰ，Ａ) 特開 昭57−71144（ＪＰ，Ａ) 特開 昭56−135966（ＪＰ，Ａ) 特開 昭56−80162（ＪＰ，Ａ) 特開 昭57−134966（ＪＰ，Ａ) 特開 昭57−124473（ＪＰ，Ａ) 特開 昭56−54067（ＪＰ，Ａ)
Claims (2)
- 【請求項１】次の工程より成ることを特徴とするバイポ
ーラトランジスタを有する半導体装置の製造方法 （ａ） 第１導電型のコレクタ領域の表面に第１絶縁層
を設ける工程 （ｂ） 前記第１絶縁層を少なくとも１つの孔を形成す
る工程 （ｃ） ドーピング物質を前記の孔に導入し、少なくと
も１つの第２の反対導電型のベース領域を形成する工程 （ｄ） 前記のベース領域上に第２絶縁層を形成する工
程 （ｅ） 前記の第２絶縁層に少なくとも１つのエミッタ
窓を形成する工程 （ｆ） ドーピング物質を前記のエミッタ窓に打ち込
み、前記のベース領域内に埋込まれた少なくとも１つの
前記の第１導電型のミッタ領域を形成する工程 （ｇ） 前記の第２絶縁層上およびエミッタ窓内にフォ
トレジストマスキング層を設ける工程 （ｈ） 前記のベース領域上のエミッタ窓外側のマスキ
ング層に少なくとも１つの孔を形成する工程 （ｉ） 前記の孔の下の第２絶縁層に少なくとも１つの
ベース接点窓を食刻する工程 （ｊ） 前記のベース接点窓内にドーピング物質を打ち
込み、前記のベース領域よりも高度にドープされた少な
くとも１つの前記第２導電型のベース接点領域を形成す
る工程 （ｋ） 前記のマスキング層のマスク無しの除去によっ
てエミッタ窓を再び開ける工程 （ｌ） 前記のエミッタ窓とベース接点窓にエミッタ接
点とベース接点を形成する工程。 - 【請求項２】絶縁層は酸化けい素である特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108258A JP2602490B2 (ja) | 1984-05-28 | 1984-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108258A JP2602490B2 (ja) | 1984-05-28 | 1984-05-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257168A JPS60257168A (ja) | 1985-12-18 |
| JP2602490B2 true JP2602490B2 (ja) | 1997-04-23 |
Family
ID=14480092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108258A Expired - Fee Related JP2602490B2 (ja) | 1984-05-28 | 1984-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602490B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533074A (en) * | 1978-08-30 | 1980-03-08 | Nec Corp | Method of manufacturing semiconductor device |
| DE3064143D1 (en) * | 1979-12-03 | 1983-08-18 | Ibm | Process for producing a vertical pnp transistor and transistor so produced |
| JPS57124473A (en) * | 1981-01-26 | 1982-08-03 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JPS57134966A (en) * | 1981-02-14 | 1982-08-20 | Mitsubishi Electric Corp | Semiconductor device |
-
1984
- 1984-05-28 JP JP59108258A patent/JP2602490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60257168A (ja) | 1985-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074300A (en) | Insulated gate type field effect transistors | |
| JPS62588B2 (ja) | ||
| JPH05347383A (ja) | 集積回路の製法 | |
| US5340762A (en) | Method of making small contactless RAM cell | |
| US6573146B2 (en) | Methods of manufacturing complementary bipolar transistors | |
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| JPH0252422B2 (ja) | ||
| US4372030A (en) | Method for producing a semiconductor device | |
| EP0193934B1 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| US6596600B1 (en) | Integrated injection logic semiconductor device and method of fabricating the same | |
| US4566176A (en) | Method of manufacturing transistors | |
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JPH09232458A (ja) | ＢｉＣＭＯＳ素子およびその製造方法 | |
| US5571731A (en) | Procedure for the manufacture of bipolar transistors without epitaxy and with fully implanted base and collector regions which are self-positioning relative to each other | |
| JP2602490B2 (ja) | 半導体装置の製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JP3307481B2 (ja) | 半導体装置 | |
| EP0182400B1 (en) | Method of manufacturing a bipolar transistor having emitter series resistors | |
| US5100824A (en) | Method of making small contactless RAM cell | |
| JP3255916B2 (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPS63503027A (ja) | セルフアライン半導体装置を製造する方法 | |
| JP2002043324A (ja) | 高周波半導体装置およびその製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |