JPH0550856B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路（以下LSIという）、
特に高密度で、高周波動作を可能とするコンプリ
メンタリータイプのバイポーラLSIの製造方法に
関するものである。

従来例の構成とその問題点 近年、半導体集積回路はますます高密度化、高
速化する傾向にあり、バイポーラLSIにおいて
も、デイジタルLSIを中心に高密度化、高速化の
動きが盛んである。一方、アナログ集積回路にお
いても、LSI化が強く要望されており、高密度化
をはかる必要があるが、一般に高性能なアナログ
回路を構成しようとする場合にはnpnトランジス
タだけでは困難でnpnトランジスタとpnpトラン
ジスタを組み合わせた回路構成にせねばならな
い。

したがつて、占有面積の少ない、高密度でかつ
高周波のpnpトラジスタをnpnトランジスタと同
時に形成する必要がある。このため、従来の横形
pnpトランジスタにかわり縦形pnpトランジスタ
が提案されてきたが、この縦形pnpトランジスタ
の代表的な製造方法を第１図の各工程断面図に従
つて説明する。

ｐ形Si基板１にｎ形の埋込領域２、ｐ形の分離
領域３及びpnpトランジスタのコレクタとなるｐ
形の埋込領域４を周知の拡散技術により形成し、
さらにｎ形エピタキシヤル層５を例えば0.6Ω・
cmの比抵抗で約2μｍの厚さに成長させる。次に
酸化法によりエピタキシヤル層５の表面の酸化膜
６を形成した後、周知のフオトエツチング法によ
り酸化膜６を選択的に除去する。この後、酸化膜
６をマスクとして拡散法により、ｐ形の分離領域
７及びｐ形拡散層８を同時に形成し、それぞれ先
に形成しているｐ形分離領域３及びｐ形埋込領域
４と接続する。次に第１図Ｂに示すように、酸化
膜６を除去後、新たに酸化膜９を形成する。この
後、フオトエツチング法により、酸化膜９を選択
的に除去した後、拡散法によりｐ形拡散領域、つ
まりpnpトランジスタのエミツタ１０を形成す
る。なお、ここでは図示していないが、この時同
時にnpnトランジスタのベースが形成される。次
に第１図Ｃに示すように、エミツタ１０上に酸化
膜１１を形成した後、フオトエツチング法によ
り、酸化膜９を選択的に除去する。この後、拡散
法によりｎ形拡散領域つまりpnpトランジスタの
ベースコンタクト１２を形成する。なお、この時
同時にnpnトランジスタのエミツタが形成され
る。次に第１図Ｄに示すように、CVD酸化膜１
３を堆積した後、フオトエツチング法により、
CVD酸化膜１３及び酸化膜９，１１を選択的に
除去してコレクタ、ベース、エミツタのコンタク
ト窓を開孔し、それぞれの電極１４，１５，１６
を形成してpnpトランジスタは完成する。

このトランジスタの長所は、npnトランジスタ
と一の工程でpnpトランジスタが形成でき、プロ
セスが簡単であるという点にある。しかしなが
ら、この方法では、コンタクト窓形成時にマスク
合せ余裕が必要であり、横方向の微細化、高密度
化の妨げとなる。また、エミツタ１０を形成後、
その表面が酸化されるため、エミツタ抵抗が大き
くなり、また電流増幅率βの制御性も悪くなる。
さらに、ベースがエピタキシヤル層で形成されて
いるため、１×10¹⁶／cm³前後の不純物濃度でかな
り低濃度であることより、ベース幅が小さいと電
流増幅率が極端に大きくなり、パンチスルー電圧
が下がり、コレクタ、エミツタ間耐圧が低くな
る。したがつて、たとえばパンチスルー電圧が
10V以上必要であると仮定した場合、ベース幅は
1.2μｍ以上必要となり、その結果エピタキシヤル
層を厚くしなければならないことになり、縦方向
の微細化を妨げ、高周波化の妨げとなる。

上記の従来例の欠点を改善するために提案され
た第２の従来例について、第２図の各工程断面図
に従つて説明する。第２図において、第１図と同
一番号の構成要素は、第１図の構成要素と同じで
ある。

第２図Ａに示すように、ｐ形の基板１にｎ形の
埋込領域２，３０およびｐ形埋込領域２７，２
８，２９，４を周知の拡散技術により形成し、さ
らにｎ形エピタキシヤル層５を例えば0.6Ω・cm
の比抵抗で2μｍの厚さに成長させる。

次に同図Ｂのように、所定の位置に分離酸化膜
２４，２５，２６をスパツタエツチ法による基板
エツチおよび高圧酸化法での選択酸化等の方法に
より基板に達する深さまで形成する。その後、
npnトランジスタのコレクタウオール４０を周知
をフオトエツチング法により選択的に形成した窒
化膜４１をマスクとして熱拡散法により形成す
る。次に同図Ｃのように窒化膜４１を除去した
後、再びフオトエツチング法により選択的に形成
した厚さ50nｍの窒化膜４２，４３，４４をマス
クとしてBSGを用いて、npnトランジスタのグラ
フトベース３２，４５およびpnpトランジスタの
コレクタコンタクト領域３９を形成し、その後
BSGは除去する。つづいて、同図Ｄに示すよう
に、窒化膜のうち、４２および４４の一部の４
６，４７をフオトエツチング法により選択的に残
して、全面熱酸化を行い、表面の酸化膜３５を
300nｍ形成する。その後、窒化膜４７の上をレ
ジスト４８で覆い、窒化膜４２，４６を通して、
ボロンを１×10¹⁴原子／cm³イオン注入しnpnトラ
ンジスタの活性ベース３３ならびにpnpトランジ
スタのエミツタ２２を形成する。

次に同図Ｅに示すようにレジスト４８を除去し
再度レジスト４９をpnpトランジスタの全面を覆
うように形成し、窒化膜４２を通して、ヒ素を７
×10¹⁵原子／cm³イオン注入しnpnトランジスタの
エミツタ３４を形成する。

つづいて、同図Ｆに示すように、レジスト４９
を除去した後、レジスト５０をnpnトランジスタ
を覆うように形成し、窒化膜４６，４７を通して
リンを１×10¹³原子／cm³イオン注入し、ドライブ
インを行つてpnpトランジスタのベース領域２１
およびベースコンタクト２３を形成する。その
後、図示はしていないが、レジスト５０を除去
し、窒化膜４２，４６，４７を除去し、さらにフ
オトマスクを用いてpnpトランジスタのコレクタ
コンタクトホール、npnトランジスタのベースコ
ンタクトホールとコレクタコンタクトホールを開
孔し、それぞれの電極を第３図に示すように形成
して装置を完成する。

この方法によれば、npnトランジスタのエミツ
タコンタクト、pnpトランジスタのベースコンタ
クトおよびエミツタコンタクトがセルフアライン
方式であることによつて高密度化が達成されると
いう長所がある。またpnpトランジスタのエミツ
タ形成後にその表面が酸化されることがないので
エミツタ抵抗も小さく抑えることができ、電流増
幅率βの制御性も良い。しかしながら、この方法
では、npnトランジスタの活性ベースの形成と同
時にpnpトランジスタのエミツタを形成している
ため、pnpトランジスタのエミツタ濃度を十分高
くすることができず、エミツタ注入効率を高くす
ることができないため、高い電流増幅率を得るこ
とが困難である。また、pnpトランジスタのベー
ス濃度も、上記のエミツタ濃度に制限され、あま
り高くすることができないため、パンチスルー高
圧も第１の従来例に比べてば改善されるものの、
高い電流増幅率で、しかも高いパンチスルー電圧
を得ることが困難である。また、ベース濃度が低
いため、ベース抵抗が高くなり、高周波化の妨げ
となる。

発明の目的 本発明はこのような従来の問題点に鑑みなされ
たもので、従来のエミツタコンタクト等のセルフ
アライン方式の特徴を残したまま、新たにイオン
注入工程を加えることにより、pnpトランジスタ
のエミツタを高濃度にして、高い電流増幅率を有
し、しかもパンチスルー電圧が高く、コレクタ、
エミツタ間耐圧の高いpnpトランジスタを有する
高密度で、高周波動作の可能なコンプリメンタリ
ータイプのバイポーラLSIの製造方法を提供する
ことを目的とする。

発明の構成 本発明は、npnトランジスタのエミツタコンタ
クト、コレクタコンタクト及びpnpトランジスタ
のエミツタコンタクト、ベースコンタクトとなる
領域上に耐酸化性被膜を同時に形成し、この耐酸
化性被膜をマスクにして選択酸化を行なつた後、
マスク合せ余裕を考慮することなく形成できるマ
スク層を用いて、pnpトランジスタのエミツタと
なる領域上の耐酸化性被膜のみを通して、一方導
電型の高濃度不純物イオンをイオン注入すること
により、npnトランジスタの形成条件に制約され
ない高濃度エミツタを形成して、高密度で、高周
波動作可能な前記バイポーラLSIを製造可能とす
るものである。

実施例の説明 第３図に本発明の一実施例における各工程断面
図を示す。以下第３図により説明する。

第３図Ａに示すように、ｐ形シリコン基板１に
ｎ形埋込領域２、およびｐ形埋込領域４を周知の
拡散技術により形成し、さらにｎ形エピタキシヤ
ル層５を例えば0.6Ω・cmの比抵抗で2μｍの厚さ
に成長させる。

次に同図Ｂに示すように、所定の位置の分離酸
化膜２４，２５，２６をたとえばスパツタエツチ
法による基板エツチおよび高圧酸化法での選択酸
化等の方法によりｐ形シリコン基板１に達する深
さまで形成する。この時、基板エツチ後にたとえ
ばイオン注入等により、ｐ形チヤネルストツパー
領域２７，２８，２９を形成しておく。その後、
pnpトランジストのコレクタコンタクト領域６０
を周知のフオトエツチング法により選択的に形成
した厚さ約50mmの窒化膜６１，６２をマスクとし
てたとえばボロンを含んだCVDSiO₂膜６３（以
下BSG膜という）より熱拡散により形成する。
次に同図Ｃに示すように、BSG膜６３を除去し、
窒化膜６１，６２をマスクにして選択酸化を行な
い、数10nｍの酸化膜６４を形成した後、レジス
ト６５をマスクとして、たとえばリンを加速エネ
ルギー130keV、ドーズ量５×10¹³原子／cm²でイ
オン注入し、ドライブインを行なつてpnpトラン
ジスタのベース領域６６、及びnpnトランジスタ
のコレクタコンタクト領域６７を形成する。次に
同図Ｄに示すようにレジスト６５を除去した後、
再びフオトエツチング法により窒化膜６１，６２
の一部の６８，６９，７０を選択的に残す。この
時、酸化膜６４を同時に除去する。その後、窒化
膜６８，６９，７０をマスクとしてBSG膜７１
を堆積し、熱拡散によりボロンを拡散してnpnト
ランジスタのグラフトベース７２を形成する。こ
の時、同時にpnpトランジスタのコレクタコンタ
クト領域６０にもボロンが拡散される。次に同図
Ｅに示すように、BSG膜７１を除去後、窒化膜
のうち、６９及び６８の一部の７３及び７０の一
部の７４，７５をフオトエツチング法により選択
的に残して、全面酸化を行ない、表面の酸化膜７
６を約300nｍ程度形成する。その後、窒化膜６
９，７３，７４の上をレジスト７７で覆い、窒化
膜７５を通して、ボロンを加速エネルギー
40KeV、ドーズ量５×10¹⁴原子／cm²でイオン注入
し、pnpトランシスタのエミツタ７８を形成す
る。この時、レジスト７７の形成におけるマスク
合せ余裕は厳しくなくてよい。このようにpnpト
ランジスタのエミツタをnpnトランジスタのグラ
フトベースあるいは活性ベースの形成と切り離し
て形成するようにしたことにより、pnpトランジ
スタのエミツタ濃度を高くすることが可能とな
り、それに共ないpnpトランジスタのベース濃度
を従来のものより高くすることが可能となり、高
い電流増幅率を有し、しかもパンチスルー電圧の
高いpnpトランジスタを形成することができる。
次に同図Ｆに示すように、レジスト７７を除去
後、再度レジスト７９をnpnトランジスタの全面
及び窒化膜７３の上を覆うように形成し、窒化膜
６９を通して、ボロンを加速エネルギー４０
KeV、ドーズ量１×10¹⁴原子／cm²でイオン注入
し、1000℃30分程度のドライブインを行ないnpn
トランジスタの活性ベース８０を形成する。次に
同図Ｇに示すように、レジスト７９を除去後、再
度レジスト８１を窒化膜７５の上を覆うように形
成し、窒化膜６９，７３，７４を通して、ヒ素を
加速エネルギー130KeV、ドーズ量７×10¹⁵原
子／cm²でイオン注入し、1000℃20分程度のドライ
ブインを行ないnpnトランジスタのエミツタ８２
及びpnpトランジスタのベースコンタクト領域８
３を形成する。また、npnトランジスタのコレク
タコンタクト領域６７内にもヒ素が注入される。
なお、この場合、npnトランジスタのコレクタコ
ンタクト及びpnpトランジスタのベースコンタク
トがオーミツクとなるように、pnpトランジスタ
のベース６６形成時のリンのドーズ量を十分大き
くしておけば、再度レジスト８１を形成する必要
がなくなり、レジスト７９をマスクとして、ボロ
ンのイオン注入に引き続いてヒ素のイオン注入を
行なうことも可能である。もちろん、この場合
pnpトランジスタの電流増幅率を所定の値にする
ために、pnpトランジスタのエミツタ７８形成時
のボロンのドーズ量も大きくする必要がある。次
に同図Ｈに示すように、レジスト８１を除去後、
窒化膜６９，７３，７４，７５を除去し、さらに
フオトマスクを用いてpnpトランジスタのコレク
タコンタクトホール、npnトランジスタのベース
コンタクトホールを開孔し、それぞれの電極８
４，８５，８６，８７，８８，８９を形成して、
この装置は完成する。

以上のように本実施例によれば、マスク合せ余
裕を考慮することなくレジスト７７を形成した
後、窒化膜７５のみを通してボロンのイオン注入
を行ない、pnpトランジスタの形成とは独立に
pnpトランジスタのエミツタ７８を形成すること
により、pnpトランジスタのエミツタ７８を高濃
度にすることができ、それによつてベース６６も
高濃度にすることができるため、高い電流増幅率
を有し、しかも高い電流増幅率を得るためにベー
ス幅を小さくしても十分高いパンチスルー電圧が
得られる。さらにベース６６を高濃度にすること
ができるため、ベース抵抗を小さくすることがで
きる。また、pnpトランジスタのベースコンタク
ト及びエミツタコンタクト等をセルフアライン化
し、高密度化するという従来の特徴はそのまま保
たれている。このように従来の特徴を保ちつつ、
pnpトランジスタのエミツタ７８を高濃度で形成
できるようにして、高密度で高周波動作可能な
npn及びpnpトランジスタを一体化したバイポー
ラLSIを得ることができる。

発明の効果 以上のように本発明は、マスク合せ余裕を考慮
することなく形成できるマスク層を用いて、pnp
トランジスタのエミツタとなる領域上の耐酸化性
被膜のみを通して、一方導電性の高濃度不純物イ
オンをイオン注入することにより、npnトランジ
スタの形成条件に制約されない高濃度エミツタを
形成できるようにし、それによつてpnpトランジ
スタのベースも高濃度にすることができ、ベース
抵抗が小さく、また高い電流増幅率を有し、しか
もそのためにベース幅を小さくしても十分高いパ
イチスルー電圧が得られ、その結果、エミツタ・
ベースを浅く形成できるために高周波動作が可能
な縦形pnpトランジスタ形成が可能となり、npn、
pnpトランジスタを一体化した高周波バイポーラ
LSIを実現できる。

さらに本発明は、pnpトランジスタのベース、
エミツタをイオン注入で形成しており、しかも、
エミツタ形成後その表面が酸化されることがない
ため、電流増幅率の制御性が良く、バラツキの小
ない高精度のpnpトランジスタが実現できるとい
う効果がある。

また本発明ではnpnトランジスタのコレクタコ
ンタクト及びエミツタコンタクト、pnpトランジ
スタのベースコンタクト及びエミツタコンタクト
がセルフアライン方式であることによつて高密度
のバイポーラLSIが実現できる。

【図面の簡単な説明】

第１図Ａ〜Ｄは集積回路のための縦形pnpトラ
ンジスタの第１の従来例を示す製造工程断面図、
第２図Ａ〜Ｆはnpn及びpnpトランジスタを一体
化した第２の従来例を示す製造工程断面図、第３
図Ａ〜Ｈは本発明の半導体装置の実施例の製造工
程断面図である。 ４……ｐ形埋込領域、６０……pnpトランジス
タのコレクタ、６５……pnpトランジスタのベー
ス、６９，７３，７４，７５……窒化膜、７７…
…レジスト、７８……pnpトランジスタのエミツ
タ。

Claims (1)

1. 【特許請求の範囲】 １ 一方導電型の半導体基板上に、他方導電型の
   第１の埋込領域を形成する工程と、 前記第１の埋込領域の所定位置にpnpトランジ
   スタの埋込領域となる一方導電型の第２の埋込領
   域を形成する工程と、 前記半導体基板上に他方導電型のエピタキシヤ
   ル層を形成する工程と、 前記エピタキシヤル層の所定位置にpnpトラン
   ジスタの一方導電型のコレクタコンタクト領域を
   形成し、前記第２の埋込領域に接続する工程と、 前記エピタキシヤル層の所定位置にpnpトラン
   ジスタの他方導電型のベース領域およびnpnトラ
   ンジスタの他方導電型のコレクタコンタクト領域
   を同時に形成する工程と、 前記エピタキシヤル層の所定位置にnpnトラン
   ジスタの一方導電型のグラフトベース領域を形成
   する工程と、 前記エピタキシヤル層のうち少なくともnpnト
   ランジスタのエミツタとなる領域上および前記コ
   レクタコンタクト領域上、pnpトランジスタのエ
   ミツタとなる領域上およびベースコンタクトとな
   る領域上に選択的に耐酸化性被膜を形成した後、
   前記耐酸化性被膜をマスクとして選択酸化を行な
   い酸化膜を形成する工程と、 第１のマスク層を用いてpnpトランジスタのエ
   ミツタとなる領域上の前記耐酸化性被膜を通して
   一方導電型の不純物を選択的にイオン注入してエ
   ミツタ領域を形成する工程と、 第２のマスク層を用いてnpnトランジスタのエ
   ミツタとなる領域上の前記耐酸化性被膜を通して
   一方導電型の不純物を選択的にイオン注入して活
   性ベースを形成する工程と、 第３のマスク層を用いてnpnトランジスタのエ
   ミツタとなる領域上、前記コレクタコンタクト領
   域上およびpnpトランジスタのベースコンタクト
   となる領域上の前記耐酸化性被膜を通して他方導
   電型の不純物を選択的にイオン注入し、npnトラ
   ンジスタのエミツタ領域、コレクタコンタクト領
   域およびpnpトランジスタのベースコンタクト領
   域を同時に形成する工程とを少なくとも含むこと
   を特徴とする半導体装置の製造方法。 ２ pnpトランジスタのエミツタ濃度がnpnトラ
   ンジスタの活性ベースの濃度に比べて高いことを
   特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。