JPH0685052A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0685052A JPH0685052A JP23671692A JP23671692A JPH0685052A JP H0685052 A JPH0685052 A JP H0685052A JP 23671692 A JP23671692 A JP 23671692A JP 23671692 A JP23671692 A JP 23671692A JP H0685052 A JPH0685052 A JP H0685052A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ion implantation
- impurities
- semiconductor device
- thermal diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】素子間分離の為の絶縁分離層の不純物濃度を、
熱処理条件を変える事なく所望の不純物量とすることが
出来る絶縁分離層の形成方法を提供することにある。 【構成】フィールド絶縁膜２に開孔した部分に、イオン
注入を行ない、イオン注入層５を形成し、次に、同じ開
孔部に、熱拡散によって、イオン注入と同じ導電型の不
純物を拡散し、イオン注入＋熱拡散層６を形成する。次
に、熱処理によって押し込み、絶縁分離層７を形成す
る。
熱処理条件を変える事なく所望の不純物量とすることが
出来る絶縁分離層の形成方法を提供することにある。 【構成】フィールド絶縁膜２に開孔した部分に、イオン
注入を行ない、イオン注入層５を形成し、次に、同じ開
孔部に、熱拡散によって、イオン注入と同じ導電型の不
純物を拡散し、イオン注入＋熱拡散層６を形成する。次
に、熱処理によって押し込み、絶縁分離層７を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に素子分離の為の絶縁分離層の形成方法に関
する。
に関し、特に素子分離の為の絶縁分離層の形成方法に関
する。
【０００２】
【従来の技術】従来の素子間分離の為の絶縁分離層の形
成は、熱拡散もしくは、イオン注入のどちらか一方を使
用し、不純物を拡散する方法が行なわれている。図２
は、従来の半導体装置の製造方法に於ける、絶縁分離層
の形成方法を説明するために工程順に示した半導体素子
の断面図である。従来の半導体装置の製造方法に依れ
ば、まず、図２（ａ）に示す様に、第１導電型の半導体
基板４の上に、第１導電型と逆の導電型を持つ、第２導
電型のエピタキシャル層３上に形成されたフィールド絶
縁膜２を、レジスト１をパターニングし、そのレジスト
をマスクとしてフィールド絶縁膜を所望のパターニング
に開孔する。ついで、図２（ｂ）に示す様に第１導電型
の不純物を熱拡散、もしくはイオン注入によって、拡散
層８を形成する。次に図２（ｃ）に示す様に、熱処理に
よって拡散層８を押し込み、絶縁分離層７を形成する。
成は、熱拡散もしくは、イオン注入のどちらか一方を使
用し、不純物を拡散する方法が行なわれている。図２
は、従来の半導体装置の製造方法に於ける、絶縁分離層
の形成方法を説明するために工程順に示した半導体素子
の断面図である。従来の半導体装置の製造方法に依れ
ば、まず、図２（ａ）に示す様に、第１導電型の半導体
基板４の上に、第１導電型と逆の導電型を持つ、第２導
電型のエピタキシャル層３上に形成されたフィールド絶
縁膜２を、レジスト１をパターニングし、そのレジスト
をマスクとしてフィールド絶縁膜を所望のパターニング
に開孔する。ついで、図２（ｂ）に示す様に第１導電型
の不純物を熱拡散、もしくはイオン注入によって、拡散
層８を形成する。次に図２（ｃ）に示す様に、熱処理に
よって拡散層８を押し込み、絶縁分離層７を形成する。
【０００３】又、絶縁分離層の不純物量を増やす為に
は、通常、イオン注入の不純物量を増やすか、熱拡散層
の時間及び温度を変更する事により所望の不純物量とす
る。特に不純物量を多くし、ρs 値を数オーム〜数十オ
ームにする為には熱拡散による方法が一般的である。図
４にその一例のＳＩＭＳ分析プロファイルを示す。
は、通常、イオン注入の不純物量を増やすか、熱拡散層
の時間及び温度を変更する事により所望の不純物量とす
る。特に不純物量を多くし、ρs 値を数オーム〜数十オ
ームにする為には熱拡散による方法が一般的である。図
４にその一例のＳＩＭＳ分析プロファイルを示す。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、絶縁分離層の不純物量を上
げようとする場合、熱拡散の時間を長くする。もしくは
温度を上げる方法がとられる為、半導体基板４の不純物
がはい上がり、エピタキシャル層３の実行厚さが薄くな
り、素子特性が変動するという問題があった。特に、高
周波用のトランジスタを作成する場合、エピタキシャル
層の厚さを薄くするが、この様な素子を製造する場合
に、エピタキシャル層の厚さが薄くなると元来薄いエピ
タキシャルであるため厚さの変動はより大きくなり、特
性への影響が大きい。
半導体装置の製造方法では、絶縁分離層の不純物量を上
げようとする場合、熱拡散の時間を長くする。もしくは
温度を上げる方法がとられる為、半導体基板４の不純物
がはい上がり、エピタキシャル層３の実行厚さが薄くな
り、素子特性が変動するという問題があった。特に、高
周波用のトランジスタを作成する場合、エピタキシャル
層の厚さを薄くするが、この様な素子を製造する場合
に、エピタキシャル層の厚さが薄くなると元来薄いエピ
タキシャルであるため厚さの変動はより大きくなり、特
性への影響が大きい。
【０００５】本発明の目的は、素子間分離の為の絶縁分
離層の不純物濃度を、熱処理条件を変えることなく、所
望の不純物量とすることができる半導体装置の製造方法
を提供することにある。
離層の不純物濃度を、熱処理条件を変えることなく、所
望の不純物量とすることができる半導体装置の製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板上に形成されたフィールド絶縁
膜を、パターニングされたホトレジストをマスクとして
エッチングし開孔する工程と、前記開孔部にイオン注入
により不純物を導入する工程と、前記開孔部にイオン注
入された不純物と同じ導電型の不純物を熱拡散により拡
散する工程と、熱処理を行い前記形成された拡散層を押
し込む工程とを含み、シリコン基板に絶縁分離層を形成
することを特徴として構成される。
造方法は、シリコン基板上に形成されたフィールド絶縁
膜を、パターニングされたホトレジストをマスクとして
エッチングし開孔する工程と、前記開孔部にイオン注入
により不純物を導入する工程と、前記開孔部にイオン注
入された不純物と同じ導電型の不純物を熱拡散により拡
散する工程と、熱処理を行い前記形成された拡散層を押
し込む工程とを含み、シリコン基板に絶縁分離層を形成
することを特徴として構成される。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を説明するために工程順
に示した半導体素子の断面図である。
る。図１は、本発明の一実施例を説明するために工程順
に示した半導体素子の断面図である。
【０００８】本実施例に依れば、図１（ａ）の様に、フ
ィールド絶縁膜２（３００ｎｍ）上に、レジスト１を所
望のパターンにパターニングし、公知のエッチング方法
により、図１（ｂ）の様にフィールド絶縁膜２をエッチ
ングし、拡散用の開孔部を形成する。次に開孔部の形成
されたフィールド絶縁膜２をマスク膜として第１導電型
半導体基板４と同じ第１導電型の不純物を、第１導電型
と逆の第２導電型のエピタキシャル層３に、所望の不純
物量を（加速電圧３０ｋｅＶ、不純物量５．０Ｅ１５ｃ
ｍ-2）イオン注入する。
ィールド絶縁膜２（３００ｎｍ）上に、レジスト１を所
望のパターンにパターニングし、公知のエッチング方法
により、図１（ｂ）の様にフィールド絶縁膜２をエッチ
ングし、拡散用の開孔部を形成する。次に開孔部の形成
されたフィールド絶縁膜２をマスク膜として第１導電型
半導体基板４と同じ第１導電型の不純物を、第１導電型
と逆の第２導電型のエピタキシャル層３に、所望の不純
物量を（加速電圧３０ｋｅＶ、不純物量５．０Ｅ１５ｃ
ｍ-2）イオン注入する。
【０００９】次に、図１（ｃ）の様に前記イオン注入を
した開孔部に、熱拡散（１０１０℃）によってイオン注
入された不純物と同じ導電型の第１導電型の不純物を拡
散し、イオン注入＋熱拡散層６を、形成する。
した開孔部に、熱拡散（１０１０℃）によってイオン注
入された不純物と同じ導電型の第１導電型の不純物を拡
散し、イオン注入＋熱拡散層６を、形成する。
【００１０】次に、図１（ｄ）の様に熱処理（１０００
℃）によって拡散層を押し込み、絶縁分離層７を形成す
る。
℃）によって拡散層を押し込み、絶縁分離層７を形成す
る。
【００１１】図３に、熱拡散は同一条件で、前記、イオ
ン注入の不純物量を変えた場合のＳＩＭＳ分析プロファ
イルを示す。この結果によれば、Ｄｅｐｔｈ０．４μｍ
に不純物プロファイルの濃度ピークがあるが、熱拡散条
件を変える事なく、イオン注入の不純物量を変える事の
みによって不純物の濃度を上げる事ができている。
ン注入の不純物量を変えた場合のＳＩＭＳ分析プロファ
イルを示す。この結果によれば、Ｄｅｐｔｈ０．４μｍ
に不純物プロファイルの濃度ピークがあるが、熱拡散条
件を変える事なく、イオン注入の不純物量を変える事の
みによって不純物の濃度を上げる事ができている。
【００１２】
【発明の効果】以上、詳細に説明した様に、本発明に依
れば、絶縁分離層の形成に於いて、熱処理の時間、温度
を変える事なく、絶縁分離層の不純物量を増やす事がで
き、素子特性の変動を防止できるという結果を有する。
れば、絶縁分離層の形成に於いて、熱処理の時間、温度
を変える事なく、絶縁分離層の不純物量を増やす事がで
き、素子特性の変動を防止できるという結果を有する。
【図１】本発明の一実施例を説明するために工程順に示
した半導体素子の断面図である。
した半導体素子の断面図である。
【図２】従来の半導体装置の製造方法を説明するために
工程順に示した半導体素子の断面図である。
工程順に示した半導体素子の断面図である。
【図３】本発明の具体的実施例のＳＩＭＳ分析プロファ
イルである。
イルである。
【図４】従来の半導体装置の製造方法に於けるＳＩＭＳ
分析プロファイルである。
分析プロファイルである。
１ レジスト ２ フィールド絶縁膜 ３ エピタキシャル層 ４ 基板 ５ イオン注入層 ６ イオン注入＋熱拡散層 ７ 絶縁分離層 ８ 拡散層
Claims (1)
- 【請求項１】 シリコン基板上に形成されたフィールド
絶縁膜を、パターニングされたホトレジストをマスクと
してエッチングし開孔する工程と、前記開孔部にイオン
注入により不純物を導入する工程と、前記開孔部にイオ
ン注入された不純物と同じ導電型の不純物を熱拡散によ
り拡散する工程と、熱処理を行い形成された前記拡散層
を押し込む工程とを含みシリコン基板上に絶縁分離層を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23671692A JPH0685052A (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23671692A JPH0685052A (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685052A true JPH0685052A (ja) | 1994-03-25 |
Family
ID=17004720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23671692A Withdrawn JPH0685052A (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736543A1 (de) * | 1986-10-28 | 1988-05-05 | Nippon Abs Ltd | Antiblockiersystem fuer fahrzeugbremsen |
-
1992
- 1992-09-04 JP JP23671692A patent/JPH0685052A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736543A1 (de) * | 1986-10-28 | 1988-05-05 | Nippon Abs Ltd | Antiblockiersystem fuer fahrzeugbremsen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| KR940009360B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4879252A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
| JPH0697185A (ja) | 半導体装置 | |
| US4155778A (en) | Forming semiconductor devices having ion implanted and diffused regions | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPH07142419A (ja) | 半導体装置の製造方法 | |
| JPH0685052A (ja) | 半導体装置の製造方法 | |
| JPH0756870B2 (ja) | 半導体装置の製造方法 | |
| JP2614519B2 (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| KR100236049B1 (ko) | 바이폴라 트랜지스터 및 이의 제조방법 | |
| JPH0550856B2 (ja) | ||
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0897226A (ja) | Ｐｎｐトランジスタ、半導体集積回路、半導体装置の製造方法及び半導体集積回路の製造方法 | |
| JPH05121421A (ja) | 半導体装置の製造方法 | |
| JPH07115173A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |