KR100198672B1 - 바이폴라 트랜지스터의 이중 격리영역 형성방법 - Google Patents

바이폴라 트랜지스터의 이중 격리영역 형성방법 Download PDF

Info

Publication number
KR100198672B1
KR100198672B1 KR1019960061257A KR19960061257A KR100198672B1 KR 100198672 B1 KR100198672 B1 KR 100198672B1 KR 1019960061257 A KR1019960061257 A KR 1019960061257A KR 19960061257 A KR19960061257 A KR 19960061257A KR 100198672 B1 KR100198672 B1 KR 100198672B1
Authority
KR
South Korea
Prior art keywords
forming
region
isolation region
conductive
bipolar transistor
Prior art date
Application number
KR1019960061257A
Other languages
English (en)
Other versions
KR19980043410A (ko
Inventor
권수식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960061257A priority Critical patent/KR100198672B1/ko
Publication of KR19980043410A publication Critical patent/KR19980043410A/ko
Application granted granted Critical
Publication of KR100198672B1 publication Critical patent/KR100198672B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

바이폴라 트랜지스터에 관한 것으로 특히 공적을 단수화하기에 적당한 바이폴라 트랜지스터의 이중 격리영역 형성방법에 대한 것이다. 이와 같은 바이폴라 트랜지스터의 이중 격리영역 형성방법은 제1도전형 기판에 제2도전형 매몰층 형성하는 단계, 제2도전형 매몰층의 양측 제1도전형 기판상에 하부 격리영역 형성하는 단계, 전면에 제2도전형 에피층 형성하는 단계, 제2도전형 에피층의 소정 영역에 베이스 영역을 형성시킴과 동시에 하부 격리영역과 연결되도록 상부 격리영역을 형성하는 단계, 베이스 영역 내의 소정부분에 에미터 영역을 형성하고 제2도전형 에피층 내에 콜렉터 영역을 형성하는 단계를 포함하여 형성한다.

Description

바이폴라 트랜지스터의 이중 격리영역 형성방법
본 발명은 바이폴라 트랜지스터에 관한 것으로 특히 공정을 단순화하기에 적당한 바이폴라 트랜지스터의 이중 격리영역 형성방법에 대한 것이다.
이하 첨부 도면을 참조하여 종래의 바이폴라 트랜지스터의 이중 격리영역 형성방법을 설명하면 다음과 같다.
제1도는 종래 바이폴라 트랜지스터의 이중 격리영역을 형성하기 위한 공정단면도이다.
먼저 종래의 바이폴라 트랜지스터의 이중 격리영역 형성방법은 제1a도에 도시한 바와 같이 상기 P형 기판(1)의 소정 영역에 N+ 매몰층(2)을 형성하고 전면에 제1산화막(3)을 증착하고 감광막(4)을 도포한 후 노광 및 현상 공정으로 상기 N+ 매몰층(2)의 양측 P형 기판(1)의 소정 영역이 드러나도륵 선택적으로 패터닝한다.
이후에 패터닝된 감광막(4)을 마스크로 이용하여 드러난 P형 기판(1)에 P형 이온을 주입하여 하부 격리영역(5a, 5b)을 형성한다.
제1b도에 도시한 바와 같이 감광막(4)을 제거한 후 전면에 제1N형 에피층(6)을 형성한다. 그리고 전면에 제2산화막(1)을 형성한다.
제1c도에 도시한 바와 같이 전면에 감광막(S)을 도포한 후 노광 및 현상공정으로 상기 하부 격리영역(5a, 5b) 상부의 상기 감광막(8)을 패터닝한다. 그리고 패터닝된 감광막(8)을 마스크로 이용하여 상기 제1N형 에피층(6)이 드러나도록 상기 제2산화막(7)을 제거한 후 드러난 제1N형 에피층(6)에 P형 이온을 주입한다.
제1d도에 도시한 바와 같이 열 확산공정을 통해 상부 격리영역(9a, 9b)과 하부 격리영역(5a, 5b)을 연결시킨 후 상기 감광막(8)과 제2산화막(7)을 제거한다. 그리고 전면에 제3 산화막(10)을 증착하고 감광막(11)을 도포한 후 노광 및 현상 공정으로 베이스 영역을 정의하여 감광막(11)을 패터닝한다. 그리고 패터닝된 감광막(11)을 마스크로 이용하여 제3 산화막(10)을 식각하여 드러난 제1N형 에피층(6)에 P형 이온을 주입한 후 확산 공정으로 베이스 영역(12)을 형성한다.
다음으로 제1e도에 도시한 바와 같이 감광막(11)과 제3산화막(10)을 제거하고 전면에 제4 산화막을 증착하고 감광막을 도포한 후 노광 및 현상 공정으로 베이스 영역(12)의 소정 영역과 에피층의 소정 영역을 선택적으로 패터닝하여 패터닝된 감광막을 마스크로 상기 소정 영역에 N+ 이온을 주입하여 에미터 영역(13)과 콜렉터 영역(14)을 형성한다. 이와 같은 방법을 통해 종래의 바이폴라 트랜지스터의 이중 격리영역 형성 공정을 완료한다.
종래의 바이폴라 트랜지스터의 이중 격리영역 형성방법은 다음과 같은 문제가 있다.
이중 격리영역을 형성하기 위하여 상부 격리 영역과 하부 격리 영역 형성을 위한 두 번의 격리 공정이 필요하므로 식각 공정과 이온 주입 공정이 추가되어 생산성이 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 공정 스텝을 줄이기에 적당한 바이폴라 트랜지스터의 이중 격리영역 형성방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 종래 바이폴라 트랜지스터의 이중 격리영역을 형성하기 위한 공정단면도.
제2a도 내지 제2e도는 본 발명 바이폴라 트랜지스터의 이중 격리영역을 형성한기 위한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : P형 기판 22 : N+ 매몰층
23 : 제1산화막 24, 28, 31 : 감광막
25a, 25b : 하부 격리영역 26 : N형 에피층
27 : 제2산화막 29a, 29c : 상부 격리영역
29b : 베이스 영역 30 : 제3산화막
32 : 에미터 영역 33 : 콜렉터 영역
상기와 같은 목적을 달성하기 위한 본 발명 바이폴라 트랜지스터의 이중 격리영역 형성방법은 제1도전형 기판에 제2도전형 매몰층 형성하는 단계, 상기 제2도전형 매몰층의 양측 제1도전형 기판상에 하부 격리영역 형성하는단계, 상기 전면에 제2도전형 에피층 형성하는 단계, 상기 제2도전형 에피층의 소정 영역에 베이스 영역을 형성시킴과 동시에 상기 하부 격리영역과 연결되도록 상부 격리영역을 형성하는 단계, 상기 베이스 영역 내의 소정부분에 에미터 영역을 형성하고 상기 제2도전형 에피층 내에 콜렉터 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명 바이폴라 트랜지스터의 이중 격리영역 형성방법을 설명하면 다음과 같다.
제2도는 본 발명 바이폴라 트랜지스터의 이중 격리영역을 형성하기 위한 공정 단면도이다.
본 발명 바이폴라 트랜지스터의 이중 격리영역을 형성하기 위한 방법은 먼저 제2도a에 도시한 바와 같이 P형 기판(21)에 화학기상 증착법(CVD)으로 산화막을 증착하고 감광막을 도포한 후 노광 및 현상 공정으로 감광막을 선택적으로 패터닝하여 패터닝된 감광막을 마스크로 이용하여 산화막을 제거하고 감광막을 제거한다.
그리고 드러난 P형 기판(21)에 N+형 불순물 이온을 주입한다. 이어서 열공정을 통해 전면에 산화막을 형성시킨 후 N+형 불순물 이온이 주입된 산화막을 에치백으로 제거한다.(도면에는 도시되지 않았음)
다음으로 어닐링하여 N+ 매몰층(22)을 형성한다.
이어서 전면에 화학 기상 증착법(CVD)으로 제1산화막(23)을 증착한 후 전면에 감광막(24)을 도포하여 노광 및 현상 공정으로 N+매몰층(22)의 양측이 남도록 선택적으로 패터닝한 후 패터닝된 감광막(24)을 마스크로 하여 산화막을 제거한다.
이후에 P형 불순물 이온을 P형 기판(21)에 주입하여 하부 격리영역(25a, 25b)을 형성하고 다음에 감광막(24)과 제1산화막(23)을 차례로 제거한다.
그리고 제2b도에 도시된 바와 같이 전면에 N형 에피층(26)을 전면에 증착한 후 전면에 화학기상 증착법으로 제2산화막(27)을 증착한다.
다음으로 제2c도에 도시한 바와 같이 전면에 감광막(28)을 도포한 후 감광막(28)을 노광 및 현상 공정으로 베이스를 형성 시킬 부분과 하부 격리영역(25a, 25b)과 연결될 상부 격리영역 형성 부분을 선택적으로 패터닝한다.
이후에 패터닝된 감광막(28)을 마스크로 이용하여 상기 제2산화막(27)을 N형 에피층(26)이 드러나도록 이방성 식각하고 드러난 N형 에피층(26)에 P형 불순물 이온을 주입한다.
그리고 제2d도에 도시된 바와 같이 열 확산 공정을 통하여 베이스 영역(29b)을 형성하는 동시에 상부 격리영역(29a, 29c)이 하부 격리영역(25a, 25b)과 연결되어 소자를 격리시키게 된다.
이후에 상기 감광막(28)과 제2산화막(27)을 제거한 후 전면에 제3산화막(30)을 증착한다.
그리고 제2e도에 도시된 바와 같이 전면에 감광막을 도포하여 노광 및 현상공정으로 선택적으로 패터닝한 후 패터닝된 감광막을 마스크로 이용하여 베이스 영역(29b) 내의 소정 영역과 N형 에피층(26) 내의 소정 영역에 N+ 이온을 주입한 후 열확산하여 에미터 영역(32)과 콜렉터 영역(33)을 형성하고 감광막을 제거한다.
이와 같은 과정을 통하여 븐 발명에 따른 바이폴라 트랜지스터의 이중 격리영역 형성 공정이 완료된다.
상기와 같이 제조된 븐 발명 바이폴라 트랜지스터의 이중 격리영역 형성방법은 다음과 같은 효과가 있다.
상부 격리영역 형성을 베이스 영역 형성 마스크를 이용하여 함께 형성하므로 마스크 공정과 식각공정을 줄일 수있으므로 생산성이 향상되고 이에 따라 시장경쟁력도 높일 수 있다.

Claims (4)

  1. 제1도전형 기판에 제2도전형 매몰층 형성하는 단계; 상기 제2도전형 매몰층의 양측 제1도전형 기판상에 하부 격리영역 형성하는 단계; 상기 전면에 제2도전형 에피층 형성하는 단계; 상기 제2 도전형 에피층의 소정 영역에 베이스 영역을 형성시킴과 동시에 상기 하부 격리영역과 연결되도록 상부 격리영역을 형성하는 단계; 상기 베이스 영역 내의 소정부분에 에미터 영역을 형성하고 상기 제2도전형 에피층 내에 콜렉터 영역을 형성하는 단계를 포함함을 특징으로 하는 바이폴라 트랜지스터의 이중 격리영역 형성방법.
  2. 제1항에 있어서, 상기 상부 격리영역과 하부 격리 영역은 P형 이온으로 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 이중 격리영역 형성방법.
  3. 제1항에 있어서, 상기 상부 격리영역과 상기 베이스 영역은 이방성 식각으로 동시에 오픈 시켜서 형성함을 특징으로 하는 바이폴라 트랜지스터의 이중 격리영역 형성방법.
  4. 제1항과 제3항에 있어서, 오픈된 상기 상부 격리영역과 베이스 영역에 동시에 P형 이온을 주입한 후 확산공정을 통해 상기 하부 격리영역과 상기 상부 격리영역을 연결시켜서 소자를 격리시킴을 특징으로 하는 바이폴라 트랜지스터의 이중 격리영역 형성방법.
KR1019960061257A 1996-12-03 1996-12-03 바이폴라 트랜지스터의 이중 격리영역 형성방법 KR100198672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061257A KR100198672B1 (ko) 1996-12-03 1996-12-03 바이폴라 트랜지스터의 이중 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061257A KR100198672B1 (ko) 1996-12-03 1996-12-03 바이폴라 트랜지스터의 이중 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR19980043410A KR19980043410A (ko) 1998-09-05
KR100198672B1 true KR100198672B1 (ko) 1999-06-15

Family

ID=19485533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061257A KR100198672B1 (ko) 1996-12-03 1996-12-03 바이폴라 트랜지스터의 이중 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR100198672B1 (ko)

Also Published As

Publication number Publication date
KR19980043410A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
JPH02125623A (ja) 自己整合トランジスタの製造方法
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
US4866000A (en) Fabrication method for semiconductor integrated circuits
EP0732746B1 (en) Method of manufacturing a complementary bipolar transistor integrated circuit
KR100198672B1 (ko) 바이폴라 트랜지스터의 이중 격리영역 형성방법
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
JP3062597B2 (ja) 半導体装置の製造方法
KR100186513B1 (ko) 반도체 소자의 제조방법
KR100236049B1 (ko) 바이폴라 트랜지스터 및 이의 제조방법
JP2624365B2 (ja) 半導体装置の製造方法
KR930011464B1 (ko) 바이폴라 트랜지스터 제조방법
JP2594697B2 (ja) 半導体装置の製造方法
JPH0554263B2 (ko)
KR0178994B1 (ko) 접합격리영역 형성방법
KR19980037655A (ko) 바이폴라 트랜지스터의 매몰층 형성방법
JP2658983B2 (ja) 半導体装置の製造方法
JPS62281367A (ja) 半導体装置の製造方法
JPH0579186B2 (ko)
JPH0685052A (ja) 半導体装置の製造方法
JPH061815B2 (ja) 半導体装置の製造方法
JPH0233932A (ja) 半導体装置の製造方法
JPS61147575A (ja) 半導体装置の製造方法
JPH0745631A (ja) バイポーラトランジスタの製造方法
JPH04245438A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee