JPH0233932A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にウォルドエ
ミッタ、ウォルドベース構造のトランジスタの製造方法
に関する。

〔従来の技術〕

従来のこの種の半導体装置の製造方法を、第３図（ａ）
乃至第３図（ｅ）を用いて工程順に説明する。

先ず、第３図（ａ）のように、Ｐ型半導体基板ｌ上にＮ
型エピタキシャル層２を成長し、この上に約ｌｔ１ｍの
厚い絶縁分離Ｓｉｎ、膜３を形成し、また素子形成領域
に約２０００人の薄いＳｉＯ□膜４を形成する。その後
、エネルギー５０ＫｅＶのイオン注入によりエピタキシ
ャルＮ２にボロンを導入し、Ｐ型活性ベース領域９を形
成する。

次に、第３図（ｂ）のように、全面に約３５００人の多
結晶シリコン膜５を減圧ＣＶＤにより成長し、フォトレ
ジスト１５をマスクにしてグラフトベース形成領域上の
多結晶シリコン膜５をＣＦ、等のドライエツチングで除
去する。その後、多結晶シリコン膜５をマスクにして、
薄いＳｉＯ□膜４を通してエネルギー６０ＫｅＶのイオ
ン注入によりボロンを導入し、Ｐ型グラフトベース領域
８を形成する。

次いで、第３図（Ｃ）のように、前記フォトレジスト１
５を除去し、かつ多結晶シリコン膜５を弗硝酸等のウェ
ットエツチングで全面除去した上で、改めて全面に薄い
ＳｉＯ□膜１６膜形６する。

そして、フォトレジスト１７をマスクにしてエミッタ形
成領域の薄い５ｉｆｔ膜１６をＣＦ　ａ等でドライエツ
チングする。

次に、第３図（ｄ）のように、フォトレジスト１７を除
去した後、約２５００人の多結晶シリコン膜１３を減圧
ＣＶＤにより成長し、多結晶シリコン膜１３にエネルギ
ー７０ＫｅＶでヒ素をイオン注入する。

しかる上で、第３図（ｅ）のように、熱処理を行うこと
により多結晶シリコン膜１３からヒ素がベース領域に拡
散されエミッタ領域１４が形成される。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法は、活性ベース領
域９を絶縁分離Ｓｉｎ、膜３等をマスクとしたイオン注
入により形成しているため、絶縁分離ＳｉＯ□膜３の端
部のバーヅビーク形状によって、該絶縁分離５ｉＯｚ膜
３の端部におけるベース深さが他の部分よりも浅くなる
。また、エミッタ形成領域のＳｉＯ□膜１６膜形６イエ
ツチングすることにより同時に半導体基板１の表面もエ
ツチングされ、ベース深さが更に浅くなる。したがって
、この後に多結晶シリコン膜１３を通して拡散されるヒ
素がベース領域内に略均等な深さに拡散されてエミッタ
領域１４が形成されると、上述した絶縁分離５ｉＯｚ膜
３の端部におけるベース幅が狭くなり、エミッタ・コレ
クタ間でリークが生じ易くなるという問題がある。

本発明は絶縁分離Ｓｉｎ、膜の端部におけるベース幅の
低減を防止した半導体装置の製造方法を提供することを
目的としている。

〔課題を解決する。ための手段〕

本発明の半導体装置の製造方法は、半導体基板のベース
形成領域を選択的に露呈させる工程と、この半導体基板
上に多結晶シリコン膜を形成し、かつこの多結晶シリコ
ン膜に一導電型の不純物を導入する工程と、前記多結晶
シリコン膜がら半導体基板に不純物を拡散してベース領
域を形成する工程と、前記多結晶シリコンを酸化した上
で・ウェットエツチングにより除去し、改めて半導体基
板のエミッタ形成領域に多結晶シリコン膜を形成する工
程と、この多結晶シリコン膜に逆導電型の不純物を導入
する工程と、この多結晶シリコン膜から前記ベース領域
に不純物を拡散してエミッタ領域を形成する工程とを含
んでいる。

〔作用〕

上述した製造方法では、ベース領域を多結晶シリコン膜
からの不純物拡散で形成しているので、ベース領域端部
における接合深さの低減を防止でき、また多結晶シリコ
ン膜を酸化した上でウェットエンチングにより除去して
いるので、半導体基板表面のエツチングを防いでベース
領域の接合深さの低減を更に防止し、ベース領域端部に
おけるベース幅の低減を防止する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）乃至第１図（ｇ）は本発明の第１実施例を
製造工程順に示す断面図である。

先ず、第１図（ａ）のように、Ｐ型半導体基板１にＮ型
エピタキシャル層２を形成し、かつ約１μｍの厚しマ絶
縁分離５ｉＯ７膜３を形成し、素子形成領域に約２００
０人の薄いＳ　ｔ　Ｏ’ｚ膜４を形成する。

次に、第１図（ｂ）のように、素子形成領域の前記薄い
ＳｉＯ□膜４を弗酸等のウェットエツチングで除去した
後に、全面に多結晶シリコン膜５を減圧ＣＶＤで成長さ
せる。この多結晶シリコン膜５には、エネルギー４０Ｋ
ｅＶでボロンをイオン注入してドープする。

次いで、第１図（ｃ）のように、前記多結晶シリコン膜
５を９００″Ｃの熱処理により表面側を５００人程皮酸
化してＳ　ｉ　Ｏｚ膜６を形成し、かつこの上４：　Ｓ
　ｉ　３Ｎ、膜７を減圧ＣｖＤにより約３０００人成長
する。そして、図示を省略したフォトレジストをマスク
にして、グラフトベースを形成する領域のＳ　ｉ　ｘ　
Ｎ４膜７とＳｉＯ，膜６をＣＦ　ａ等のドライエツチン
グで除去する。更に、これらのＳ　ｉ　ｙ　Ｎ４膜７と
ＳｉＯ□膜６をマスクにして、エネルギー約７０ＫｅＶ
でエピタキシャル層２にボロンをイオン注入し、グラフ
トベース領域８を形成する。

次に、第１図（ｄ）のように、Ｓｉ、Ｎ、膜７とＳｉＯ
□膜６をそれぞれリン酸・弗酸等のウェットエツチング
で除去した上で、熱処理を行うことにより、多結晶シリ
コン膜５にドープされているボロンがグラフトベース領
域８内に拡散され活性ベース領域９が形成される。これ
と同時にグラフトベース領域８ではボロンの活性化が行
われる。

その後、多結晶シリコン膜５の上半分約１５００人は弗
硝酸液等によるウェットエツチングで除去する。

次いで、第１図（ｅ）のように、多結晶シリコン膜５を
９００°Ｃで熱処理して５ｉＯｚ膜１０として構成する
。この上にＣＶＤ法で約５０００人の厚さのＳｉ○２膜
１１膜形１した後、フォトレジスト１２をマスクにして
エミッタ形成領域上部のＣ■ＤＳｉＯｚ膜１１をＣＦ　
ａ等のドライエツチングで除去する。

次に、第１図（ｆ）のように、エミッタ形成領域のＳｉ
ｎ、膜１０と、残りのＣＶ　Ｄ　Ｓ　ｉ　Ｏ２膜１１を
弗酸等のウェットエツチングで除去した上で、減圧ＣＶ
Ｄにより約２５０ＯＡの多結晶シリコン膜１３を全面に
成長し、かつこの多結晶シリコン膜１３にはエネルギー
７０ＫｅＶのイオン注入によりヒ素をドープさせる。

しかる上で、第１図（ｇ）のように、熱処理を行ない、
多結晶シリコン１１Ａ１３からドープしたヒ素を拡散し
、エミッタ領域１４を形成する。

このようにして形成されるトランジスタでは、活性ベー
ス領域９は多結晶シリコン膜５にドープしたボロンを拡
散して形成しているので、絶縁分離ＳｉＯ□膜３の端部
においても活性ベース領域９の深さが低減されることは
ない。また、多結晶シリコン膜５は酸化した上でウェッ
トエツチングにより除去しているので、半導体基板１の
表面がエンチングされることは殆どなく、このエツチン
グによってベース領域の接合深さが低減されることもな
い。これにより、ベース領域の端部におけるベース幅を
他の部位と同程度に保ち、エミッタ・コレクタ間のリー
ク電流を減少でき、好適なトランジスタ特性を得ること
ができる。

第２図（ａ）乃至第２図（ｇ）は本発明の第２実施例を
工程順に示す断面図である。

先ず、第２図（ａ）及び第２図（ｂ）の工程は、第１図
（ａ）及び第１図（ｂ）の工程と同じ工程を行う。

次いで、第２図（ｃ）のように、全面に形成した多結晶
シリコン膜５を９００°Ｃで熱処理し、上側の約５００
人のみを酸化してＳ　ｉ　Ｏｚ膜６を形成する。また、
この上に減圧ＣＶＤ法により約３０００人の厚さの５ｉ
ｚＮ４膜７を形成する。そして、図外のフォトレジスト
をマスクにして、グラフトベース形成領域のＳｉ、Ｎ４
膜７及び３ｉ０ｚ膜６をＣＦ　ａ等のドライエツチング
により除去する。

更に、第１実施例に比較して低いエネルギーの４０Ｋｅ
Ｖでボロンをイオン注入してグラフトベース領域８を形
成する。このとき、多結晶シリコン膜５には更にボロン
がドープされる。

次に、第２図（ｄ）のように、５ｉｚＮ４膜７及びＳｉ
Ｏ□膜６を夫々リン酸、弗酸等のウェットエツチングで
除去した後、熱処理を行うことにより、多結晶シリコン
膜５からのボロンの拡散により、グラフトベース領域８
を拡大し°、かつ活性ベース領域９を形成する。このと
き、グラフトベース領域８はイオン注入した分だけ活性
ベース領域９よりも高濃度になる。

その後、多結晶シリコン膜５の上半分約１５００人を弗
硝酸液等のウェットエツチングで除去する。

以下、第２図（ｅ）乃至第２図（ｇ）は第１図（ｅ）乃
至第１図（ｇ）と同様であり、最終的に第２図（ｇ）の
ようにエミッタ領域１４を形成する。

この実施例では、第１実施例と同じ効果が得られるとと
もに、グラフトベース領域８も最終的には多結晶シリコ
ン膜５にドープしたボロンを拡散させて形成しているの
で、グラフトベース領域８のイオン注入における欠陥を
少な（でき、エミッタ・コレクタ間のリーク電流を更に
低減させることができる。

〔発明の効果〕

以上説明したように本発明は、ベース領域を多結晶シリ
コン膜からの不純物拡散で形成し、かつこの多結晶シリ
コン膜は酸化した上でウェットエツチングにより除去し
ているので、ベース領域端部におけるベース領域接合深
さの減少による実質的なベース幅の低減を防止し、エミ
ッタ・コレクタ間のリーク電流を防止したトランジスタ
を製造できる効果がある。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｇ）は本発明の第１実施例を
工程順に示す断面図、第２図（ａ）乃至第２図（ｇ）は
本発明の第２実施例を工程順に示す断面図、第３図（ａ
）乃至第３図（ｅ）は従来の製造方法を工程順に示す断
面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ型エピタキシャル
層、３・・・絶縁分離５ｉＯｚ膜、４・・・薄いＳｉＯ
□膜、５・・・多結晶シリコン膜、６・・・ＳｉＯ□膜
、　７・・・Ｓｉ、Ｎ、膜、８・・・グラフトベース領
域、９・・・活性ベース領域、１０・・・５ｉＯｚ膜、
１１・・・ＣＶＤ５ｉＯｚ膜、１２・・・フォトレジス
ト、１３・・・多結晶シリコン膜、１４・・・エミッタ
領域、１５・・・フォトレジスト、１６・・・ＳｉＯ□
膜、１７−・・フォトレジスト。 第１図 第２ 図 第 図 第２ 図 第３ 図

Claims (1)

【特許請求の範囲】
1. １、半導体基板のベース形成領域を選択的に露呈させる
   工程と、この半導体基板上に多結晶シリコン膜を形成し
   、かつこの多結晶シリコン膜に一導電型の不純物を導入
   する工程と、前記多結晶シリコン膜から半導体基板に不
   純物を拡散してベース領域を形成する工程と、前記多結
   晶シリコンを酸化した上でウェットエッチングにより除
   去し、改めて半導体基板のエミッタ形成領域に多結晶シ
   リコン膜を形成する工程と、この多結晶シリコン膜に逆
   導電型の不純物を導入する工程と、この多結晶シリコン
   膜から前記ベース領域に不純物を拡散してエミッタ領域
   を形成する工程とを含むことを特徴とする半導体装置の
   製造方法。