JPS5918674A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、詳しくはパイ？
−ラ集積回路の製造方法に係る。

〔発明の技術的背景〕

近年、ＬＳＩＫおける高集積化、高速化の要求は非常に
大きく、バイポーラ型半導体装置においても種々の技術
が開発されている。例えば、エミッタ領域を内部ペース
領域の一部を介して低抵抗の外部ペース領域で取シ囲ま
れるように形成すれば、エミッターペース間の接合容量
の増大を抑制し、かつ高い接合耐圧を有する高速で高信
頼性のバイポーラトランジスタを製造することができる
。

ところで、従来、上述した構造のバイポーラトランジス
タは例えば以下のような方法により製造されている。

まず、例えばＰ−型シリコン基板に部分的にＮ＋型型埋
領領域形成した後、全面ＫＮ型エピタキシャルＮ（コレ
クタ領域）を成長させる。次に、る。次いで、前記Ｎ型
コレクタ領域表面に薄い熱酸化膜を形成した後、イオン
注入によシＮ型コレクタ領域の一部にＰ−型不純物領域
（ペース領域）を形成する。つづいて、外部ペース領域
形成予定部上以外にホトレジストパターンを形成した後
、Ｐ型不純物をイオン注入する。つづいて、該ホトレジ
ス）　ノ４ターンを除去した熱処理を施してＰ型不純物
を電気的に活性とし、Ｐ＋型外部ペース領域及びこのＰ
型内部ペース領域に囲まれたＰ−型内部ペース領域を形
成する。つづいて、　ｐ”’型内部ベース領域のエミッ
タ領域形成予定部上以外にホトレジストパターンを形成
した後、前記熱酸化膜を選択的にエツチング除去して開
孔部を形成する。つづいて、全面に例えばＮ型不純物を
含む多結晶シリコンを堆積し、パターニングして前記開
孔部を覆うように多結晶シリコンノやターンを形成する
。つづかで、熱処理を施して該多結晶シリコンからＮ型
不純物を拡散させてＮ＋＋エミッタ領域を形成する。以
γ、通常の方法によシＡｔ等で電極を形成し、ＮＰＮパ
イＩ−ラトランジスタを製造する。

〔背景技術の問題点〕

上述した従来の方法では、Ｐ＋型外部ペース領域形成の
ためにイオン注入のマスクとなるホトレジストパターン
を形成し、更にＮ型工（ツタ領域形成のために熱酸化膜
を選択的にエツチング除去する際にホトレジスト／やタ
ーンを形成する。したがって、これら２回のホトリソグ
ラフィ工程におけるマスク合せずれ等を考慮して余裕を
とった設計を行う必要があるため、集積度を向上させる
ことが困難であるうえに、エミッター外部ペース間の距
離が大きくなり、ペースシリーズ抵抗が大きくなるため
高速化も困難である。また、デバイスの歩留りにも大き
く影響するホトリソグラフィ工程が多いので歩留りが低
下するという欠点がある。

〔発明の目的〕

本発明は外部ペース領域とエミッタ領域とをセルファラ
インで形成することにより、高集積度で高速のバイポー
ラ型半導体装置を歩留シよく製造し得る方法を提供する
ことを目的とするものである。

〔発明の概要〕

本発明方法の概要を第１図を参照して説明する。

まず、第１導電型の半導体層、例えばＮ型エピタキシャ
ル層（コレクタ領域）１の一部に第２導電型（Ｐ−型）
不純物領域（ペース領域）２を形成し、少なくとも該Ｐ
−型不純物領域２上にＰ型不純物を含む半導体膜、例え
ば多結晶シリコン膜３及び第１の絶縁膜、例えばシリコ
ン窒化膜４を順次堆積する。次に、前記Ｐ−型不純物領
域２上のシリコン窒化膜４の一部を選択的にエツチング
除去して第１の開孔部５を形成し、該第１の開孔部５か
ら露出した前記多結晶シリコン膜３を選択的にエツチン
グ除去して前記シリコン窒化膜４に庇部４ａができるよ
うに前記第１の開孔部５より大きい第２の開孔部６を形
成する。次いで、酸素雰囲気中で熱処理を施すことによ
シ、前記多結晶シリコン３がらＰ型不純物を拡散させて
Ｐ＋型高濃度不純物領域（外部ペース領域）７及びこの
Ｐ型外部ペース領域７に囲まれたＰ−型内部ペース領域
８を形成するとともに、多結晶シリコンとシリコン基板
との酸化速度の違いを利用して前記シリコン窒化膜４の
庇部４ａ下の前記多結晶シリコン膜３端部に第２の絶縁
膜である厚い熱酸化膜及び露出した前記Ｐ−型内部ペー
ス領域８上に第３の絶縁膜である薄い熱酸化膜を形成す
る。つづいて、Ｐ−型内部ペース領域８上の薄い熱酸化
膜をＨＦ系のエッチャントまたは反応性イオンエツチン
グによシ選択的にエツチング除去してＰ−型内部ぺ一ス
領域８を露出させ、前記庇部４ａ下に残存熱酸化膜９を
形成した後、例えば該エツチング領域を覆うようにＮ型
不純物を含む多結晶シリコンパターン１０を形成し、こ
れを拡散源として熱処理によｐＮ型不純物を拡散させて
離型高濃度不純物領域（Ｎ＋＋エミッタ領域）１１を形
成する。

とうした方法によル、Ｐ型外部ペース領域７とＮ＋＋エ
ミッタ領域１１とが接することなくセルファラインで形
成される。

〔発明の実施例〕

以下、本発明方法をＮＰＮバイポーラトランジスタに適
用した実施例を第２図（、）〜（ｆ）を参照して説明す
る。

まず、比抵抗５〜１０Ω−ｍのＰ−型シリコン基板２ノ
に部分的にρ８＝２０ΩカのＮ＋型型埋領領域２２形成
した後、気相成長法により比抵抗０．２０−ｍ厚さ１，
０μｍのＮ型エピタキシャル層（コレクタ領域）２３を
形成した。次に選択酸化技術に従い、前記Ｎ型エピタキ
シャル層２３上に順次形成された図示しないバッファ酸
化膜ノソターン及びシリコン窒化膜パターンをマスクと
して熱酸化処理を施して前記Ｐ−型シリコン基板２１に
達する厚さ１．２μｍの分離酸化膜２４を形成した。

つづいて、前記シリコン窒化膜パターン及びバッファ酸
化膜ツヤターンを順次エツチング除去した後、ウェット
酸素雰囲気中、１０００℃で２５分間；熱処理すること
により前記分離酸化膜２４で分離された島状のＮ型エピ
タキシャル層（コレクタ領域）２３表面に厚さ０．２μ
ｍの熱酸化膜２５を形成した。つづいて、ペース領域形
成予定部上以外に図示しないホトレジストパターンを形
成した後、こめホトレジストパターンをマスクとしてＢ
を工坏ルギー８０　ｋｅＶ　、　　ドーズ量５Ｘ１０　
　ｃｍ　　の条件でイオン注入した。つづいて前記ホト
レジストパターンを除去した後、窒素雰囲気中、１００
０℃で６０分間熱処理を行うことによシ、ρ８−１００
０Ｑ／／６、ｘｊ＝０．４μｍのＰ−型不純物領域（ペ
ース領域）２６を形成した（第２図（、）図示）。

次いで、前記熱酸化膜２５を選択的にエツチング除去し
て、前記ｌど型不純物領域２６とコレクタコンタクト領
域形成予定部との間に熱酸化膜パターン２５′を残存さ
せた。つづいて、全面にボロンを１０　　ｃｍ　　含む
厚さ０．２μｍのＢドープト多結晶シリコン基板７及び
厚さ０．１μｍのシリコン窒化膜２８を順次堆積した（
第２図（ｂ）図示）。

次めで、Ｎ２ｐ２及びＣＦ４のプラズマ中に３分間曝す
ことにより、前記シリコン窒化膜２８のエミッタ領域及
びコレクタコンタクト領域の形成予定部上に対応する部
分を選択的にエツチング除去し、第１の開孔部２９．２
９を形成した。

つづいて、０　とＣＦ４のプラズマ中に３分間曝すこと
により、該第１の開孔部２９．２９から露出した前記Ｂ
ドープト多結晶シリコン膜２７を選択的にエツチング除
去して前記第１の開孔部２９．２９より大きい第２の開
口部Ｊ　ｏ　、　ｓ　。

を形成し、前記シリコン窒化膜２８に長さ０．５１１ｍ
の庇部２８ｈを形成した。この際、高濃度のＢドーグト
多結晶シリコン膜２７と低濃度のバルクシリコン層とで
は、エツチング速度は前者の方が相当大きいので、前記
Ｐ−型不純物領域２６及びＮ型コレクタ領域２３の表面
はほとんどエツチングされない（第２図（ｃ）図示）。

次いで、酸素雰囲気中、１０００℃で３０分間熱処理す
ることによシ前記Ｂドーゾト多結晶シリコン２７からＰ
−型不純物領域２６ヘボロンを拡散させ１　ρｓ：８０
シｏ　＊　Ｎ３　＝０．５　ｐｍのＰ＋型外部ペース領
域３１及びこの外部ペース領域３１に囲まｔ′したＰ−
型内部ペース領域３２を形成した。これと同時に酸素雰
囲気に接する前記Ｂドーゾト多結晶シリコン膜２７端部
及びＰ″″型内部ペース領域３２とＮ型コレクタ領域２
３０表面が酸化され、両者の酸化速度の違いによシ、前
記シリコン窒化膜２８の庇部２８轟下の前記多結晶シリ
コン膜２７端部には厚さ０．２μｍ、幅０．５μｍの厚
い熱酸化膜３　Ｊｌ　　ｅ　３３２が露出した前記Ｐ−
型内部ペース領域３２表面及びＮ型コレクタ領域２３表
面には厚さ４００Ｘの薄い熱酸化膜３４、。

３４震が夫々形成された。この際、前記シリコン窒化膜
２８は耐酸化性マスクとして作用し、これに覆われた多
結晶シリコンＭ２７辰面は酸化されない。また、ボロン
は酸素雰囲気中では拡散しにくい性質があるため、厚い
熱酸化膜３３１下にはボロンはほとんど拡散しない（第
２図（ｄ）図示）。

次いで、Ｎ）Ｉ４ｐ：中に３０秒間浸すことにょυフタ
領域２３表面の薄い熱酸化膜”１ｒ３４２を選択的にエ
ツチング除去してこれらの領域を露出させた。この際、
前記シリコン窒化膜２８−の庇部２Ｂａ下の厚い熱酸化
膜３３１．３３２も薄い熱酸化膜３４．．３４２の厚さ
とほぼ同じ程度エツチングされ、前記庇部２Ｂｈ下には
幅０．４５μｍの残存熱酸化膜３３’ｔ　＋　ｆ　３’
ｚが形成サレル。つづいて、全面に厚さ０．２μｍのノ
ンド−７’）多結晶シリコン膜を堆積し、八８＋をエネ
ルギ６０ｋｅＶ、　　ドーズｉ　１　Ｘ　１０”ｃｍ−
２の条件でイオン注入した後、ツヤターニングして前記
エツチングにより露出させたエミッタ領域及びコレクタ
コンタクト領域の形成予定部を覆うように、Ａｓ）’−
ｆト多結晶シリコン・ぐターン３５１　。

３５２を形成した。つづいて、１００Ｏ℃で１Ｏ分間熱
処理を施すことによ、９Ａｓドープト多結晶シリコンパ
ターン３５１　ｒ　３５２から砒素を拡散させ、ρ８＝
３０ＱＡ、ｘｊ＝ｏ、１５μｍのＮ１型エミッタ領域３
・６及び１型コレクタコンタクト領域３７を形成した（
第２図（、）図示）。

次いで、ベースコンタクトを形成するために前記シリコ
ン窒化膜２８をパター二／グして第３の開孔部３８を形
成した。つづいて、全面に厚さ１．０μｍのＡ／、−８
ｉを堆積した後、ツヤターニングしてエミッタ電極３９
、ペース電極４０及びコレクタ電極４ノを形成し、ＮＰ
Ｎバイポーラトランジスタを製造した（第２図（ｆ）図
示）。

しかして、上述した方法では、まず第２図（、）図示の
工程でシリコン窒化膜２８に第１の開孔部２９を形成し
、つづいてＢドープト多結晶シリコン窒化膜に第２の開
孔部３０を形成して前記シリコン窒化膜２８に庇部２Ｒ
ｈを形成する。

次に、第２図（ｄ）図示の工程で酸素雰囲気中での熱処
理によりＰ屋外部ペース領域３１を形成するとともに前
記庇部２８ａ下に厚い熱酸化膜３３１及びＰ−型内部ペ
ース領域３２表面に薄い熱酸化膜３４１を形成する。つ
づいて、第２図（、）図示の工程で薄い熱酸化膜３４１
を選択的にエツチング除去してＰ−型内部ペース領域３
２を露・出−させた後、このエツチング領域を覆うよう
ＫＡｓドープト多結晶シリコン・母ターン３５１を形成
し、これを拡散源として１型エミッタ領域３６を形成す
る。

こうした方法によれば、Ｐ＋型外部ペース領域３１と１
型エミッタ領域３６とが接しないようにセルファライン
で形成することができるので、従来の方法のようにマス
ク合せ余裕をとる必要が々く、高集積化することができ
る。また　ｐ＋星型外ベース領域３６形成のための拡散
源であるＢドーグト多結晶シリコン２７を用いて分離酸
化膜２４上にペース電極４０を形成することができるの
で一層高集積化することができる。

また、Ｎ＋型ペース領域３６とＰ＋型外部ペース領域３
１との距離をシリコ／窒化膜２８の庇部２８＆下に形成
される残存熱酸化膜３３′１の幅によシ決定することが
でき、この幅を小さくすればペースシリーズ抵抗を小さ
くすることができるので、高速化することができる。更
に、ホトリングラフイエ程ゼ′”従来の方法よシも−回
少ない−ので歩留りを向上することができる。

なお、上記実施例においては第２図（ｃ）図示の工程で
第１の開孔部２９から露出したＢドープト多結晶シリコ
ン窒化膜をエツチング除去するのに０２とＣＦ４のプラ
ズマを用いたが、これに限らず例えばＨＦ　、　ＨＮＯ
３，Ｃｌｌ３ＣＯＯＨ及び工、の混液中に１分間程度浸
すことによりエツチング除去してもよい。

また、第２図（、）図示の工程でＰ−型内部ペース領域
３２上及びＮ型コレクタ領域２３上の薄い熱酸化膜３４
ｇ、３４２をエツチング除去するのにＮＨ４Ｆを用いた
が、これに限らず、反応性イオンエツチングによシ前記
薄い酸化膜３４菫　。

３４２のみをエツチング除去してもよい。

〔発明の効果〕

本発明によれば高集積度で高速のバイポーラ型半導体装
置を歩留シよ〈製造し得る方法を提供できるものである
。

【図面の簡単な説明】

第１図は本発明の詳細な説明する断面図、第２図（、）
〜（ｆ）は本発明の実施例におけるＮＰＮノ々イポーラ
トランジスタの製造方法を工程順に示す断面図である。 ２１・・・Ｐ−型シリコン基板、２２・・・Ｎ＋型型埋
領領域２３・・・Ｎ型コレクタ領域、２４・・・分離酸
化膜、２７・・・Ｂドーグト多結晶シリコン、２８・・
・シリコン窒化膜、２８ａ・・・庇部、２９・・・第１
の開孔部、３０・・・第２の開ｓＬＪ部、３ノ・・・Ｐ
型外部ペース領域、３２・・・ｆ型内部ペース領域、３
３、。 ３３２・・・厚い熱酸化膜、３３’Ｉｅ　３３’２・・
・残存熱酸化膜、３４１ｅ３４ｚ・・・薄い熱酸化膜、
３５１ｚ３５ｚ　・・・Ａ８ドープト多結晶シリコンノ
ぞクーン、３６・・・１型エミッタ領域１．？？・・司
虻型コレクタコンタクト領域、３８・・・第３の量子り
音ｂ１３９・・・エミッタ電極、４０・・・ペース電極
、４１・・・コレクタ電極。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 りも 第２１

Claims (1)

1. 【特許請求の範囲】 （リ　第１導電型の半導体層の一部に第２導電型不純物
   領域を形成する工程と、少なくとも該第２導電型不純物
   領域上に第２導電型不純物を含む半導体膜及び第１の絶
   縁膜を順次堆積する工程と、前記第２導電型不純物領域
   上の該第１の絶縁膜の一部を選択的にエツチング除去し
   て第１の開孔部を形成する工程と、該第１の開孔部から
   露出した前記半導体膜を選択的にエツチング除去して前
   記第１の絶縁膜に庇部ができるように前記第１の開孔部
   よシ大きい第２の開孔部を形成する工程と、酸素雰囲気
   中で熱処理を施こすことにより、前記半導体膜から第２
   導電型不純物を拡散させて第２導電型高濃度不純物領域
   を形成するとともに前記第１の絶縁膜の庇部下の前記半
   導体膜端部に厚い第２の絶縁膜及び露出した前記第２導
   電型不純物領域上に薄い第・３−′ｆ）絶縁膜を形成す
   る工程と、該第３の絶縁膜を選択的にエツチング除去し
   て前記第２導電型不純物領域を露出させる工程と、該エ
   ツチング領域に第１導電型不純物を拡散させて前ｉ己第
   ２導電型不純物領域に第１導電型高濃度不純物領域を形
   成する工程とを具備したことを特徴とする半導体装置の
   製造方法。 （２）第１の絶縁膜が窒化膜であり、半導体膜が多結晶
   シリコン膜であることを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。 （３）　　第３の絶縁膜を反応性イオンエツチングによ
   り選択的にエツチング除去することを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。 （４）第２導電型不純物領域に第１導電型高濃度不純物
   領域を形成するのに第１導電型不純物を含む半導体膜を
   拡散源として用いることを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。