JPH0350863A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が１最
新ＬＳＩプロセス技術、工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層きれ、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ＋型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ“型の分離領域（５）がある。この分離領域（５）は
、エピタキシャル層表面より一気に拡散しても良いし、
第２図の如く、上下分離法によって拡散しても良い。

また前記分離領域り５）によって、前記エピタキシャル
層（３）より成るアイランド（６）が形成され、このア
イランド（６）がＮ型のコレクタ領域と成る。またこの
アイランド（６）内に形成されたＰ型のベース領域（７
）と、このベース領域（７）内に形成されたＮ１型のエ
ミッタ領域（８）と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域（９）とがあり、また前記エピタキシャル層（３
）上に形成された５ｉＯｔ膜のコンタクト孔を介して形
成された夫々の電極がある。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、Ｓｉｎ
、膜を形成し、この５ｉ０＊膜に埋込み層（４〉の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（５）は、上下分離
によって達成されているので、拡散孔を介してポロンを
前記半導体基板（２）に拡散し、Ｐ＋型の下側拡散層（
１０）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）に５ｉｎｓ膜
を形成する。このＳｉｎ、膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（５）の上側拡散領域（１１）の拡散孔が形成さ
れ、この拡散孔を介してポロンが拡散されて前記分離領
域（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉＯ８膜に前記
ベース領域（７）の拡散孔を形成し、この拡散孔を介し
てポロンを拡散し、ベース領域（７）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記５ｉＯｚ膜にエミッ
タ領域（８）およびコレクタコンタクト領域（９）の拡
散孔を形成し、この拡散孔を介してヒ素を拡散し、エミ
ッタ領域（８）とコレクタコンタクト領域（９）を形成
する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉＯ１膜に前記
エミッタ領域（８）、ベース領域（７）およびコレクタ
コンタクト領域（９）のコンタクト孔を形成し、例えば
ＡＱ蒸着して夫々の電極を形成する第５の工程がある。

（ハ）発明が解決しようとする課題 前述の第３の工程によって、ベース領域（７）上に形成
される熱酸化膜は、コレクタ領域（６）上の熱酸化膜よ
り膜厚が薄く形成される。この膜厚差によって、エミッ
タ領域（８）の拡散孔、ベースコンタクトおよびコレク
タコンタクト（９）を同時に形成する第４の工程を実施
すると次の問題が生じる。

先ず第１の問題は、湿式で第４の工程を実施すると、コ
レクタコンタクト（９）が完全にあくまでに、エミッタ
領域（８）の拡散孔およびベースコンタクト孔は予定サ
イズより大きくなってしまうことである。

第２の問題は、ドライエツチングで第４の工程を実施す
ると、コレクタコンタクト（９）が完全にあくまでに、
エミッタ領域（８）およびベースコンタクト領域のエピ
タキシャル層（３）を縦方向にエツチングしてしまうこ
とである。

従って前者はセルサイズの縮小化を難しくし、後者はセ
ルの歩留りを低下させてしまう。

一方、この問題を解決するために、エピタキシャル層（
３）上の熱酸化膜を全て除去し、外部よりＣＶＤ膜を形
成する方法があった。しかし、ＳｉＯ２膜とエピタキシ
ャル層は化学的に結合しずらく不安定であり、エピタキ
シャル層表面にリーク電流が発生しやすい問題を有して
いた。

（二〉課題を解決するための手段 本発明は前述の課題に鑑みてなきれ、半導体層上に順次
形成された熱酸化膜、外部より被着されたシリコン酸化
膜によって、トランジスタ素子の半導体層上の絶縁膜を
実質的に同一膜厚にするこで解決するものである。

（ネ）作用 半導体層と外部より被着されたシリコン酸化膜との間に
熱酸化膜を設けると、外部からの汚染を防げ、半導体層
表面が安定化され、リーク電流の発生を防止できる。こ
れは、熱酸化膜と半導体層とが化学的に結合されるため
である。

（へ）実施例 以下に本発明の実施例である半導体集精回路の製造方法
を詳述する。

先ず説明の都合上、第１図Ｊを使って全体の構成を述べ
る。第１図Ｊに示す如く、Ｐ型のシリコン半導体基板（
２１）があり、この半導体基板（２１）上にはＮ型のエ
ピタキシャル層（２２）がある、このエピタキシャル層
（２２）と前記半導体基板（２１）の間にはＮ１型の埋
込み層（２３）が複数個あり、この埋込み層（２３）を
囲み、且つ前記エピタキシャル層を上下から上側拡散領
域（２４）と下側拡散領域（２５）を拡散して分離する
上下分離領域（２６）がある。従ってこの上下分離領域
（翻）によって複数のアイランドが形成されている。

第１のアイランド内には、前記エピタキシャル層（２２
）より成るコレクタ領域、ベース領域（２７）およびエ
ミッタ領域（２８）より成るトランジスタ（２９）があ
る。第２のアイランド内には、ＭＯ８容量素子（並）が
あり、エピタキシャル層（２２）表面には下層電極領域
（３１）があり、その上に誘電体層（３２）および上層
電極（３３）がある。第３のアイランド内には拡散抵抗
（ハ）があり、エピタキシャル層（２２）表面には拡散
抵抗領域（３５）とその両端にコンタクト領域（３６）
が形成されている。

更に、エピタキシャル層り２２）上には、ライト酸化に
よって形成されるおよそ４００〜１０００人の熱酸化膜
（３７）と、この熱酸化膜〈３７）上に外部より順次形
成される膜、例えばＣＶＤによるノンドープ（７）Ｓｉ
Ｏ，膜（３８）とＣＶＤによるリンドープｃ７）ＳｉＯ
１膜（３９）がある。

本構成は本発明の特徴とする点であり、エピタキシャル
層（２２）は、この熱酸化膜（３７）と化学的に係合さ
れているため、エピタキシャル層（２２）表面は構造的
に安定している。そのためリーク電流を抑制することが
できる。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｍ／
　ｃｍ　”程度のＰ型シリコン半導体基板（２１）の表
面に熱酸化膜を形成した後、Ｎ１型の埋込み層（２３）
の形成予定領域を蝕刻した後、この開口部を介してＮ型
の不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐ＋型の上下分離領域（２６〉
の下側拡散領域（２５）の形成予定領域上の熱酸化膜を
開口し、この開口部を介してＰ型の不純物であるボロン
をドープする。

次に第１図Ｃの如く、前記半導体基板（２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗０．５〜５Ω・σ程度の
Ｎ型のエピタキシャル層り２２）を２〜８μｍ程度の厚
さで形成する。この時は、先にドープした不純物は若干
上下に拡散が行なわれている。

次に、温度約１０００°Ｃ１数時間の熱酸化によって、
前記エピタキシャルＪｌ（２２）表面に、熱酸化膜（４
０）を形成した後、この半導体基板全体を再度熱処理し
て、先にドープした不純物を再拡散する。

従って前記下側拡散領域（２５）は、前記エピタキシャ
ル層（２２）の約半分以上まで上方拡散される。

また本工程によってエピタキシャルｆｉ（２２）表面の
熱酸化膜は数千人の厚さまで成長をし、この熱酸化膜（
４０）は、後述のマスクと同様な働きを示す。

ただし、前記熱酸化膜の代りに、例えばシリコン窒化膜
等を拡散マスクとしても良いし、ＣＶＤ法でシリコン酸
化膜を形成しても良い。

またエピタキシャル層厚を従来にくらべ約半分以下とす
ると、拡散する熱処理量が少なくできるため、横方向の
広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ５容量素子（３０
）の下層電極領域（３１）上の前記シリコン酸化膜（４
０〉を除去し、全面に例えばリングラスを形成する。そ
の後所定温度、所定時間の熱処理を加え、リンをエピタ
キシャル層（２２）内に拡散させる。その後、リングラ
スを所定のエツチング液で除去し、所定の深さまで達す
るように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（２６）
の上側拡散領域（２４）、予定のベース領域（２７）お
よび予定の拡散抵抗（３４）と対応する前記シリコン酸
化膜（４０）に不純物の導入孔（４１）　、　（４２）
　、　（４３）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャルＦｍ　
（２２）の露出している領域をダミー酸化して、ダミー
酸化膜を形成する。このダミー酸化膜は、後のイオン注
入工程によるエピタキシャルＪＭ（２２）のダメージを
減少し、また注入されるイオンをランダムに分散して均
一にするために用いる。

続いて、第１図Ｆの如く前記予定のベース領域および拡
散抵抗（２７）　、　（３４）上の前記導入孔（４２）
　。

（４３）にマスク（４４）を設け、不純物を拡散して前
記上側拡散領域（２４）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（４４）を全面に被覆した後、前記上側拡
散領域（２４）に対応するマスク（４４）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入し、上側拡散
領域（２４）を形成する。

本工程では、図の如くマスク（４４）の開口部をシリコ
ン酸化膜（４０）の導入孔（４１）より大きく形成して
も、このシリコン酸化膜（４０）がマスクとして働くの
で前記導入孔（４１）と前記上側拡散領域（２４）の形
成位置が一致することを示している。

その後、前記マスク（４４）の除去、所定の熱処理を行
ない、前記上側拡散領域（２４）を下側拡散領域（２５
）へ第１図Ｇの如く到達させる。

続いて、第１図Ｇの如く前記全ての導入孔（４１）　、
　（４２）　、　（４３）から不純物を拡散して前記ベ
ース領域（２７）および拡散抵抗領域（３５）を形成す
る工程がある。

ここでは、前工程でマスク（４４）が全て除去され、前
記上側拡散領域（２４）、ベース領域（２７）および拡
散抵抗領域（３５）の導入孔（４１）　、　（４２）　
、　（４３）が露出される。この状態でボロン（Ｂ）を
イオン注入する。

従ってベース領域（２７）が形成きれ、同時に拡散抵抗
領域（３５）が形成される。しかも同時に上側拡散領域
（２４）に再度不純物が拡散される。

第１図Ｆの如く、ベース領域（２７）の導入孔（４２）
および拡散抵抗領域（３５）にマスクを設けるだけで、
分離領域（２６）の形成位置は、前記分離領域（２６）
の導入孔（４１）で決定できる。またベース領域（２７
）は、第１図Ｇの如く、マスクを設ける工程を用いない
で、予め形成したベース領域（２７）の導入孔（４２）
で決定している。従ってマスクの形成ずれやベース領域
の導入孔のずれによる心配は全く不要となる。第１図Ｅ
の如く、一端精度良く導入孔（４１）　、　（４２）　
、　（４３）が形成されれば、この精度で夫々の拡散領
域（２４）　、　（２７）　、　（３５）の形成位置が
実現できる。

しかもイオン注入で形成しているので、熱拡散と比べ夫
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域（２７）の拡散深さを従来のそ
れより浅くすることで更に横方向への広がりを防止でき
る。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願の分離領域（２６）上の導入孔（４１）にマス
クを設け、その後不純物を拡散してベース領域（２７）
を拡散しても良い。

第１図Ｆで説明した様に、ベース領域（２７）および拡
散抵抗（３４）と対応するマスクの開口部を、前記導入
孔（４２）　、　（４３）よりやや大きくするだけで、
精度良くベース領域（２７）および拡散抵抗（３４）を
決定できる。ここではマスクによって余剰な不純物が分
離領域（２４）へ注入されるのを防止できる。

続いて第１図Ｈの如く、ベース領域（２７）内に形成予
定のベースコンタクト領域（４５）に対応する領域と分
離領域（２６）および拡散抵抗領域（３５）のコンタク
ト領域（３６〉上が開孔されるように、マスクとなるホ
トレジスト膜（４６）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて第１図Ｉの如く、前記ホトレジスト膜（４６〉、
シリコン酸化膜（４０）を除去した後、エピタキシャル
層（２２）表面上の絶縁膜を全面に渡り実質的に同一に
する工程がある。

本工程は本発明の特徴とする工程であり、後述するコレ
クタ孔（４８）、ベース孔（４９）およびエミッタ孔（
５０）を開孔する工程前において、前記絶縁膜が実質的
に同一膜厚になるように形成すると、コレクタ孔（４８
）、ベース孔（４９）およびエミッタ孔（５０）は同時
にエツチングを終了することができる。

これは、例えばドライエツチングの場合、第１図Ｈで示
したシリコン酸化膜であると、予定のエミッタ領域（２
８）上のシリコン酸化膜は、予定のコレクタコンタクト
領域（５１）上のシリコン酸化膜より薄いため、コレク
タコンタクト領域（５１）の導入孔が完全に開くまでに
は、エミッタ領域（２８）となるエピタキシャル層がエ
ツチングされてしまう。

そのために、前述の如く、シリコン酸化膜を形成し直し
、実質的に膜厚差を無くしてエミッタ領域（２８）のエ
ピタキシャル層のエツチングを防止している。

方法としては前記ホトレジスト膜（４６）を除去した後
、湿式でシリコン酸化膜（４０）のみを実質的に全て除
去し、再度シリコン酸化膜（ここでは熱酸化膜（３７）
と、ゲッタリングのためノンドープとリンドープの２層
構造のＣＶＤ法によるＳｉカ膜とより成っている。ただ
しＣＶＤ膜はリンドープだけでも良い。）を付は直す方
法がある。

従って、シリコンをエツチングしない湿式のエツチング
液でエツチングしても同時に終るのでエミッタ孔（５０
）を大きくすることがない。またシリコンもエツチング
してしまうようなドライエツチングでも、同時に終るの
でエミッタ領域（２８）となるシリコンのエツチングが
無くなり、特性の歩留りを向上させることができる。し
かも熱酸化膜（３７）がエピタキシャル層（２２）とＣ
ＶＤ法による５ｉｏｓ膜（３ｇ）　、　（３９）との間
に形成され、エピタキシャル層は外部からの汚染を防止
できるので、この熱酸化膜（３７）とエピタキシャル層
（２２）が化学的に結合されている。従ってトランジス
タを構成した際、この熱酸化膜（３７）の形成はエピタ
キシャル層（２２）表面のリーク電流の発生を防止でき
る。更に第１図Ｉに示す如く、ネガ型のホトレジスト膜
を使って、ＭＯ８容量素子（３０）の予定の誘電体薄膜
（３２）が形成されるシリコン酸化膜（３７）　、　（
３ｇ）　、　（３９）を除去し、誘電体薄膜（３２）を
形成する工程がある。ここでこのシリコン酸化膜は、ウ
ェットエッチングにより開口され、全面に数百式のシリ
コン窒化膜（３２）が形成される。そしてケミカルドラ
イエツチングによって図の如くエツチングされる。

最後に、全面にホトレジスト膜を形成し、異方性エツチ
ングによって、予定のエミッタ領域（２８）、予定のコ
レクタコンタクト領域（５１）、予定の下層電極（３１
）のコンタクト領域（５２）、拡散抵抗領域（３５）の
コンタクト領域（３６）上のシリコン酸化膜（３７）　
、　（３８）　、　（３９）を除去し、コレクタ孔（４
８）、ベース孔（４９）、エミッタ孔（５０）およびＭ
Ｏ５容量素子（四）と拡散抵抗（ハ）のコンタクト孔（
５２）　、　（３６）を形成する。そして前記ホトレジ
スト膜を除去した後、再度予定のエミッタ領域＜２８）
、予定のコレクタコンタクト領域（５１）および前記下
層電極領域り３１）のコンタクト領域（５２）に対応す
るエピタキシャル層が露出する様に、ホトレジスト膜を
形成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（２８）、コレクタコ
ンタクト領域（５１）および下層電極領域（３１）のコ
ンタクト領域（５２）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（２８）を下方拡散した後、ライトエツチングをし
て第１図Ｊの如くアルミニウム電極を形成している。

（ト）発明の効果 以上の説明からも明らかな如く、エピタキシャル層表面
に、熱酸化膜、ノンドープのシリコン酸化膜およびリン
ドープのシリコン酸化膜の３層構造の膜を付は直すこと
で、エピタキシャル層表面全体に実質的に同一膜厚の５
１０＊膜を形成される。

従って湿式やドライエツチングでエミッタ領域やコレク
タコンタクト領域に対応するシリコン酸化膜をエツチン
グしても、実質的に同時に終了するので、エピタキシャ
ル層のエツチングや開孔部の拡大化を防止できる。

しかも熱酸化膜が形成されているので外部からの汚染を
無くせ、トランジスタを形成した場合、リーク電流の発
生を防止できる。

以上、−度に導入孔を形成する方法を採用することで、
分離領域とベース領域の間の占有面積を小さくでき、ト
ランジスタサイズを縮小化でき、しかもエミッタ領域の
エツチングやリーク電流の発生を防止できるので、より
安定したトランジスタを提供できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図は従来の半導体集積回路の
断面図である。

Claims (13)

【特許請求の範囲】
1. （１）コレクタ領域となる半導体層と、 この半導体層内に形成されたベース領域と、このベース
   領域内に形成されたエミッタ領域と、 前記半導体層上に順次形成された熱酸化膜、外部より被
   着されたノンドープのシリコン酸化膜および外部より被
   着されたリンドープのシリコン酸化膜と、 前記コレクタ領域、ベース領域およびエミッタ領域とオ
   ーミックコンタクトしたコレクタ電極、ベース電極およ
   びエミッタ電極とを有することを特徴とした半導体集積
   回路。
2. （２）前記コレクタ領域、ベース領域およびエミッタ領
   域より成るトランジスタ素子領域を囲む分離領域は、上
   側拡散領域と下側拡散領域とより成り、この下側拡散領
   域は前記上側拡散領域より深く拡散される請求項第１項
   記載の半導体集積回路。
3. （３）前記トランジスタ素子領域内の前記熱酸化膜、外
   部より被着されたノンドープのシリコン酸化膜および外
   部より被着されたリンドープのシリコン酸化膜の総合膜
   厚は、全面に渡り実質的に同一である請求項第１項記載
   の半導体集積回路。
4. （４）一導電型の半導体基板と、 この半導体基板上に形成された逆導電型のエピタキシャ
   ル層と、 このエピタキシャル層と前記半導体基板との間に形成さ
   れた逆導電型の埋込み層と、 この埋込み層を囲み前記半導体基板上より前記エピタキ
   シャル層の半分以上まではい上がって形成された下側拡
   散領域と、 前記エピタキシャル層表面より前記下側拡散領域に到達
   した上側拡散領域と、 この上側拡散領域で囲まれたアイランド領域に形成され
   たトランジスタ素子と、 このアイランド領域上に順次形成された熱酸化膜、外部
   より被着されたノンドープのシリコン酸化膜および外部
   より被着されたリンドープのシリコン酸化膜と、 前記トランジスタ素子とオーミックコンタクトした電極
   とを有することを特徴とした半導体集積回路。
5. （５）前記トランジスタ素子を有する前記アイランド領
   域上に順次形成された熱酸化膜、外部より被着されたノ
   ンドープのシリコン酸化膜および外部より被着されたリ
   ンドープのシリコン酸化膜の総合膜厚は、全面に渡り実
   質的に同一である請求項第４項記載の半導体集積回路。
6. （６）コレクタ領域となる半導体層上に第１の絶縁膜を
   形成する工程と、 前記半導体層の予定のベース領域と分離領域とに対応す
   る前記第１の絶縁膜に不純物の導入孔を形成する工程と
   、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域を形成する工程と、 前記第１の絶縁膜を除去し、前記半導体層上に熱酸化膜
   を形成する工程と、 前記熱酸化膜上に外部より第２の絶縁膜を形成する工程
   と、 前記熱酸化膜と第２の絶縁膜の一部を除去して、前記コ
   レクタ領域を露出したコレクタ孔、前記ベース領域を露
   出したベース孔およびエミッタ孔を形成する工程と、 前記エミッタ孔を介してエミッタ領域を形成する工程と
   、 前記コレクタ領域、前記ベース領域および前記エミッタ
   領域とオーミックコンタクトするコレクタ電極、ベース
   電極およびエミッタ電極を前記コレクタ孔、ベース孔お
   よびエミッタ孔を介して形成する工程とを備えることを
   特徴とした半導体集積回路の製造方法。
7. （７）前記第１の絶縁膜は選択性を持って除去され、前
   記コレクタ孔、ベース孔およびエミッタ孔はドライエッ
   チングによって形成される請求項第６項記載の半導体集
   積回路の製造方法。
8. （８）前記ベース領域を形成する工程において、前記マ
   スクを除去した後、前記分離領域上の前記導入孔にマス
   クを設けて不純物を拡散する請求項第６項記載の半導体
   集積回路の製造方法。
9. （９）ノンドープのシリコン酸化膜とリンドープのシリ
   コン酸化膜の２層構造で第２の絶縁膜を形成する請求項
   ６項記載の半導体集積回路の製造方法。
10. （１０）コレクタ領域となる半導体層上に第１の絶縁膜
    を形成する工程と、 前記半導体層の予定のベース領域、予定の拡散抵抗領域
    および分離領域とに対応する前記第１の絶縁膜に不純物
    の導入孔を形成する工程と、前記予定のベース領域およ
    び予定の拡散抵抗領域上の前記導入孔にマスクを設け、
    不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
    を拡散して前記ベース領域および前記拡散抵抗領域を形
    成する工程と、 前記第１の絶縁膜を除去し、前記半導体層上に熱酸化膜
    を形成する工程と、 前記熱酸化膜上に外部より第２の絶縁膜を形成する工程
    と、 前記熱酸化膜と第２の絶縁膜の一部を除去して、前記コ
    レクタ領域を露出したコレクタ孔、前記ベース領域を露
    出したベース孔とエミッタ孔および前記拡散抵抗領域を
    露出した拡散抵抗孔を形成する工程と、 前記エミッタ孔を介してエミッタ領域を形成する工程と
    、 前記コレクタ領域、前記ベース領域、前記エミッタ領域
    および拡散抵抗領域とオーミックコンタクトするコレク
    タ電極、ベース電極、エミッタ電極および拡散抵抗電極
    を前記コレクタ孔、ベース孔、エミッタ孔および拡散抵
    抗孔を介して形成する工程とを備えることを特徴とした
    半導体集積回路の製造方法。
11. （１１）第１の絶縁膜は選択性を持って除去され、前記
    コレクタ孔、ベース孔、エミッタ孔および拡散抵抗孔は
    ドライエッチングによって形成される請求項第１０項記
    載の半導体集積回路の製造方法。
12. （１２）前記ベース領域および拡散抵抗領域を形成する
    工程において、前記マスクを除去した後、前記分離領域
    上の前記導入孔にマスクを設けて不純物を拡散する請求
    項第１０項記載の半導体集積回路の製造方法。
13. （１３）ノンドープのシリコン酸化膜とリンドープのシ
    リコン酸化膜の２層構造で第２の絶縁膜を形成する請求
    項第１０項の半導体集積回路。