JPH0530307B2 - - Google Patents
Info
- Publication number
- JPH0530307B2 JPH0530307B2 JP61148605A JP14860586A JPH0530307B2 JP H0530307 B2 JPH0530307 B2 JP H0530307B2 JP 61148605 A JP61148605 A JP 61148605A JP 14860586 A JP14860586 A JP 14860586A JP H0530307 B2 JPH0530307 B2 JP H0530307B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating film
- conductive material
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CWNLQDWRSCZYHS-UHFFFAOYSA-N O[Si](O)(O)O.[AsH3] Chemical compound O[Si](O)(O)O.[AsH3] CWNLQDWRSCZYHS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば溝状に形成されたキヤパシ
タを有する半導体装置の製造方法に関する。
タを有する半導体装置の製造方法に関する。
（従来の技術）
半導体集積回路において小さな面積で且つ大き
な容量のキヤパシタを構成する手段として、例え
ば基板表面部に溝を形成し、この溝を利用してキ
ヤパシタを形成することが試みられている。第２
図はこのような溝状キヤパシタの例を示すもの
で、まず第２図Ａに示すように、Ｐ型シリコン基
板１１の表面に素子分離用のフイールド酸化膜１
２を形成し、次に基板１１の表面にホトレジスト
パターン１３を形成する。そして、このホトレジ
ストパターン１３をマスクとして、例えばヒ素を
イオン注入し、基板１１にN-型拡散層１４を形
成する。次にホトレジストパターン１３を除去し
て、第２図Ｂに示すように、例えば窒化膜から成
る第１のマスク材１５を堆積し、この第１のマス
ク材１５上に例えばCVD酸化膜から成る第２の
マスク材１６を堆積する。そして、N-型拡散層
１４に対応する幅約1.2ミクロンの部分を選択的
にエツチングして開孔部を形成し、次に反応性イ
オンエツチング（RIE）により基板１１を例えば
３ミクロンの深さまで選択的にエツチングして溝
１７を形成する。次に、Ｎ型不純物の拡散源とし
て例えばヒ素−ケイ酸ガラス（AsSG）膜１８を
溝１７に沿つて基板１１の全面に堆積させ、熱酸
化を行なうことによりN-型拡散層１９を形成す
る。
な容量のキヤパシタを構成する手段として、例え
ば基板表面部に溝を形成し、この溝を利用してキ
ヤパシタを形成することが試みられている。第２
図はこのような溝状キヤパシタの例を示すもの
で、まず第２図Ａに示すように、Ｐ型シリコン基
板１１の表面に素子分離用のフイールド酸化膜１
２を形成し、次に基板１１の表面にホトレジスト
パターン１３を形成する。そして、このホトレジ
ストパターン１３をマスクとして、例えばヒ素を
イオン注入し、基板１１にN-型拡散層１４を形
成する。次にホトレジストパターン１３を除去し
て、第２図Ｂに示すように、例えば窒化膜から成
る第１のマスク材１５を堆積し、この第１のマス
ク材１５上に例えばCVD酸化膜から成る第２の
マスク材１６を堆積する。そして、N-型拡散層
１４に対応する幅約1.2ミクロンの部分を選択的
にエツチングして開孔部を形成し、次に反応性イ
オンエツチング（RIE）により基板１１を例えば
３ミクロンの深さまで選択的にエツチングして溝
１７を形成する。次に、Ｎ型不純物の拡散源とし
て例えばヒ素−ケイ酸ガラス（AsSG）膜１８を
溝１７に沿つて基板１１の全面に堆積させ、熱酸
化を行なうことによりN-型拡散層１９を形成す
る。
次に、第２図Ｃに示すように、AsSG膜１８お
よび第２のマスク材１６をエツチング除去した
後、熱酸化を行なつて溝１７の内側の表面に熱酸
化膜を形成し、この熱酸化膜をマスクとして等方
性イオンエツチングを行なうことにより第１のマ
スク材１５をエツチング除去する。そして、この
熱酸化膜をエツチング除去した後、再び熱酸化を
行なつて、溝１７の内側および基板１１の前面に
キヤパシタ酸化膜２０を形成する。そしてこのキ
ヤパシタ酸化膜２０の全面に例えば膜厚が4000オ
ングストロームの多結晶シリコン膜２１を堆積
し、それに不純物をドープする。そしてこの多結
晶シリコン膜２１を熱酸化して、絶縁膜２２を形
成する。この絶縁膜２２の全面に多結晶シリコン
膜２３を堆積して、これに不純物をドープした
後、反応性イオンエツチングを行なうことによ
り、溝１７内部を除く基板１１上の多結晶シリコ
ン膜２３をエツチング除去して、基板１１上の絶
縁膜２２が露出するようにする。次に溝１７内部
を除く基板１１上の絶縁膜２２をエツチング除去
し、多結晶シリコン膜２１をパターニングしてこ
の多結晶シリコン膜２１をキヤパシタ電極として
使用する。そして、多結晶シリコン膜２１を熱酸
化して絶縁膜２４を形成する。
よび第２のマスク材１６をエツチング除去した
後、熱酸化を行なつて溝１７の内側の表面に熱酸
化膜を形成し、この熱酸化膜をマスクとして等方
性イオンエツチングを行なうことにより第１のマ
スク材１５をエツチング除去する。そして、この
熱酸化膜をエツチング除去した後、再び熱酸化を
行なつて、溝１７の内側および基板１１の前面に
キヤパシタ酸化膜２０を形成する。そしてこのキ
ヤパシタ酸化膜２０の全面に例えば膜厚が4000オ
ングストロームの多結晶シリコン膜２１を堆積
し、それに不純物をドープする。そしてこの多結
晶シリコン膜２１を熱酸化して、絶縁膜２２を形
成する。この絶縁膜２２の全面に多結晶シリコン
膜２３を堆積して、これに不純物をドープした
後、反応性イオンエツチングを行なうことによ
り、溝１７内部を除く基板１１上の多結晶シリコ
ン膜２３をエツチング除去して、基板１１上の絶
縁膜２２が露出するようにする。次に溝１７内部
を除く基板１１上の絶縁膜２２をエツチング除去
し、多結晶シリコン膜２１をパターニングしてこ
の多結晶シリコン膜２１をキヤパシタ電極として
使用する。そして、多結晶シリコン膜２１を熱酸
化して絶縁膜２４を形成する。
しかしながら、このような方法で溝状キヤパシ
タを構成したのでは、溝１７内部の多結晶シリコ
ン膜２３の表面をRIEによりエツチングした時に
その表面は平坦でなくなり、上記配線の断切れの
原因となる。これは、溝１７以外の基板１１の表
面の多結晶シリコン膜２３の下側には絶縁膜２２
が形成されておりエツチングの深さを規定するこ
とができたのに対し、溝１７内部の多結晶シリコ
ン膜２３の表面部ではエツチングの深さが規定さ
れないからである。また、溝１７内部を除く基板
１１上の多結晶シリコン膜２３をRIEによつてエ
ツチング除去する際に、キヤパシタ電極として使
用される多結晶シリコン膜２１にダメージを与え
てしまい、それを層間酸化するとその層間耐圧が
劣化する。
タを構成したのでは、溝１７内部の多結晶シリコ
ン膜２３の表面をRIEによりエツチングした時に
その表面は平坦でなくなり、上記配線の断切れの
原因となる。これは、溝１７以外の基板１１の表
面の多結晶シリコン膜２３の下側には絶縁膜２２
が形成されておりエツチングの深さを規定するこ
とができたのに対し、溝１７内部の多結晶シリコ
ン膜２３の表面部ではエツチングの深さが規定さ
れないからである。また、溝１７内部を除く基板
１１上の多結晶シリコン膜２３をRIEによつてエ
ツチング除去する際に、キヤパシタ電極として使
用される多結晶シリコン膜２１にダメージを与え
てしまい、それを層間酸化するとその層間耐圧が
劣化する。
（発明が解決しようとする問題点）
この発明は上記のような点に鑑みなされたもの
で、溝内部の多結晶シリコン膜の表面を容易に平
坦化でき、しかも、層間耐圧が良好な半導体装置
の製造方法を提供しようとするものである。
で、溝内部の多結晶シリコン膜の表面を容易に平
坦化でき、しかも、層間耐圧が良好な半導体装置
の製造方法を提供しようとするものである。
［発明の構成］
（問題点を解決するための手段と作用）
すなわちこの発明に係る半導体装置の製造方法
にあつては、まず半導体基板を選択的にエツチン
グしてこの半導体基板上に溝を形成し、この溝に
沿つて半導体基板上に導電層を形成し、上記導電
層の表面に第１の絶縁膜を形成する。次に上記第
１の絶縁膜上に第１の導電材料を堆積し、この第
１の導電材料の表面に第２の絶縁膜を形成し、溝
を埋込むようにして上記第２の絶縁膜上に第２の
導電材料を堆積する。そして上記第２の絶縁膜が
露出するように、上記第２の導電材料の溝内部に
堆積されている部分を除いて上記第２の導電材料
を反応性イオンエツチングによりエツチング除去
し、上記第２の絶縁膜の溝内部に形成されている
部分を除いて上記第２の絶縁膜をエツチング除去
し、上記第１および第２の導電材料上に第３の導
電材料を堆積する。そして、上記第３の導電材料
上に第３の絶縁膜を形成して半導体装置のキヤパ
シタ部を製造する。上記のような製造方法にあつ
ては、第２の絶縁膜を部分的にエツチング除去し
た後に第３の導電材料を上記第１および第２の導
電導電材料上に堆積させて、キヤパシタ電極を簡
単に平坦化することでき、さらに第３の導電材料
上に第３の絶縁膜を形成することにより、その層
間耐圧が向上する。
にあつては、まず半導体基板を選択的にエツチン
グしてこの半導体基板上に溝を形成し、この溝に
沿つて半導体基板上に導電層を形成し、上記導電
層の表面に第１の絶縁膜を形成する。次に上記第
１の絶縁膜上に第１の導電材料を堆積し、この第
１の導電材料の表面に第２の絶縁膜を形成し、溝
を埋込むようにして上記第２の絶縁膜上に第２の
導電材料を堆積する。そして上記第２の絶縁膜が
露出するように、上記第２の導電材料の溝内部に
堆積されている部分を除いて上記第２の導電材料
を反応性イオンエツチングによりエツチング除去
し、上記第２の絶縁膜の溝内部に形成されている
部分を除いて上記第２の絶縁膜をエツチング除去
し、上記第１および第２の導電材料上に第３の導
電材料を堆積する。そして、上記第３の導電材料
上に第３の絶縁膜を形成して半導体装置のキヤパ
シタ部を製造する。上記のような製造方法にあつ
ては、第２の絶縁膜を部分的にエツチング除去し
た後に第３の導電材料を上記第１および第２の導
電導電材料上に堆積させて、キヤパシタ電極を簡
単に平坦化することでき、さらに第３の導電材料
上に第３の絶縁膜を形成することにより、その層
間耐圧が向上する。
（実施例）
以下図面を参照してこの発明の一実施例を説明
する。第１図はこの発明に係る半導体装置の製造
方法を示すための図であつて、まず第１図Ａに示
すように、Ｐ型シリコン基板３１の表面に素子分
離用のフイールド酸化膜３２を形成する。次に基
板３１の表面にホトレジストパターンを形成し、
このホトレジストパターンをマスクとして、例え
ばヒ素をイオン注入し、基板３１にN-型拡散層
３３を形成する。次にホトレジストパターンを除
去して、例えば膜厚1500オングストロームのシリ
コン窒化膜から成る第１のマスク材３４を堆積
し、この第１のマスク材３４上に例えば膜厚6000
オングストロームのCVD酸化膜から成る第２の
マスク材３５を堆積する。そして、N-型拡散層
３３に対応する幅約1.2ミクロンの部分を選択的
にエツチングして開孔部を形成し、次にRIEによ
り基板３１を例えば３ミクロンの深さまで選択的
にエツジング除去して溝３６を形成する。
する。第１図はこの発明に係る半導体装置の製造
方法を示すための図であつて、まず第１図Ａに示
すように、Ｐ型シリコン基板３１の表面に素子分
離用のフイールド酸化膜３２を形成する。次に基
板３１の表面にホトレジストパターンを形成し、
このホトレジストパターンをマスクとして、例え
ばヒ素をイオン注入し、基板３１にN-型拡散層
３３を形成する。次にホトレジストパターンを除
去して、例えば膜厚1500オングストロームのシリ
コン窒化膜から成る第１のマスク材３４を堆積
し、この第１のマスク材３４上に例えば膜厚6000
オングストロームのCVD酸化膜から成る第２の
マスク材３５を堆積する。そして、N-型拡散層
３３に対応する幅約1.2ミクロンの部分を選択的
にエツチングして開孔部を形成し、次にRIEによ
り基板３１を例えば３ミクロンの深さまで選択的
にエツジング除去して溝３６を形成する。
次に、第１図Ｂで示すようにN-型の不純物の
拡散源として例えばヒ素−ケイ酸ガラス
（AsSG）膜を溝２６内周面に堆積させ、熱酸化
を行なうことにより溝３６に沿う基板３１表面部
にN-型拡散層３３を形成する。次に、AsSG膜
および第２のマスク材３５をエツチング除去した
後、熱酸化を行なつて溝３６の内側の表面に熱酸
化膜を形成し、この熱酸化膜をマスクとして等方
性イオンエツチングを行なうことにより第１のマ
スク材３４をエツチング除去し、そしてこの熱酸
化膜をエツチング除去する。
拡散源として例えばヒ素−ケイ酸ガラス
（AsSG）膜を溝２６内周面に堆積させ、熱酸化
を行なうことにより溝３６に沿う基板３１表面部
にN-型拡散層３３を形成する。次に、AsSG膜
および第２のマスク材３５をエツチング除去した
後、熱酸化を行なつて溝３６の内側の表面に熱酸
化膜を形成し、この熱酸化膜をマスクとして等方
性イオンエツチングを行なうことにより第１のマ
スク材３４をエツチング除去し、そしてこの熱酸
化膜をエツチング除去する。
次に再び熱酸化を行なつて、第１図Ｃに示され
ているように、溝３６の内側および基板３１の表
面にキヤパシタ酸化膜３７を形成する。そしてこ
のキヤパシタ酸化膜３７の全面に例えば膜厚が
4000オングストロームの多結晶シリコン膜３８を
堆積し、それに不純物をドープする。そしてこの
多結晶シリコン膜３８を例えば熱酸化することに
より、ストツパー用酸化膜３９を形成する。
ているように、溝３６の内側および基板３１の表
面にキヤパシタ酸化膜３７を形成する。そしてこ
のキヤパシタ酸化膜３７の全面に例えば膜厚が
4000オングストロームの多結晶シリコン膜３８を
堆積し、それに不純物をドープする。そしてこの
多結晶シリコン膜３８を例えば熱酸化することに
より、ストツパー用酸化膜３９を形成する。
次に第１図Ｄのように、ストツパー用酸化膜３
９の全面に、特に溝３６の内部に埋込むようにし
て多結晶シリコン膜４０を堆積して、これに不純
物をドープする。そして、反応性イオンエツチン
グを行なうことにより、溝３６内部を除く基板３
１上の多結晶シリコン膜４０をエツチング除去し
て、溝３６内部を除く基板３１上のストツパー用
酸化膜３９が露出するようにする。次に溝３６内
部を除く基板３１上のストツパー用酸化膜３９を
エツチング除去し、多結晶シリコン膜３８および
４０の上に膜厚が例えば約1000オングストローム
の多結晶シリコン膜４１を堆積し、これに不純物
をドープする。このように多結晶シリコン膜を２
層堆積することにより、溝３６内の多結晶シリコ
ン膜４０の表面は平坦となる。
９の全面に、特に溝３６の内部に埋込むようにし
て多結晶シリコン膜４０を堆積して、これに不純
物をドープする。そして、反応性イオンエツチン
グを行なうことにより、溝３６内部を除く基板３
１上の多結晶シリコン膜４０をエツチング除去し
て、溝３６内部を除く基板３１上のストツパー用
酸化膜３９が露出するようにする。次に溝３６内
部を除く基板３１上のストツパー用酸化膜３９を
エツチング除去し、多結晶シリコン膜３８および
４０の上に膜厚が例えば約1000オングストローム
の多結晶シリコン膜４１を堆積し、これに不純物
をドープする。このように多結晶シリコン膜を２
層堆積することにより、溝３６内の多結晶シリコ
ン膜４０の表面は平坦となる。
そして、第１図Ｅに示すように、多結晶シリコ
ン膜３８および４１をパターニングし、多結晶シ
リコン膜３８，４１およびキヤパシタ絶縁膜３７
を選択的にエツチング除去して、キヤパシタ電極
を形成する。そして、多結晶シリコン膜４１を例
えば熱酸化し、層間絶縁膜４２を形成すねことに
より、溝状キヤパシタを有する半導体装置が製造
されるようになる。
ン膜３８および４１をパターニングし、多結晶シ
リコン膜３８，４１およびキヤパシタ絶縁膜３７
を選択的にエツチング除去して、キヤパシタ電極
を形成する。そして、多結晶シリコン膜４１を例
えば熱酸化し、層間絶縁膜４２を形成すねことに
より、溝状キヤパシタを有する半導体装置が製造
されるようになる。
尚、この実施例では導電材料として多結晶シリ
コンを使用したが、金属シリサイドを使用するこ
とも可能である。
コンを使用したが、金属シリサイドを使用するこ
とも可能である。
［発明の効果］
以上のようにこの発明によれば、多結晶シリコ
ン膜を２層堆積させることにより、キヤパシタ電
極の表面を平坦にすることができ、またダメージ
が与えられた多結晶シリコン膜上に層間絶縁膜を
直接形成せず、その上部に堆積された多結晶シリ
コン膜上に形成しているので、その層間耐圧が向
上する。
ン膜を２層堆積させることにより、キヤパシタ電
極の表面を平坦にすることができ、またダメージ
が与えられた多結晶シリコン膜上に層間絶縁膜を
直接形成せず、その上部に堆積された多結晶シリ
コン膜上に形成しているので、その層間耐圧が向
上する。
第１図Ａ乃至Ｅはこの発明の一実施例に係る溝
状キヤパシタを有する半導体装置の製造行程を説
明する断面図、第２図Ａ乃至Ｃは従来の溝状キヤ
パシタを有する半導体装置の製造行程を説明する
断面図である。 ３１……Ｐ型シリコン基板、３２……フイール
ド酸化膜、３３……N-型拡散層、３４……第１
のマスク材、３５……第２のマスク材、３６……
溝、３７……キヤパシタ酸化膜、３８，４０，４
１……多結晶シリコン膜、３９……ストツパー用
酸化膜、４２……層間絶縁膜。
状キヤパシタを有する半導体装置の製造行程を説
明する断面図、第２図Ａ乃至Ｃは従来の溝状キヤ
パシタを有する半導体装置の製造行程を説明する
断面図である。 ３１……Ｐ型シリコン基板、３２……フイール
ド酸化膜、３３……N-型拡散層、３４……第１
のマスク材、３５……第２のマスク材、３６……
溝、３７……キヤパシタ酸化膜、３８，４０，４
１……多結晶シリコン膜、３９……ストツパー用
酸化膜、４２……層間絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板を選択的にエツチングしてこの半
導体基板表面部に溝を形成する工程と、 上記溝の内表面に不純物を拡散して導電層を形
成する工程と、 上記半導体基板の表面および上記導電層の表面
に上記溝の内表面に対応する部分を含んで第１の
絶縁膜を形成する工程と、 上記第１の絶縁膜上に上記溝内部を含んで第１
の導電材料を堆積する工程と、 上記第１の導電材料の表面に上記溝内部を含ん
で第２の絶縁膜を形成する工程と、 上記第２の絶縁膜で被覆された上記溝の内部に
埋込むようにして上記第２の絶縁膜上に第２の導
電材料を堆積する工程と、 上記溝の範囲を除く上記半導体基板表面の上記
第２の導電材料をエツチング除去し、上記第２の
絶縁膜を露出する工程と、 上記溝の範囲を除く上記半導体基板表面の上記
第２の絶縁膜をエツチング除去し、上記第１の導
電材料を露出する工程と、 上記第１および第２の導電材料上に第３の導電
材料を堆積する工程と、 上記第３の導電材料上に第３の絶縁膜を形成す
る工程とを具備することを特徴とする半導体装置
の製造方法。 ２ 上記第３の絶縁膜は、上記第３の導電材料を
熱酸化して形成するようにした特許請求の範囲第
１項記載の半導体装置の製造方法。 ３ 上記第１および第２の導電材料は多結晶シリ
コンまたは金属シリサイドである特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148605A JPS634664A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148605A JPS634664A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634664A JPS634664A (ja) | 1988-01-09 |
| JPH0530307B2 true JPH0530307B2 (ja) | 1993-05-07 |
Family
ID=15456508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148605A Granted JPS634664A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634664A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2740808B2 (ja) * | 1987-06-30 | 1998-04-15 | 三菱電機株式会社 | 半導体装置とその製造方法 |
-
1986
- 1986-06-25 JP JP61148605A patent/JPS634664A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634664A (ja) | 1988-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226590B2 (ja) | ||
| EP0409132B1 (en) | Method of fabricating a structure having self-aligned diffused junctions | |
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| JP2762851B2 (ja) | 半導体装置の製造方法 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPH0530307B2 (ja) | ||
| US5188972A (en) | Method for making bipolar transistor by self-aligning the emitter to the base contact diffusion | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| US5893743A (en) | Process of fabricating semiconductor device | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2987850B2 (ja) | 半導体集積回路 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| WO1992014262A1 (en) | Semiconductor structure and method for making same | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH1174282A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| JPH04225551A (ja) | 半導体装置およびその製造方法 |