JPH06275633A - バイポーラ型半導体装置およびその製造方法 - Google Patents
バイポーラ型半導体装置およびその製造方法Info
- Publication number
- JPH06275633A JPH06275633A JP6197093A JP6197093A JPH06275633A JP H06275633 A JPH06275633 A JP H06275633A JP 6197093 A JP6197093 A JP 6197093A JP 6197093 A JP6197093 A JP 6197093A JP H06275633 A JPH06275633 A JP H06275633A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- base
- forming
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、バイポーラ型半導体装置の主にト
ランジスタ部の製法に関するもので、エミッタ部の開口
の向上、ベース抵抗のばらつきの解消、エミッタ、ベー
ス接合リークの増大の防止などを図ることを目的とす
る。 【構成】 本発明は、ベース電極をポリシリコン膜１１
４、酸化膜１１３、窒化膜１１２の積層膜とし、酸化膜
１１３をサイドエッチして前記窒化膜１１３をひさし状
とし、その下を窒化膜１２１で埋めるように形成し、そ
の窒化膜１２１をベース電極（１１４，１１３，１１
２）のサイドウォールとして残し、それをマスクにして
エミッタ部の開口を行なうようにしたものである。他
に、ベースコンタクト部を製造過程で視認できる製法な
どの実施例あり。
ランジスタ部の製法に関するもので、エミッタ部の開口
の向上、ベース抵抗のばらつきの解消、エミッタ、ベー
ス接合リークの増大の防止などを図ることを目的とす
る。 【構成】 本発明は、ベース電極をポリシリコン膜１１
４、酸化膜１１３、窒化膜１１２の積層膜とし、酸化膜
１１３をサイドエッチして前記窒化膜１１３をひさし状
とし、その下を窒化膜１２１で埋めるように形成し、そ
の窒化膜１２１をベース電極（１１４，１１３，１１
２）のサイドウォールとして残し、それをマスクにして
エミッタ部の開口を行なうようにしたものである。他
に、ベースコンタクト部を製造過程で視認できる製法な
どの実施例あり。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の中でも
特にバイポーラ型トランジスタを有する半導体装置の主
にそのトランジスタ部分の構造と製法に関するものであ
る。
特にバイポーラ型トランジスタを有する半導体装置の主
にそのトランジスタ部分の構造と製法に関するものであ
る。
【０００２】
【従来の技術】従来、この種の半導体装置の主として製
法に関して（特にエミッタ、ベースの形成に関して）
は、特公平２−５２８５８号公報に開示されるものがあ
り、その製造方法を図８ないし図９の（ａ）〜（ｑ）に
示し、以下にその工程の概要を説明する。
法に関して（特にエミッタ、ベースの形成に関して）
は、特公平２−５２８５８号公報に開示されるものがあ
り、その製造方法を図８ないし図９の（ａ）〜（ｑ）に
示し、以下にその工程の概要を説明する。
【０００３】まず、図８（ａ）に示すようにＮ形単結晶
基板１の表面所定位置にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘ
ｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により選択
的に熱酸化膜２を膜厚約１μｍ程度の厚さに形成する。
次に図８（ｂ）に示すようにこの基板１を熱酸化あるい
はＣＶＤ（化学的気相成長）法によりその表面に膜厚約
５００Å程度のＳｉＯ2 膜５を形成し、さらにその上に
通常の常圧あるいは減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜
６、将来ベース電極となるノンドープポリシリコン膜１
３を形成する。この場合、例えばＳｉ3 Ｎ4 膜６は約１
５００Å程度、ノンドープポリシリコン膜１３は約５０
００Å程度の厚さにそれぞれ形成する。次にこのノンド
ープポリシリコン膜１３上にＳｉ3 Ｎ4 膜を形成し、こ
のＳｉ3 Ｎ4 膜１４を利用してＬＯＣＯＳ法により図８
（ｃ）に示すようにノンドープポリシリコン膜１３の不
要な部分を酸化する。この場合、不要領域にはポリシリ
コン酸化膜８が形成される。次に図８（ｄ）に示すよう
に表面にＳｉ3 Ｎ4 膜１５を形成し、将来トランジスタ
のエミッタとベース領域とを形成する部分にイオン注入
用マスクを形成する。この場合、例えばポリシリコン膜
１６と酸化シリコン膜１７とを形成し、フォトリソグラ
フィ技術とドライ加工技術とにより、イオン注入用マス
クを形成する。また、マスクはレジストでも良い。次に
ノンドープポリシリコン膜１３にボロンを注入する。こ
の場合、例えばボロンを５×１０16個／ｃｍ2 程度多量
注入によりドーズし、部分的にＰ+ ポリシリコン膜１８
を形成する。次に熱処理により、イオン注入損傷を回復
させるとともに、ボロンをマスク下のポリシリコン膜１
３中にも適量拡散させる。次にポリシリコン膜１６と酸
化シリコン膜１７とで形成されたイオン注入用マスクお
よびＳｉ3 Ｎ4 膜１５を除去した後、ノンドープポリシ
リコンの方がＰ+ ポリシリコンよりもエッチング速度が
速いエッチング液、例えばＫＯＨ等のエッチング液を用
いてノンドープポリシリコン膜１３のみを除去して図８
（ｅ）に示すようにボロン添加のポリシリコン膜１８か
らなる前述したベース電極７を形成する。次に図８
（ｆ）に示すようにＰ+ ポリシリコン膜からなるベース
電極７を酸化し、その上面および側面に酸化膜１９を形
成する。次に希ふっ酸によるライトエッチング後、Ｓｉ
3 Ｎ4 膜６を熱リン酸等でエッチングする。この場合、
Ｐ+ ポリシリコン膜からなるベース電極７下のＳｉ3 Ｎ
4 膜６も同時に約０．７μｍ程度の適量のサイドエッチ
ングを行なう。引き続きＳｉＯ2 膜５をエッチングす
る。次に図８（ｈ）に示すように表面にノンドープポリ
シリコン膜２０を形成する。また、この場合、このノン
ドープポリシリコン膜２０は図８（ｇ）の工程で除去さ
れたＳｉ3 Ｎ4 膜６とＳｉＯ2 膜５との消失部分にも充
填して形成される。次に熱処理を行なってＰ+ ポリシリ
コン膜からなるベース電極７からボロンをノンドープポ
リシリコン膜２０に適量拡散させる。この場合、図８
（ｉ）に示すようにノンドープポリシリコン膜２０の一
部がＰ+ ポリシリコン膜２１に変化し、このＰ+ ポリシ
リコン膜２１はボロン含有率がベース電極７よりも増加
している。また、単結晶基板１とベース電極７とがＰ+
ポリシリコン膜２１により、前述したベース拡散領域４
ａと接続し、ベース引き出し電極が形成される。次にノ
ンドープポリシリコンをＰ+ ポリシリコンよりも速くエ
ッチングする例えば、ＫＯＨ等のエッチング溶液でエッ
チングして図８（ｊ）に示すようにノンドープポリシリ
コン膜２０を除去する。この場合、ノンドープポリシリ
コン膜２０にボロンが１×１０17個／ｃｍ3 程度ドープ
されていても選択的なエッチングを問題なく行なうこと
ができる。次にこの単結晶基板１を熱酸化して図９
（ｋ）に示すようにＳｉＯ2 膜２２を形成する。この場
合、このＳｉＯ2 膜２２は単結晶基板１のエミッタとな
る部分の開口部のほかに酸化膜１９の上面、側面および
Ｐ+ ポリシリコン膜２１の側面に例えば約７００Å程度
の厚さに形成される。その後、イオン注入法等により、
ボロンをこのＳｉＯ2 膜２２を通して単結晶基板１中に
注入した前述したベース領域４を形成する。次に図９
（ｌ）に示すようにＣＶＤ法により、例えば厚さ約２０
００Å程度のＳｉＯ2 膜２３をＳｉＯ2 膜２２に重ねて
形成する。この場合、ＳｉＯ2 膜２３の代りにＳｉ3 Ｎ
4 膜等の絶縁膜でも良い。次に図９（ｍ）に示すように
ＣＶＤ法によりＳｉＯ2 膜２３上に例えば厚さ２０００
〜４０００Å程度のポリシリコン２４を形成する。この
場合、ＣＶＤ法を用いるため、ＳｉＯ2 膜２３およびポ
リシリコン膜２４に含まれるボロンは極めて低い濃度に
することが可能となる。次に方向性のあるドライ加工に
よりこのポリシリコン膜２４を除去する。この場合、図
９（ｎ）に示すように穴の部分の周囲にポリシリコン膜
２４の残った残渣部２４ａが形成される。次に図９
（ｏ）に示すようにポリシリコン残渣部２４ａをマスク
としてＳｉＯ2 膜２３および２２をエッチング除去し、
エミッタ領域形成用の窓２５を開設する。この場合、Ｓ
ｉＯ2 膜２３および２２の除去はドライ加工、ＨＦ系の
エッチングあるいはこれらの組合せを用いる。次に図９
（ｐ）に示すように窓２５に接触してノンドープポリシ
リコンを形成し、これにＡｓ等のＮ形不純物をドープし
てＮ+ ポリシリコン膜２６とする。そして、これを不純
物源としてエミッタ拡散を行なって前述したエミッタ領
域３を形成する。その後、このＮ+ ポリシリコン膜２６
を加工してエミッタ電極１０を形成する。次に図９
（Ｑ）に示すように従来のトランジスタの形成工程と同
様にベースコンタクトの窓開を行なってＡｌ等のベース
電極用金属電極１２およびエミッタ電極用金属電極１１
を形成することにより、ＮＰＮトランジスタが完成す
る。
基板１の表面所定位置にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘ
ｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により選択
的に熱酸化膜２を膜厚約１μｍ程度の厚さに形成する。
次に図８（ｂ）に示すようにこの基板１を熱酸化あるい
はＣＶＤ（化学的気相成長）法によりその表面に膜厚約
５００Å程度のＳｉＯ2 膜５を形成し、さらにその上に
通常の常圧あるいは減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜
６、将来ベース電極となるノンドープポリシリコン膜１
３を形成する。この場合、例えばＳｉ3 Ｎ4 膜６は約１
５００Å程度、ノンドープポリシリコン膜１３は約５０
００Å程度の厚さにそれぞれ形成する。次にこのノンド
ープポリシリコン膜１３上にＳｉ3 Ｎ4 膜を形成し、こ
のＳｉ3 Ｎ4 膜１４を利用してＬＯＣＯＳ法により図８
（ｃ）に示すようにノンドープポリシリコン膜１３の不
要な部分を酸化する。この場合、不要領域にはポリシリ
コン酸化膜８が形成される。次に図８（ｄ）に示すよう
に表面にＳｉ3 Ｎ4 膜１５を形成し、将来トランジスタ
のエミッタとベース領域とを形成する部分にイオン注入
用マスクを形成する。この場合、例えばポリシリコン膜
１６と酸化シリコン膜１７とを形成し、フォトリソグラ
フィ技術とドライ加工技術とにより、イオン注入用マス
クを形成する。また、マスクはレジストでも良い。次に
ノンドープポリシリコン膜１３にボロンを注入する。こ
の場合、例えばボロンを５×１０16個／ｃｍ2 程度多量
注入によりドーズし、部分的にＰ+ ポリシリコン膜１８
を形成する。次に熱処理により、イオン注入損傷を回復
させるとともに、ボロンをマスク下のポリシリコン膜１
３中にも適量拡散させる。次にポリシリコン膜１６と酸
化シリコン膜１７とで形成されたイオン注入用マスクお
よびＳｉ3 Ｎ4 膜１５を除去した後、ノンドープポリシ
リコンの方がＰ+ ポリシリコンよりもエッチング速度が
速いエッチング液、例えばＫＯＨ等のエッチング液を用
いてノンドープポリシリコン膜１３のみを除去して図８
（ｅ）に示すようにボロン添加のポリシリコン膜１８か
らなる前述したベース電極７を形成する。次に図８
（ｆ）に示すようにＰ+ ポリシリコン膜からなるベース
電極７を酸化し、その上面および側面に酸化膜１９を形
成する。次に希ふっ酸によるライトエッチング後、Ｓｉ
3 Ｎ4 膜６を熱リン酸等でエッチングする。この場合、
Ｐ+ ポリシリコン膜からなるベース電極７下のＳｉ3 Ｎ
4 膜６も同時に約０．７μｍ程度の適量のサイドエッチ
ングを行なう。引き続きＳｉＯ2 膜５をエッチングす
る。次に図８（ｈ）に示すように表面にノンドープポリ
シリコン膜２０を形成する。また、この場合、このノン
ドープポリシリコン膜２０は図８（ｇ）の工程で除去さ
れたＳｉ3 Ｎ4 膜６とＳｉＯ2 膜５との消失部分にも充
填して形成される。次に熱処理を行なってＰ+ ポリシリ
コン膜からなるベース電極７からボロンをノンドープポ
リシリコン膜２０に適量拡散させる。この場合、図８
（ｉ）に示すようにノンドープポリシリコン膜２０の一
部がＰ+ ポリシリコン膜２１に変化し、このＰ+ ポリシ
リコン膜２１はボロン含有率がベース電極７よりも増加
している。また、単結晶基板１とベース電極７とがＰ+
ポリシリコン膜２１により、前述したベース拡散領域４
ａと接続し、ベース引き出し電極が形成される。次にノ
ンドープポリシリコンをＰ+ ポリシリコンよりも速くエ
ッチングする例えば、ＫＯＨ等のエッチング溶液でエッ
チングして図８（ｊ）に示すようにノンドープポリシリ
コン膜２０を除去する。この場合、ノンドープポリシリ
コン膜２０にボロンが１×１０17個／ｃｍ3 程度ドープ
されていても選択的なエッチングを問題なく行なうこと
ができる。次にこの単結晶基板１を熱酸化して図９
（ｋ）に示すようにＳｉＯ2 膜２２を形成する。この場
合、このＳｉＯ2 膜２２は単結晶基板１のエミッタとな
る部分の開口部のほかに酸化膜１９の上面、側面および
Ｐ+ ポリシリコン膜２１の側面に例えば約７００Å程度
の厚さに形成される。その後、イオン注入法等により、
ボロンをこのＳｉＯ2 膜２２を通して単結晶基板１中に
注入した前述したベース領域４を形成する。次に図９
（ｌ）に示すようにＣＶＤ法により、例えば厚さ約２０
００Å程度のＳｉＯ2 膜２３をＳｉＯ2 膜２２に重ねて
形成する。この場合、ＳｉＯ2 膜２３の代りにＳｉ3 Ｎ
4 膜等の絶縁膜でも良い。次に図９（ｍ）に示すように
ＣＶＤ法によりＳｉＯ2 膜２３上に例えば厚さ２０００
〜４０００Å程度のポリシリコン２４を形成する。この
場合、ＣＶＤ法を用いるため、ＳｉＯ2 膜２３およびポ
リシリコン膜２４に含まれるボロンは極めて低い濃度に
することが可能となる。次に方向性のあるドライ加工に
よりこのポリシリコン膜２４を除去する。この場合、図
９（ｎ）に示すように穴の部分の周囲にポリシリコン膜
２４の残った残渣部２４ａが形成される。次に図９
（ｏ）に示すようにポリシリコン残渣部２４ａをマスク
としてＳｉＯ2 膜２３および２２をエッチング除去し、
エミッタ領域形成用の窓２５を開設する。この場合、Ｓ
ｉＯ2 膜２３および２２の除去はドライ加工、ＨＦ系の
エッチングあるいはこれらの組合せを用いる。次に図９
（ｐ）に示すように窓２５に接触してノンドープポリシ
リコンを形成し、これにＡｓ等のＮ形不純物をドープし
てＮ+ ポリシリコン膜２６とする。そして、これを不純
物源としてエミッタ拡散を行なって前述したエミッタ領
域３を形成する。その後、このＮ+ ポリシリコン膜２６
を加工してエミッタ電極１０を形成する。次に図９
（Ｑ）に示すように従来のトランジスタの形成工程と同
様にベースコンタクトの窓開を行なってＡｌ等のベース
電極用金属電極１２およびエミッタ電極用金属電極１１
を形成することにより、ＮＰＮトランジスタが完成す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記説
明した半導体装置の製造方法では、以下に述べる問題点
があった。
明した半導体装置の製造方法では、以下に述べる問題点
があった。
【０００５】（１）エミッタ開口の際、開口側壁の滑ら
かな斜面にポリシリコン残渣膜を形成する必要があり、
その制御性の不安定さからエミッタ開口寸法がばらつき
ベース抵抗が変動する。
かな斜面にポリシリコン残渣膜を形成する必要があり、
その制御性の不安定さからエミッタ開口寸法がばらつき
ベース抵抗が変動する。
【０００６】（２）エミッタ領域の開口をウェットエッ
チングにて行うと、ベース電極上のＳｉＯ2 膜が薄くな
り、ベース電極とエミッタ電極の電気的分離が困難とな
り、さらに薄くなると、電極間の短絡が生じる。これ
は、エミッタ領域上の熱酸化膜及びＣＶＤ酸化膜（ある
いは窒化膜）に対し、不純物を多く含んだベース電極上
のＳｉＯ2 膜の方が極端にエッチングレートが早いため
である。
チングにて行うと、ベース電極上のＳｉＯ2 膜が薄くな
り、ベース電極とエミッタ電極の電気的分離が困難とな
り、さらに薄くなると、電極間の短絡が生じる。これ
は、エミッタ領域上の熱酸化膜及びＣＶＤ酸化膜（ある
いは窒化膜）に対し、不純物を多く含んだベース電極上
のＳｉＯ2 膜の方が極端にエッチングレートが早いため
である。
【０００７】（３）エミッタ領域の開口をドライエッチ
ングにより行うとベース層表面のシリコンをエッチング
除去するため、すでにイオン注入してあるベース層不純
物のプロファイルをばらつかせ、エミッタ・ベース接合
リーク電流を増させ、かつｈFE（電流増幅率）をばらつ
かせる。
ングにより行うとベース層表面のシリコンをエッチング
除去するため、すでにイオン注入してあるベース層不純
物のプロファイルをばらつかせ、エミッタ・ベース接合
リーク電流を増させ、かつｈFE（電流増幅率）をばらつ
かせる。
【０００８】（４）図８（ｆ）→（ｇ）に示されるよう
に、ポリシリコン膜７の下部におけるＳ13Ｎ4 膜６およ
びＳｉＯ2 膜５のサイドエッチング寸法は、視認するこ
とができないため、サイドエッチングによるベースコン
タクト寸法制御が難しいという問題があり、このＳ13Ｎ
4 膜６およびＳｉＯ2 膜５のサイドエッチング寸法のば
らつきによって、図８（ｉ）に示されるＰ+ ポリシリコ
ン膜２１からボロンを拡散することで形成されるベース
補償拡散領域４ａの寸法がばらつき、ベース・コレクタ
接合容量が変動する結果になっていた。
に、ポリシリコン膜７の下部におけるＳ13Ｎ4 膜６およ
びＳｉＯ2 膜５のサイドエッチング寸法は、視認するこ
とができないため、サイドエッチングによるベースコン
タクト寸法制御が難しいという問題があり、このＳ13Ｎ
4 膜６およびＳｉＯ2 膜５のサイドエッチング寸法のば
らつきによって、図８（ｉ）に示されるＰ+ ポリシリコ
ン膜２１からボロンを拡散することで形成されるベース
補償拡散領域４ａの寸法がばらつき、ベース・コレクタ
接合容量が変動する結果になっていた。
【０００９】（５）さらに、図８（ｑ）に示されるよう
に、ベース補償拡散領域４ａと素子間分離用酸化膜２間
の寸法は、上記Ｓ13Ｎ4 膜６およびＳｉＯ2 膜５のサイ
ドエッチング寸法により、ベース補償拡散領域４ａとＮ
+ エミッタ領域３間隔寸法は上記ポリシリコン膜残渣部
２４ａをマスクとしたＳｉＯ2 膜２３および２２のエッ
チング寸法により左右されるため、これらのエッチング
のプロセスマージンを考慮して設計する必要があり、半
導体素子の微細化が技術的に困難であった。
に、ベース補償拡散領域４ａと素子間分離用酸化膜２間
の寸法は、上記Ｓ13Ｎ4 膜６およびＳｉＯ2 膜５のサイ
ドエッチング寸法により、ベース補償拡散領域４ａとＮ
+ エミッタ領域３間隔寸法は上記ポリシリコン膜残渣部
２４ａをマスクとしたＳｉＯ2 膜２３および２２のエッ
チング寸法により左右されるため、これらのエッチング
のプロセスマージンを考慮して設計する必要があり、半
導体素子の微細化が技術的に困難であった。
【００１０】この発明は、以上述べたベース・コレクタ
接合容量の変動とベース抵抗の変動などの問題を除去
し、かつ選択エッチング等の自己整合技術を充分に活用
し、半導体素子の微細化が可能な優れた半導体装置およ
びその製造方法を提供することを目的とする。
接合容量の変動とベース抵抗の変動などの問題を除去
し、かつ選択エッチング等の自己整合技術を充分に活用
し、半導体素子の微細化が可能な優れた半導体装置およ
びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明は、前述の目的
を実現させるため、第１の実施例として、バイポーラの
ベース電極はポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒
化膜の３層構造とし、このうち少なくともＣＶＤ酸化膜
はサイドエッチされ、ＣＶＤ窒化膜がひさしとなるよう
に形成しベース領域を薄く酸化し、ＣＶＤ窒化膜をサイ
ドウォール膜として用い、ベース電極の側壁に少なくと
も上述したひさし状にサイドエッチされたＣＶＤ酸化膜
の窪みを埋めつくすように形成し、ついで、ＨＦ系のウ
ェットエッチング液に基板を浸し、ベース領域上の薄い
ＳｉＯ2 膜を選択的にエッチングすることによりエミッ
タを開口するようにしたものである。
を実現させるため、第１の実施例として、バイポーラの
ベース電極はポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒
化膜の３層構造とし、このうち少なくともＣＶＤ酸化膜
はサイドエッチされ、ＣＶＤ窒化膜がひさしとなるよう
に形成しベース領域を薄く酸化し、ＣＶＤ窒化膜をサイ
ドウォール膜として用い、ベース電極の側壁に少なくと
も上述したひさし状にサイドエッチされたＣＶＤ酸化膜
の窪みを埋めつくすように形成し、ついで、ＨＦ系のウ
ェットエッチング液に基板を浸し、ベース領域上の薄い
ＳｉＯ2 膜を選択的にエッチングすることによりエミッ
タを開口するようにしたものである。
【００１２】第２、第３の実施例として、素子間分離用
酸化膜により囲まれたベース領域上に不純物を含まない
第１のポリシリコン膜とＣＶＤ法による厚い酸化膜（第
３の実施例ではＷ（タングステン）シリサイド膜）を形
成する。その後に上記第１のポリシリコン膜とＣＶＤ法
による厚い酸化膜をエミッタ電極パターンに加工し、そ
の側壁に窒化膜のサイドウォールを形成しベースコンタ
クトの開設を行う。この後に第１の導電型不純物を含む
第２のポリシリコン膜とＣＶＤ法による酸化膜、窒化膜
を順次形成し、エッチバックおよび選択エッチング等の
自己整合技術を用いエミッタ電極部上の上記ＣＶＤ法に
よる窒化膜、酸化膜および第２のポリシリコン膜を除去
する。この時形成されたＣＶＤ法による窒化膜、酸化膜
および第２のポリシリコン膜のエッチング面からなる側
壁に再度窒化膜のサイドウォールを形成する。次にエミ
ッタ電極上の酸化膜を除去した後（第３の実施例では前
記Ｗシリサイド膜は除去しない）、第２の導電型不純物
を第１のポリシリコン膜に注入し、さらに熱処理を行い
ベース領域内に拡散かつ活性化させエミッタ領域を形成
する。この時、合わせて第２のポリシリコン膜より第１
の導電型不純物をベース領域内に拡散かつ活性化させベ
ース補償拡散領域を形成するようにしたものである。
酸化膜により囲まれたベース領域上に不純物を含まない
第１のポリシリコン膜とＣＶＤ法による厚い酸化膜（第
３の実施例ではＷ（タングステン）シリサイド膜）を形
成する。その後に上記第１のポリシリコン膜とＣＶＤ法
による厚い酸化膜をエミッタ電極パターンに加工し、そ
の側壁に窒化膜のサイドウォールを形成しベースコンタ
クトの開設を行う。この後に第１の導電型不純物を含む
第２のポリシリコン膜とＣＶＤ法による酸化膜、窒化膜
を順次形成し、エッチバックおよび選択エッチング等の
自己整合技術を用いエミッタ電極部上の上記ＣＶＤ法に
よる窒化膜、酸化膜および第２のポリシリコン膜を除去
する。この時形成されたＣＶＤ法による窒化膜、酸化膜
および第２のポリシリコン膜のエッチング面からなる側
壁に再度窒化膜のサイドウォールを形成する。次にエミ
ッタ電極上の酸化膜を除去した後（第３の実施例では前
記Ｗシリサイド膜は除去しない）、第２の導電型不純物
を第１のポリシリコン膜に注入し、さらに熱処理を行い
ベース領域内に拡散かつ活性化させエミッタ領域を形成
する。この時、合わせて第２のポリシリコン膜より第１
の導電型不純物をベース領域内に拡散かつ活性化させベ
ース補償拡散領域を形成するようにしたものである。
【００１３】
【作用】前述したように本発明の第１の実施例によれ
ば、ポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒化膜から
成るバイポーラのベース電極は周知のフォト（フォトリ
ソグラフィ）・エッチング技術により、シリコン基板に
対し垂直に形成され、さらにＣＶＤ酸化膜をサイドエッ
チングし、その窪みにＣＶＤ窒化膜からなる埋め込みサ
イドウォールを形成することから、サイドウォールのエ
ッチングは１回であり、エッチングばらつきに依らず、
垂直な形状に形成されたベース電極の側壁に安定した窒
化膜サイドウォール幅が形成され、以下の作用効果を生
じる。
ば、ポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒化膜から
成るバイポーラのベース電極は周知のフォト（フォトリ
ソグラフィ）・エッチング技術により、シリコン基板に
対し垂直に形成され、さらにＣＶＤ酸化膜をサイドエッ
チングし、その窪みにＣＶＤ窒化膜からなる埋め込みサ
イドウォールを形成することから、サイドウォールのエ
ッチングは１回であり、エッチングばらつきに依らず、
垂直な形状に形成されたベース電極の側壁に安定した窒
化膜サイドウォール幅が形成され、以下の作用効果を生
じる。
【００１４】（１）エミッタ開口寸法がばらつかず、ベ
ース抵抗も安定したものとなる。
ース抵抗も安定したものとなる。
【００１５】（２）エミッタ領域をウェットエッチング
で開口する際、ベース電極部は完全にＣＶＤ窒化膜によ
り覆いつくされているため、ベース電極とエミッタ電極
が短絡することはない。
で開口する際、ベース電極部は完全にＣＶＤ窒化膜によ
り覆いつくされているため、ベース電極とエミッタ電極
が短絡することはない。
【００１６】（３）ウェットエッチングのみによるエミ
ッタ開口が可能となり、ベース層表面のシリコンをエッ
チング除去することがない為、ベース層不純物のプロフ
ァイルがばらつかず、エッチングダメージもないことか
ら、エミッタ・ベース接合リーク電流を低く抑え、かつ
ｈFEのばらつきも抑えられる。また、第２、第３の実施
例によれば、以下に述べる作用効果を生じる。
ッタ開口が可能となり、ベース層表面のシリコンをエッ
チング除去することがない為、ベース層不純物のプロフ
ァイルがばらつかず、エッチングダメージもないことか
ら、エミッタ・ベース接合リーク電流を低く抑え、かつ
ｈFEのばらつきも抑えられる。また、第２、第３の実施
例によれば、以下に述べる作用効果を生じる。
【００１７】（４）窒化膜をドライエッチ加工技術を用
いて窒化膜サイドウォールを形成することによってベー
スコンタクトの開設していることから、開口寸法を視認
することができるために、安定したベースコンタクト開
口を形成できる。そのため、ベースコンタクト開口を介
してポリシリコンベース電極からボロンをベース領域層
に拡散かつ活性化させて形成するベース補償領域の寸法
が安定するため、その結果ベース・コレクタ接合容量の
変動幅の縮少ができる。
いて窒化膜サイドウォールを形成することによってベー
スコンタクトの開設していることから、開口寸法を視認
することができるために、安定したベースコンタクト開
口を形成できる。そのため、ベースコンタクト開口を介
してポリシリコンベース電極からボロンをベース領域層
に拡散かつ活性化させて形成するベース補償領域の寸法
が安定するため、その結果ベース・コレクタ接合容量の
変動幅の縮少ができる。
【００１８】（５）Ａｓ等のＮ形不純物拡散源となるポ
リシリコンエミッタ電極は、フォトリソ技術を用いて寸
法制御されて形成しているため、Ｐ- 真性ベース領域と
の接触面積は一定である。そのため、Ｐ- 真性ベース領
域内に形成されるエミッタ領域の寸法は一定しており、
その結果安定したベース抵抗が実現できる （６）Ｐ+ ベース補償領域は素子間分離用酸化膜に隣接
しており、また、Ｐ+ ベース補償領域とＮ+ エミッタ領
域の間隔寸法は、窒化膜サイドウォールの形成寸法によ
り制御できるので、従来技術で必要であったエッチング
プロセスマージンを考慮した設計を行う必要がなくな
り、これらのプロセスマージン分の微細化が期待でき
る。
リシリコンエミッタ電極は、フォトリソ技術を用いて寸
法制御されて形成しているため、Ｐ- 真性ベース領域と
の接触面積は一定である。そのため、Ｐ- 真性ベース領
域内に形成されるエミッタ領域の寸法は一定しており、
その結果安定したベース抵抗が実現できる （６）Ｐ+ ベース補償領域は素子間分離用酸化膜に隣接
しており、また、Ｐ+ ベース補償領域とＮ+ エミッタ領
域の間隔寸法は、窒化膜サイドウォールの形成寸法によ
り制御できるので、従来技術で必要であったエッチング
プロセスマージンを考慮した設計を行う必要がなくな
り、これらのプロセスマージン分の微細化が期待でき
る。
【００１９】
【実施例】図１ないし図２に本発明の第１の実施例の製
造工程を断面図で示し、以下に工程順（アルファベット
順）に説明する。
造工程を断面図で示し、以下に工程順（アルファベット
順）に説明する。
【００２０】図１（ａ） まず、Ｐ型１０〜２０Ω・ｃ
ｍのシリコン基板１００に、従来同様、Ｎ型埋込み層１
０１を層抵抗４０Ω／□、拡散の深さ３．０μｍで将来
バイポーラを形成する位置へ形成する。ついで、Ｎ型エ
ピタキシャル層１０２を１．０Ω・ｃｍ、１．２μｍの
厚さで成長させる。基板表面より、アイソレーション層
１０３を表面濃度５×１０18ｉｏｎｓ／ｃｍ3 程度、拡
散の深さ１．５μｍとなるよう拡散し、バイポーラの分
離層を形成する。このときＮ型埋込み層１０１とアイソ
レーション層１０３とに囲まれた領域にバイポーラのコ
レクタ層１０４が形成される。ついでＬｏｃｏｓ（Ｌｏ
ｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）
法を用いて６０００Åの厚いフィールドの酸化膜（素子
分離絶縁膜）１０５とバイポーラのコレクタとり出し領
域１０６、バイポーラのベース・エミッタ形成領域１０
７を得る。
ｍのシリコン基板１００に、従来同様、Ｎ型埋込み層１
０１を層抵抗４０Ω／□、拡散の深さ３．０μｍで将来
バイポーラを形成する位置へ形成する。ついで、Ｎ型エ
ピタキシャル層１０２を１．０Ω・ｃｍ、１．２μｍの
厚さで成長させる。基板表面より、アイソレーション層
１０３を表面濃度５×１０18ｉｏｎｓ／ｃｍ3 程度、拡
散の深さ１．５μｍとなるよう拡散し、バイポーラの分
離層を形成する。このときＮ型埋込み層１０１とアイソ
レーション層１０３とに囲まれた領域にバイポーラのコ
レクタ層１０４が形成される。ついでＬｏｃｏｓ（Ｌｏ
ｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）
法を用いて６０００Åの厚いフィールドの酸化膜（素子
分離絶縁膜）１０５とバイポーラのコレクタとり出し領
域１０６、バイポーラのベース・エミッタ形成領域１０
７を得る。
【００２１】図１（ｂ） 全面にノンドープのポリシリ
コン膜１０８をＬＰＣＶＤ（減圧化学気相成長）法で２
０００Å成長させる。ついで、ボロンを２０ｋｅＶ、１
×１０15ｉｏｎｓ／ｃｍ2 の条件でイオン注入（１０
９）する。さらにノンドープのＣＶＤ ＳｉＯ2 膜（酸
化膜）１１０及びＣＶＤ Ｓ13Ｎ4 膜（窒化膜）１１１
を順次それぞれ１５００Åの膜厚で形成する。
コン膜１０８をＬＰＣＶＤ（減圧化学気相成長）法で２
０００Å成長させる。ついで、ボロンを２０ｋｅＶ、１
×１０15ｉｏｎｓ／ｃｍ2 の条件でイオン注入（１０
９）する。さらにノンドープのＣＶＤ ＳｉＯ2 膜（酸
化膜）１１０及びＣＶＤ Ｓ13Ｎ4 膜（窒化膜）１１１
を順次それぞれ１５００Åの膜厚で形成する。
【００２２】図１（ｃ） 周知のフォト（フォトリソグ
ラフィ）、エッチング技術を用いて窒化膜１１１、Ｓｉ
Ｏ2 膜１１０及びポリシリコン膜１０８をそれぞれベー
ス電極パターン１１２，１１３，１１４に形成し、エミ
ッタ形成の為の開孔１１５を得る。
ラフィ）、エッチング技術を用いて窒化膜１１１、Ｓｉ
Ｏ2 膜１１０及びポリシリコン膜１０８をそれぞれベー
ス電極パターン１１２，１１３，１１４に形成し、エミ
ッタ形成の為の開孔１１５を得る。
【００２３】図１（ｄ） ５％ＨＦによりＳｉＯ2 膜１
１３をサイドエッチし（１１６）、窒化膜１１２をひさ
し形状（１１７）に形成する。
１３をサイドエッチし（１１６）、窒化膜１１２をひさ
し形状（１１７）に形成する。
【００２４】図１（ｅ） ついで８５０℃のウェット酸
素雰囲気で酸化処理を行なうことにより、エミッタ形成
の為の開孔のシリコン表面を薄く（１００Å）酸化する
（１１８）。このときバイポーラのベース電極１１４の
側面１１９も酸化される。
素雰囲気で酸化処理を行なうことにより、エミッタ形成
の為の開孔のシリコン表面を薄く（１００Å）酸化する
（１１８）。このときバイポーラのベース電極１１４の
側面１１９も酸化される。
【００２５】図１（ｆ） ついでボロン（Ｂ+ ）を３０
ｋｅＶ、３×１０13ｉｏｎｓ／ｃｍ2の条件でイオン注
入し、バイポーラのベース層１２０を形成する。次に全
面に窒化膜１２１をＬＰＣＶＤ法で２０００Å成長させ
る。このとき窒化膜１２１は、ひさし１１７を埋め込む
様に形成される。
ｋｅＶ、３×１０13ｉｏｎｓ／ｃｍ2の条件でイオン注
入し、バイポーラのベース層１２０を形成する。次に全
面に窒化膜１２１をＬＰＣＶＤ法で２０００Å成長させ
る。このとき窒化膜１２１は、ひさし１１７を埋め込む
様に形成される。
【００２６】図２（ｇ） 周知の例えばＮＦ3 ＋Ｈ2 系
のＲＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）
エッチング技術によりエミッタ開口部の側壁に窒化膜の
サイドウォール１２２を形成する。このとき、窒化膜１
１２は若干薄くなるもののＳｉＯ2 膜１１３の表面が表
われることはない。また窒化膜サイドウォール１２２
は、ＳｉＯ2 膜１１３及び１１９の側面を完全に覆いつ
くしているため、ＳｉＯ2 膜１１３及びポリシリコン膜
１１４が表面に表われることはない。かつ窒化膜サイド
ウォール１２２形成にあたってはＳｉＯ2 膜との選択比
が大きくとれる（ＳｉＮ／ＳｉＯ2 ≒９）ことから、Ｓ
ｉＯ2 膜１１８がエッチングストップ膜として働き、シ
リコン基板表面をエッチングすることはない。
のＲＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）
エッチング技術によりエミッタ開口部の側壁に窒化膜の
サイドウォール１２２を形成する。このとき、窒化膜１
１２は若干薄くなるもののＳｉＯ2 膜１１３の表面が表
われることはない。また窒化膜サイドウォール１２２
は、ＳｉＯ2 膜１１３及び１１９の側面を完全に覆いつ
くしているため、ＳｉＯ2 膜１１３及びポリシリコン膜
１１４が表面に表われることはない。かつ窒化膜サイド
ウォール１２２形成にあたってはＳｉＯ2 膜との選択比
が大きくとれる（ＳｉＮ／ＳｉＯ2 ≒９）ことから、Ｓ
ｉＯ2 膜１１８がエッチングストップ膜として働き、シ
リコン基板表面をエッチングすることはない。
【００２７】図２（ｈ） ＨＦ系のウェットエッチング
液に基板を浸し、うすいＳｉＯ2 膜１１８を選択的にエ
ッチング除去することにより、エミッタ開孔部１２３を
得る。このエッチングに於てはウェット系のエッチング
液を用いることから、エミッタ開孔部１２３のベース層
表面のシリコンをエッチング除去することなく、すでに
イオン注入してあるベース層１２０のプロファイルをば
らつかせることはない。またＳｉＯ2 膜１１３及びポリ
シリコン膜１１４の表面と側面は、窒化膜１１２及び１
２２により完全に覆われているため、多小の追加エッチ
を施こしてもポリシリコン膜１１４が表面に表われるこ
とはない。
液に基板を浸し、うすいＳｉＯ2 膜１１８を選択的にエ
ッチング除去することにより、エミッタ開孔部１２３を
得る。このエッチングに於てはウェット系のエッチング
液を用いることから、エミッタ開孔部１２３のベース層
表面のシリコンをエッチング除去することなく、すでに
イオン注入してあるベース層１２０のプロファイルをば
らつかせることはない。またＳｉＯ2 膜１１３及びポリ
シリコン膜１１４の表面と側面は、窒化膜１１２及び１
２２により完全に覆われているため、多小の追加エッチ
を施こしてもポリシリコン膜１１４が表面に表われるこ
とはない。
【００２８】図２（ｉ） ついで、全面にＬＰＣＶＤ法
でポリシリコンを２０００Å成長し（１２４）、Ａｓを
４０ｋｅＶ、１×１０16ｉｏｎｓ／ｃｍ2 でイオン注入
（１２５）する。
でポリシリコンを２０００Å成長し（１２４）、Ａｓを
４０ｋｅＶ、１×１０16ｉｏｎｓ／ｃｍ2 でイオン注入
（１２５）する。
【００２９】図２（ｊ） 周知のフォト・エッチング技
術によりバイポーラのエミッタ電極１２６を得る。つい
で全面にＢＰＳＧ（ボロン・リン・シリケートガラス）
膜１２７をＣＶＤ法で成長させ（６０００Å）、９００
℃、３０分の条件でフローと呼ばれる熱処理を行ない、
表面の平坦化を行なう。同時にこの熱処理により、エミ
ッタのポリシリコン電極１２６からエミッタ拡散層１２
８、ベースのポリシリコン電極１１４から外部ベース層
１２９が形成され、バイポーラ構造が完成する。
術によりバイポーラのエミッタ電極１２６を得る。つい
で全面にＢＰＳＧ（ボロン・リン・シリケートガラス）
膜１２７をＣＶＤ法で成長させ（６０００Å）、９００
℃、３０分の条件でフローと呼ばれる熱処理を行ない、
表面の平坦化を行なう。同時にこの熱処理により、エミ
ッタのポリシリコン電極１２６からエミッタ拡散層１２
８、ベースのポリシリコン電極１１４から外部ベース層
１２９が形成され、バイポーラ構造が完成する。
【００３０】図２（ｋ） しかるのちにコンタクト開
孔、配線１３０工程を経てバイポーラ構造が完成する。
孔、配線１３０工程を経てバイポーラ構造が完成する。
【００３１】図３ないし図４（ａ）〜（ｊ）は本発明の
第２の実施例の要部断面工程図であり、以下、工程順
（アルファベット順）に説明する。
第２の実施例の要部断面工程図であり、以下、工程順
（アルファベット順）に説明する。
【００３２】図３（ａ） まず、Ｎ形単結晶基板２０１
の表面所定位置にＬＯＣＯＳ法により選択的に熱酸化膜
２０２を膜厚約５５００Å程度の厚さに形成し、同時に
この熱酸化膜２０２をマスクとしてベース領域形成のた
めボロン等のＰ形不純物を約１．３×１０13個／ｃｍ2
程度イオン注入しベース領域層２０４を形成する。
の表面所定位置にＬＯＣＯＳ法により選択的に熱酸化膜
２０２を膜厚約５５００Å程度の厚さに形成し、同時に
この熱酸化膜２０２をマスクとしてベース領域形成のた
めボロン等のＰ形不純物を約１．３×１０13個／ｃｍ2
程度イオン注入しベース領域層２０４を形成する。
【００３３】図３（ｂ） 次に、この基板上に将来エミ
ッタ電極となるノンドープポリシリコン膜２０９を形成
し、さらにその上にＣＶＤ法により酸化膜２１０を形成
する。この場合、例えばノンドープポリシリコン膜２０
９は約１５００Å程度、酸化膜２１０は約４０００〜６
０００Å程度の厚さにそれぞれ形成する。次に、ドライ
エッチ加工技術を用いて酸化膜２１０およびノンドープ
ポリシリコン膜２０９を図３（ｃ）に示すように加工し
て、ポリシリコンエミッタ電極２０８を形成する。その
後に、常圧あるいは減圧ＣＶＤ法により窒化膜２１１を
膜厚約２５００Å程度の厚さに形成する。
ッタ電極となるノンドープポリシリコン膜２０９を形成
し、さらにその上にＣＶＤ法により酸化膜２１０を形成
する。この場合、例えばノンドープポリシリコン膜２０
９は約１５００Å程度、酸化膜２１０は約４０００〜６
０００Å程度の厚さにそれぞれ形成する。次に、ドライ
エッチ加工技術を用いて酸化膜２１０およびノンドープ
ポリシリコン膜２０９を図３（ｃ）に示すように加工し
て、ポリシリコンエミッタ電極２０８を形成する。その
後に、常圧あるいは減圧ＣＶＤ法により窒化膜２１１を
膜厚約２５００Å程度の厚さに形成する。
【００３４】図３（ｄ） 次に、異方性ドライエッチ加
工技術により、窒化膜２１１からなるサイドウォール２
０６ａを形成する。この窒化膜サイドウォール２０６ａ
と熱酸化膜２０２の間の開口２１２がベースコンタクト
開口となる。
工技術により、窒化膜２１１からなるサイドウォール２
０６ａを形成する。この窒化膜サイドウォール２０６ａ
と熱酸化膜２０２の間の開口２１２がベースコンタクト
開口となる。
【００３５】図３（ｅ） 次に、ベース電極となるボロ
ン等のＰ形不純物を含んだポリシリコン膜２１３を形成
し、さらにその上にＣＶＤ法による酸化膜２１４、常圧
あるいは減圧ＣＶＤ法による窒化膜２１５を形成する。
この場合、例えばポリシリコン膜２１３はボロンを約
５．０×１０19個／ｃｍ3 程度含んでおり、膜厚は約１
５００Å程度、また酸化膜２１４および窒化膜２１５は
ともに膜厚約１０００Å程度の厚さに形成する。次に表
面にレジスト２３０を膜厚約６０００Å程度塗布する。
次にポリシリコンエミッタ電極２０８上の窒化膜２１５
が露出するまで上記レジスト膜２３０をエッチバック
し、このエッチバック後のレジスト膜をマスクとしてド
ライエッチ加工技術を用いて露出した窒化膜２１５を選
択的にエッチングし図４（ｆ）に示すように窒化膜２０
６ｂを形成する。
ン等のＰ形不純物を含んだポリシリコン膜２１３を形成
し、さらにその上にＣＶＤ法による酸化膜２１４、常圧
あるいは減圧ＣＶＤ法による窒化膜２１５を形成する。
この場合、例えばポリシリコン膜２１３はボロンを約
５．０×１０19個／ｃｍ3 程度含んでおり、膜厚は約１
５００Å程度、また酸化膜２１４および窒化膜２１５は
ともに膜厚約１０００Å程度の厚さに形成する。次に表
面にレジスト２３０を膜厚約６０００Å程度塗布する。
次にポリシリコンエミッタ電極２０８上の窒化膜２１５
が露出するまで上記レジスト膜２３０をエッチバック
し、このエッチバック後のレジスト膜をマスクとしてド
ライエッチ加工技術を用いて露出した窒化膜２１５を選
択的にエッチングし図４（ｆ）に示すように窒化膜２０
６ｂを形成する。
【００３６】図４（ｇ） 次に、上記レジスト膜２３０
を除去し、窒化膜２０６ｂをマスクとしてウェットエッ
チングにより酸化膜２１４を選択的にエッチングし、酸
化膜２０５を形成する。次に酸化膜２０５をマスクとし
てＫＯＨ等のアルカリ水溶液またはＨＦ５％以下の沸硝
酸溶液でＰ+ 形ポリシリコン膜２１３を選択的にエッチ
ングし、同図に示すようにＰ+ ポリシリコン膜からなる
ベース電極２０７を形成する。
を除去し、窒化膜２０６ｂをマスクとしてウェットエッ
チングにより酸化膜２１４を選択的にエッチングし、酸
化膜２０５を形成する。次に酸化膜２０５をマスクとし
てＫＯＨ等のアルカリ水溶液またはＨＦ５％以下の沸硝
酸溶液でＰ+ 形ポリシリコン膜２１３を選択的にエッチ
ングし、同図に示すようにＰ+ ポリシリコン膜からなる
ベース電極２０７を形成する。
【００３７】図４（ｈ） 次に、減圧ＣＶＤ法により、
窒化膜２１６を膜厚約３０００Å程度形成する。この場
合、この窒化膜２１６は前記図４（ｇ）の工程で除去さ
れた酸化膜２１４とＰ+ 形ポリシリコン膜２１３の消失
部分にも充填して形成される。
窒化膜２１６を膜厚約３０００Å程度形成する。この場
合、この窒化膜２１６は前記図４（ｇ）の工程で除去さ
れた酸化膜２１４とＰ+ 形ポリシリコン膜２１３の消失
部分にも充填して形成される。
【００３８】図４（ｉ） 次に、異方性ドライエッチ加
工技術により、窒化膜２１６からなるサイドウォール２
０６ｃを形成する。同図に示すように、窒化膜２０６
ａ，２０６ｂ，２０６ｃからなる窒化膜２０６により、
ベース電極２０７ｃとエミッタ電極２０８が電気的に分
離されている。
工技術により、窒化膜２１６からなるサイドウォール２
０６ｃを形成する。同図に示すように、窒化膜２０６
ａ，２０６ｂ，２０６ｃからなる窒化膜２０６により、
ベース電極２０７ｃとエミッタ電極２０８が電気的に分
離されている。
【００３９】図４（ｊ） 次に、熱処理により素子分離
用熱酸化膜形成後イオン注入したボロン等のＰ形不純物
イオン及び、ベース電極２０７に含まれているボロン等
のＰ形不純物をＮ形単結晶基板１に拡散および活性化さ
せ、真性ベース領域２０４ｂ及びベース補償領域２０４
ａを形成する。ここで付け加えておくが、図４（ａ）に
示したボロン等のＰ形不純物をイオン注入した後は、Ｃ
ＶＤ等の比較的低温の熱処理しか加えていないため、ボ
ロンは拡散されておらず、従来のものと比べ、ベース幅
２０４ｃが厚くなることはない。さらに、エミッタ電極
２０８上の酸化膜２１０をウェットエッチングにより除
去した後、Ａｓ等のＮ形不純物をエミッタ電極２０８に
イオン注入する。この場合Ａｓのドーズ量は約１．０×
１０16ｉｏｎｓ／ｃｍ2 程度である。次に熱処理を行
い、エミッタポリシリコン膜２０８を不純物拡散源とし
Ａｓを真性ベース領域２０４ａ内に拡散および活性化さ
せエミッタ領域２０３を形成する。以上の工程により同
図に示すように、エミッタ領域２０３、真性ベース領域
２０４ｂ、Ｎ形単結晶基板２０１をそれぞれエミッタ、
ベース、コレクタとするＮＰＮトランジスタの活性領域
が形成される。
用熱酸化膜形成後イオン注入したボロン等のＰ形不純物
イオン及び、ベース電極２０７に含まれているボロン等
のＰ形不純物をＮ形単結晶基板１に拡散および活性化さ
せ、真性ベース領域２０４ｂ及びベース補償領域２０４
ａを形成する。ここで付け加えておくが、図４（ａ）に
示したボロン等のＰ形不純物をイオン注入した後は、Ｃ
ＶＤ等の比較的低温の熱処理しか加えていないため、ボ
ロンは拡散されておらず、従来のものと比べ、ベース幅
２０４ｃが厚くなることはない。さらに、エミッタ電極
２０８上の酸化膜２１０をウェットエッチングにより除
去した後、Ａｓ等のＮ形不純物をエミッタ電極２０８に
イオン注入する。この場合Ａｓのドーズ量は約１．０×
１０16ｉｏｎｓ／ｃｍ2 程度である。次に熱処理を行
い、エミッタポリシリコン膜２０８を不純物拡散源とし
Ａｓを真性ベース領域２０４ａ内に拡散および活性化さ
せエミッタ領域２０３を形成する。以上の工程により同
図に示すように、エミッタ領域２０３、真性ベース領域
２０４ｂ、Ｎ形単結晶基板２０１をそれぞれエミッタ、
ベース、コレクタとするＮＰＮトランジスタの活性領域
が形成される。
【００４０】図５ないし図６（ａ）〜（ｊ）は本発明の
第３の実施例の要部断面工程図であり、以下に工程順
（アルファベット順）に説明する。
第３の実施例の要部断面工程図であり、以下に工程順
（アルファベット順）に説明する。
【００４１】図５（ａ） まず、第２の実施例同様、Ｎ
型単結晶基板３０１の表面所定位置にＬＯＣＯＳ法によ
り選択的に熱酸化膜３０２を膜厚約５５００Å程度の厚
さに形成する。次に熱酸化膜３０２をマスクにして、ベ
ース領域形成のため、ボロン等のＰ型不純物を約１．３
×１０13ｉｏｎｓ／ｃｍ2 程度イオン注入し、ベース領
域層３０４を形成する。
型単結晶基板３０１の表面所定位置にＬＯＣＯＳ法によ
り選択的に熱酸化膜３０２を膜厚約５５００Å程度の厚
さに形成する。次に熱酸化膜３０２をマスクにして、ベ
ース領域形成のため、ボロン等のＰ型不純物を約１．３
×１０13ｉｏｎｓ／ｃｍ2 程度イオン注入し、ベース領
域層３０４を形成する。
【００４２】図５（ｂ） 次に、基板３０１上に将来エ
ミッタ電極となるノンドープポリシリコン膜３１１、及
びタングステンシリサイド膜３１２を順次形成する。こ
の場合、例えばノンドープポリシリコン膜３１１は約１
５００Å、タングステンシリサイド膜３１２は約２５０
０Åの厚さにそれぞれ形成する。
ミッタ電極となるノンドープポリシリコン膜３１１、及
びタングステンシリサイド膜３１２を順次形成する。こ
の場合、例えばノンドープポリシリコン膜３１１は約１
５００Å、タングステンシリサイド膜３１２は約２５０
０Åの厚さにそれぞれ形成する。
【００４３】図５（ｃ） 次に、ドライエッチ加工技術
を用いて、タングステンシリサイド膜３１２、及びノン
ドープポリシリコン膜３１１をそれぞれ、エミッタ電極
タングステンシリサイド膜３１０、及びポリシリコンエ
ミッタ電極３０９に加工する。次に熱酸化を行い、Ｎ型
単結晶基板３０１の表面及びポリシリコンエミッタ電極
３０９の側面に熱酸化膜３１３を形成する。この時、タ
ングステンシリサイドエミッタ電極の表面（側面を含
む）にも酸化膜が形成される。この場合、例えば熱酸化
膜３１３は約５００Åの厚さに形成する。次に常圧ある
いは、減圧ＣＶＤ法により窒化膜３１４を膜厚約２５０
０Åの厚さに形成する。
を用いて、タングステンシリサイド膜３１２、及びノン
ドープポリシリコン膜３１１をそれぞれ、エミッタ電極
タングステンシリサイド膜３１０、及びポリシリコンエ
ミッタ電極３０９に加工する。次に熱酸化を行い、Ｎ型
単結晶基板３０１の表面及びポリシリコンエミッタ電極
３０９の側面に熱酸化膜３１３を形成する。この時、タ
ングステンシリサイドエミッタ電極の表面（側面を含
む）にも酸化膜が形成される。この場合、例えば熱酸化
膜３１３は約５００Åの厚さに形成する。次に常圧ある
いは、減圧ＣＶＤ法により窒化膜３１４を膜厚約２５０
０Åの厚さに形成する。
【００４４】図５（ｄ） 次に異方性ドライエッチ加工
技術により、窒化膜３１１からなるサイドウォール３０
６ａを形成する。次に窒化膜サイドウォール３０６ａを
マスクにして、ウェットエッチングにより、熱酸化膜３
１３を熱酸化膜３０５のパターンに形成する。この熱酸
化膜３０５と素子分離用熱酸化膜３０２の間の開口がベ
ースコンタクト開口３１５となる。
技術により、窒化膜３１１からなるサイドウォール３０
６ａを形成する。次に窒化膜サイドウォール３０６ａを
マスクにして、ウェットエッチングにより、熱酸化膜３
１３を熱酸化膜３０５のパターンに形成する。この熱酸
化膜３０５と素子分離用熱酸化膜３０２の間の開口がベ
ースコンタクト開口３１５となる。
【００４５】図５（ｅ） 次に、将来ベース電極となる
ボロン等のＰ形不純物を含んだポリシリコン膜３１６、
ＣＶＤ法による酸化膜３１７、常圧あるいは減圧ＣＶＤ
法による窒化膜３１８を順次形成する。この場合、例え
ばポリシリコン膜３１６はボロンを約５．０×１０19ｉ
ｏｎｓ／ｃｍ3 含んでおり膜厚は約１５００Å。また酸
化膜３１７および窒化膜３１８の膜厚はともに約１００
０Åの厚さに形成する。
ボロン等のＰ形不純物を含んだポリシリコン膜３１６、
ＣＶＤ法による酸化膜３１７、常圧あるいは減圧ＣＶＤ
法による窒化膜３１８を順次形成する。この場合、例え
ばポリシリコン膜３１６はボロンを約５．０×１０19ｉ
ｏｎｓ／ｃｍ3 含んでおり膜厚は約１５００Å。また酸
化膜３１７および窒化膜３１８の膜厚はともに約１００
０Åの厚さに形成する。
【００４６】図６（ｆ） 次に表面にレジスト３３０を
約６０００Å塗布し、エミッタ電極タングステンシリサ
イド膜３１０上の窒化膜３１８が露出するまで、上記レ
ジスト膜３３０をエッチバックする。次に、上記エッチ
バック後のレジスト膜３３０をマスクとして、ドライエ
ッチ加工技術を用いて露出した窒化膜３１８を選択的に
エッチングし、窒化膜３０６ｂを形成する。
約６０００Å塗布し、エミッタ電極タングステンシリサ
イド膜３１０上の窒化膜３１８が露出するまで、上記レ
ジスト膜３３０をエッチバックする。次に、上記エッチ
バック後のレジスト膜３３０をマスクとして、ドライエ
ッチ加工技術を用いて露出した窒化膜３１８を選択的に
エッチングし、窒化膜３０６ｂを形成する。
【００４７】図６（ｇ） 次に、上記レジスト膜３３０
を除去し、窒化膜３０６ｂをマスクとして、ウェットエ
ッチングにより、酸化膜３１７を選択的にエッチングし
酸化膜３０８を形成する。次に、酸化膜３０８をマスク
にして、ＫＯＨ等のアルカリ水溶液でＰ+ 形ポリシリコ
ン膜３１６を選択的にエッチングし、ベース電極３０７
を形成する。
を除去し、窒化膜３０６ｂをマスクとして、ウェットエ
ッチングにより、酸化膜３１７を選択的にエッチングし
酸化膜３０８を形成する。次に、酸化膜３０８をマスク
にして、ＫＯＨ等のアルカリ水溶液でＰ+ 形ポリシリコ
ン膜３１６を選択的にエッチングし、ベース電極３０７
を形成する。
【００４８】図６（ｈ） 次に、減圧ＣＶＤ法により、
窒化膜３１９を約３０００Å形成する。この場合、窒化
膜３１９は前記（ｇ）の工程で除去された酸化膜３１７
とＰ+形ポリシリコン膜３１６の消失部分にも充填して
形成される。
窒化膜３１９を約３０００Å形成する。この場合、窒化
膜３１９は前記（ｇ）の工程で除去された酸化膜３１７
とＰ+形ポリシリコン膜３１６の消失部分にも充填して
形成される。
【００４９】図６（ｉ） 次に、異方性ドライエッチ加
工技術により、窒化膜３１９からなるサイドウォール３
０６ｃを形成する。同図に示すように、熱酸化膜３０５
及び窒化膜３０６ａ，３０６ｂ，３０６ｃから成る窒化
膜３０６により、ベース電極３０７とエミッタ電極３０
９，３１０が電気的に分離されている。
工技術により、窒化膜３１９からなるサイドウォール３
０６ｃを形成する。同図に示すように、熱酸化膜３０５
及び窒化膜３０６ａ，３０６ｂ，３０６ｃから成る窒化
膜３０６により、ベース電極３０７とエミッタ電極３０
９，３１０が電気的に分離されている。
【００５０】図６（ｊ） 次に熱処理により、素子分離
用熱酸化膜形成後、イオン注入したボロン等のＰ形不純
物イオン及びベース電極３０７に含まれているボロン等
のＰ形不純物をＮ形単結晶基板３０１に拡散および活性
化させ、真性ベース領域３０４ｂ及びベース補償領域３
０４ａをそれぞれ形成する。ここで付け加えておくが、
図５（ａ）に示したボロン等のＰ形不純物をイオン注入
した後は、比較的低温での熱酸化処理及びＣＶＤ等の低
温での熱処理しか加えていないため、ボロンは拡散され
ていない。このため、従来のものと比べ、ベース幅３０
４ｃが厚くなることはない。
用熱酸化膜形成後、イオン注入したボロン等のＰ形不純
物イオン及びベース電極３０７に含まれているボロン等
のＰ形不純物をＮ形単結晶基板３０１に拡散および活性
化させ、真性ベース領域３０４ｂ及びベース補償領域３
０４ａをそれぞれ形成する。ここで付け加えておくが、
図５（ａ）に示したボロン等のＰ形不純物をイオン注入
した後は、比較的低温での熱酸化処理及びＣＶＤ等の低
温での熱処理しか加えていないため、ボロンは拡散され
ていない。このため、従来のものと比べ、ベース幅３０
４ｃが厚くなることはない。
【００５１】次に窒化膜３０６ｂ，３０６ｃをマスクと
して、エミッタ電極タングステンシリサイド膜３１０上
の熱酸化膜３０５をエッチングし、Ａｓ等のＮ形不純物
をエミッタ電極タングステンシリサイド膜３１０にイオ
ン注入する。この場合Ａｓのドーズ量は約１．０×１０
16ｉｏｎｓ／ｃｍ2 である。次に熱処理を行い、エミッ
タ電極タングステンシリサイド膜３１０からポリシリコ
ンエミッタ電極３０９を介して、Ａｓを真性ベース領域
３０４ｂ内に拡散および活性化させＮ+ エミッタ領域３
０３を形成する。
して、エミッタ電極タングステンシリサイド膜３１０上
の熱酸化膜３０５をエッチングし、Ａｓ等のＮ形不純物
をエミッタ電極タングステンシリサイド膜３１０にイオ
ン注入する。この場合Ａｓのドーズ量は約１．０×１０
16ｉｏｎｓ／ｃｍ2 である。次に熱処理を行い、エミッ
タ電極タングステンシリサイド膜３１０からポリシリコ
ンエミッタ電極３０９を介して、Ａｓを真性ベース領域
３０４ｂ内に拡散および活性化させＮ+ エミッタ領域３
０３を形成する。
【００５２】以上の工程により同図６（ｊ）に示すよう
にＮ+ エミッタ領域３０３、真性ベース領域３０４ｂ、
Ｎ形単結晶基板３０１をそれぞれエミッタ、ベース、コ
レクタとするＮＰＮトランジスタの活性領域が形成され
る。
にＮ+ エミッタ領域３０３、真性ベース領域３０４ｂ、
Ｎ形単結晶基板３０１をそれぞれエミッタ、ベース、コ
レクタとするＮＰＮトランジスタの活性領域が形成され
る。
【００５３】以上説明した第３の実施例の工程の一部を
変えた製法を、第４の実施例として図７に示し、以下に
説明する。
変えた製法を、第４の実施例として図７に示し、以下に
説明する。
【００５４】図５（ａ）までの工程は、第３の実施例と
同様であり、本図（ｂ２）はその後の工程である。
同様であり、本図（ｂ２）はその後の工程である。
【００５５】図７（ｂ２） 図５（ａ）の工程後、比較
的低温で熱酸化を行い約２００Åの酸化膜３２０を基板
表面に形成し、ホトリソ技術とドライエッチング加工技
術で、エミッタ形成領域の開口３２１を形成する。次に
基板３０１上に将来エミッタ電極となるノンドープポリ
シリコン膜３１１、及びタングステンシリサイド膜３１
２を順次形成する。この場合、例えばノンドープポリシ
リコン膜３１１は約１５００Å、タングステンシリサイ
ド膜３１２は約２５００Åの厚さにそれぞれ形成する。
的低温で熱酸化を行い約２００Åの酸化膜３２０を基板
表面に形成し、ホトリソ技術とドライエッチング加工技
術で、エミッタ形成領域の開口３２１を形成する。次に
基板３０１上に将来エミッタ電極となるノンドープポリ
シリコン膜３１１、及びタングステンシリサイド膜３１
２を順次形成する。この場合、例えばノンドープポリシ
リコン膜３１１は約１５００Å、タングステンシリサイ
ド膜３１２は約２５００Åの厚さにそれぞれ形成する。
【００５６】図７（ｃ２） 次に、ドライエッチ加工技
術を用いて、タングステンシリサイド膜３１２、及びノ
ンドープポリシリコン膜３１１をそれぞれ、エミッタ電
極タングステンシリサイド膜３１０、及びポリシリコン
エミッタ電極３０９に加工する。次に熱酸化を行い、Ｎ
型単結晶基板３０１の表面及びポリシリコンエミッタ電
極３０９の側面に熱酸化膜３１３を形成する。この時、
タングステンシリサイドエミッタ電極３１０の表面（側
面を含む）にも酸化膜が形成される。次に常圧あるいは
減圧ＣＶＤ法により窒化膜３１４を膜厚約２５００Åの
厚さに形成する。
術を用いて、タングステンシリサイド膜３１２、及びノ
ンドープポリシリコン膜３１１をそれぞれ、エミッタ電
極タングステンシリサイド膜３１０、及びポリシリコン
エミッタ電極３０９に加工する。次に熱酸化を行い、Ｎ
型単結晶基板３０１の表面及びポリシリコンエミッタ電
極３０９の側面に熱酸化膜３１３を形成する。この時、
タングステンシリサイドエミッタ電極３１０の表面（側
面を含む）にも酸化膜が形成される。次に常圧あるいは
減圧ＣＶＤ法により窒化膜３１４を膜厚約２５００Åの
厚さに形成する。
【００５７】この後、前記第３の実施例の図５（ｄ）な
いし、図６（ｉ）の工程と同じ工程を施す。
いし、図６（ｉ）の工程と同じ工程を施す。
【００５８】図７（ｊ２） この第４の実施例により形
成されるＮ+ エミッタ領域３０３、真性ベース領域３０
４ｂ、Ｎ形単結晶基板３０１をそれぞれエミッタ、ベー
ス、コレクタとしたＮＰＮトランジスタの要部断面構造
図を示す。
成されるＮ+ エミッタ領域３０３、真性ベース領域３０
４ｂ、Ｎ形単結晶基板３０１をそれぞれエミッタ、ベー
ス、コレクタとしたＮＰＮトランジスタの要部断面構造
図を示す。
【００５９】
【発明の効果】前述したように本発明の第１の実施例に
よれば、ポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒化膜
から成るバイポーラのベース電極は周知のフォト・エッ
チング技術により、シリコン基板に対し垂直に形成さ
れ、さらにＣＶＤ酸化膜をサイドエッチングし、その窪
みにＣＶＤ窒化膜からなる埋め込みサイドウォールを形
成することから、サイドウォールのエッチングは１回で
ありエッチングばらつきに依らず、垂直な形状に形成さ
れたベース電極の側壁に安定した窒化膜サイドウォール
幅が形成され、以下の効果が期待できる。
よれば、ポリシリコン膜、ＣＶＤ酸化膜、ＣＶＤ窒化膜
から成るバイポーラのベース電極は周知のフォト・エッ
チング技術により、シリコン基板に対し垂直に形成さ
れ、さらにＣＶＤ酸化膜をサイドエッチングし、その窪
みにＣＶＤ窒化膜からなる埋め込みサイドウォールを形
成することから、サイドウォールのエッチングは１回で
ありエッチングばらつきに依らず、垂直な形状に形成さ
れたベース電極の側壁に安定した窒化膜サイドウォール
幅が形成され、以下の効果が期待できる。
【００６０】（１）エミッタ開口寸法がばらつかず、ベ
ース抵抗も安定したものとなる。
ース抵抗も安定したものとなる。
【００６１】（２）エミッタ領域をウェットエッチング
で開口する際、ベース電極部は完全にＣＶＤ窒化膜によ
り覆いつくされているため、ベース電極とエミッタ電極
が短絡することはない。またＣＶＤ窒化膜からなる埋め
込みサイドウォールを形成する際、ベース電極を覆って
いるＣＶＤ窒化膜が薄くなり、ＣＶＤ酸化膜が表面に表
われたとしても、ベース領域上の薄いＳｉＯ2 膜と、厚
いＣＶＤ酸化膜（ノンドープ）とのエッチング選択比は
充分にとれているため、ベース電極とエミッタ電極が短
絡することはない。
で開口する際、ベース電極部は完全にＣＶＤ窒化膜によ
り覆いつくされているため、ベース電極とエミッタ電極
が短絡することはない。またＣＶＤ窒化膜からなる埋め
込みサイドウォールを形成する際、ベース電極を覆って
いるＣＶＤ窒化膜が薄くなり、ＣＶＤ酸化膜が表面に表
われたとしても、ベース領域上の薄いＳｉＯ2 膜と、厚
いＣＶＤ酸化膜（ノンドープ）とのエッチング選択比は
充分にとれているため、ベース電極とエミッタ電極が短
絡することはない。
【００６２】（３）エミッタ領域開口の際、ベース上に
は１００Å程度の薄いＳｉＯ2 膜しか存在しないため、
ウェットエッチングにより開口しても、エミッタ寸法が
広がることなく形成できる。ウェットエッチングのみに
よるエミッタ開口が可能となれば、ベース層表面のシリ
コンをエッチング除去することがない為、ベース層不純
物のプロファイルがばらつかず、エッチングダメージも
ないことからエミッタ・ベース接合リーク電流を低く抑
え、かつｈFEのばらつきも抑えられる。
は１００Å程度の薄いＳｉＯ2 膜しか存在しないため、
ウェットエッチングにより開口しても、エミッタ寸法が
広がることなく形成できる。ウェットエッチングのみに
よるエミッタ開口が可能となれば、ベース層表面のシリ
コンをエッチング除去することがない為、ベース層不純
物のプロファイルがばらつかず、エッチングダメージも
ないことからエミッタ・ベース接合リーク電流を低く抑
え、かつｈFEのばらつきも抑えられる。
【００６３】また、第２、第３の実施例によれば、以下
に述べる効果が期待できる。
に述べる効果が期待できる。
【００６４】（４）ベースコンタクトの開口は図３
（ｃ）→（ｄ）に説明しているように、窒化膜２１１を
ドライエッチ加工技術を用いて窒化膜サイドウォール２
０６ａを形成することによって開設していることから、
開口寸法を視認することができるために安定したベース
コンタクト開口２１２を形成できる。そのためベースコ
ンタクト開口２１２を介してポリシリコンベース電極２
０７からボロンをベース領域層２０４に拡散かつ活性化
させて形成するベース補償領域２０４ａの寸法が安定す
るため、その結果ベース・コレクタ接合容量の変動幅の
縮少が期待できる。
（ｃ）→（ｄ）に説明しているように、窒化膜２１１を
ドライエッチ加工技術を用いて窒化膜サイドウォール２
０６ａを形成することによって開設していることから、
開口寸法を視認することができるために安定したベース
コンタクト開口２１２を形成できる。そのためベースコ
ンタクト開口２１２を介してポリシリコンベース電極２
０７からボロンをベース領域層２０４に拡散かつ活性化
させて形成するベース補償領域２０４ａの寸法が安定す
るため、その結果ベース・コレクタ接合容量の変動幅の
縮少が期待できる。
【００６５】（５）エミッタ領域形成に関しては、図４
（ｉ）→（ｊ）に説明しているように、ポリシリコンエ
ミッタ電極２０８からＡｓ等のＮ形不純物をＰ- 真性ベ
ース領域２０４ｂ内に拡散かつ活性化させてエミッタ領
域２０３を形成している。このＡｓ等のＮ形不純物拡散
源となるポリシリコンエミッタ電極２０８は、フォトリ
ソ技術を用いて寸法制御されて形成しているためＰ- 真
性ベース領域２０４ｂとの接触面積は一定である。その
ため、Ｐ- 真性ベース領域２０４ｂ内に形成されるエミ
ッタ領域２０３の寸法は一定しており、その結果安定し
たベース抵抗が期待できる。
（ｉ）→（ｊ）に説明しているように、ポリシリコンエ
ミッタ電極２０８からＡｓ等のＮ形不純物をＰ- 真性ベ
ース領域２０４ｂ内に拡散かつ活性化させてエミッタ領
域２０３を形成している。このＡｓ等のＮ形不純物拡散
源となるポリシリコンエミッタ電極２０８は、フォトリ
ソ技術を用いて寸法制御されて形成しているためＰ- 真
性ベース領域２０４ｂとの接触面積は一定である。その
ため、Ｐ- 真性ベース領域２０４ｂ内に形成されるエミ
ッタ領域２０３の寸法は一定しており、その結果安定し
たベース抵抗が期待できる。
【００６６】（６）図４（ｊ）に説明しているようにＰ
+ ベース補償領域２０４ａは素子間分離用酸化膜２０２
に隣接している。またＰ+ ベース補償領域２０４ａとＮ
+ エミッタ領域２０３の間隔寸法は、窒化膜サイドウォ
ール２０６ａの形成寸法により制御できる。そのため冒
頭にあげた文献に開示されているような従来技術で必要
であったエッチングプロセスマージンを考慮した設計を
行う必要がなくなり、これらのプロセスマージン分の微
細化が期待できる。
+ ベース補償領域２０４ａは素子間分離用酸化膜２０２
に隣接している。またＰ+ ベース補償領域２０４ａとＮ
+ エミッタ領域２０３の間隔寸法は、窒化膜サイドウォ
ール２０６ａの形成寸法により制御できる。そのため冒
頭にあげた文献に開示されているような従来技術で必要
であったエッチングプロセスマージンを考慮した設計を
行う必要がなくなり、これらのプロセスマージン分の微
細化が期待できる。
【００６７】第４の実施例では、第２、第３の実施例の
効果に加えて、図７（ｂ２）に説明しているように、エ
ミッタ形成領域の開口３２１の部分以外に熱酸化膜３２
０を形成しているので、図７（ｃ２）に説明しているよ
うにエミッタ電極を形成する際、ポリシリコン膜３１１
と熱酸化膜３２０のエッチング選択化がとれるため、Ｎ
形単結晶基板３０１を削ることなく、エミッタ電極パタ
ーンを形成することができる。ゆえに、ベース補償領域
３０４ａと真性ベース領域３０４ｂの接触がとれなくな
るという問題が起こらなくなる。
効果に加えて、図７（ｂ２）に説明しているように、エ
ミッタ形成領域の開口３２１の部分以外に熱酸化膜３２
０を形成しているので、図７（ｃ２）に説明しているよ
うにエミッタ電極を形成する際、ポリシリコン膜３１１
と熱酸化膜３２０のエッチング選択化がとれるため、Ｎ
形単結晶基板３０１を削ることなく、エミッタ電極パタ
ーンを形成することができる。ゆえに、ベース補償領域
３０４ａと真性ベース領域３０４ｂの接触がとれなくな
るという問題が起こらなくなる。
【図１】本発明の第１の実施例（その１）
【図２】本発明の第１の実施例（その２）
【図３】本発明の第２の実施例（その１）
【図４】本発明の第２の実施例（その２）
【図５】本発明の第３の実施例（その１）
【図６】本発明の第３の実施例（その２）
【図７】本発明の第４の実施例
【図８】従来例（その１）
【図９】従来例（その２）
１０８，１１４，１２４ ポリシリコン膜 １１０，１１３，１１８，１１９ 酸化膜 １１１，１１２，１２１ 窒化膜 １２０ ベース層 １２２ サイドウォール １２３ エミッタ開口部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｃ 7352−4Ｍ
Claims (5)
- 【請求項１】 （ａ）半導体基板上に、第１の導電膜、
第１、第２の絶縁膜を順に積層させ、該積層膜にトラン
ジスタのエミッタ電極形成のための開口部を形成する工
程、 （ｂ）前記工程で残った前記積層膜における第１の絶縁
膜をサイドエッチして、前記第２の絶縁膜をひさ状にす
る工程、 （ｃ）少なくとも前記開口部に第３の絶縁膜を形成し、
同開口部の半導体基板にトランジスタのベース層となる
拡散層を形成する工程、 （ｄ）少なくとも前記第１の絶縁膜をサイドエッチした
部分を、第４の絶縁膜で埋め、前記積層膜の側壁にサイ
ドウォールを形成する工程、 （ｅ）前記サイドウォールをマスクにして、前記開口部
底面の前記第３の絶縁膜を除去する工程、以上の工程を
含むことを特徴とするバイポーラ型半導体装置の製造方
法。 - 【請求項２】 （ａ）半導体基板上に、素子分離絶縁膜
を形成し、該素子分離絶縁膜で分離された素子形成領域
の前記半導体基板にトランジスタのベース層となる拡散
層を形成する工程、 （ｂ）前記構造の上に、第１の導電膜と第１の絶縁膜を
積層させて、該積層膜をトランジスタのエミッタ電極と
なるようパターニングして、該エミッタ電極の側壁にサ
イドウォールを形成し、トランジスタのベースコンタク
トのための開口部を形成する工程、 （ｃ）前記構造の上に、第２の導電膜、第２の絶縁膜、
第３の絶縁膜を順に積層させ、この積層膜の前記エミッ
タ電極上を含む所定部分を除去する工程、 （ｄ）前記工程で残った前記積層膜の側壁にサイドウォ
ールを形成する工程、 （ｅ）前記第２の導電膜から前記半導体基板に不純物を
拡散させる処理を施し、トランジスタのベース補償領域
層を形成する工程、以上の工程を含むことを特徴とする
バイポーラ型半導体装置の製造方法。 - 【請求項３】 （ａ）半導体基板上に、素子分離絶縁膜
を形成し、該素子分離絶縁膜で分離された素子形成領域
の前記半導体基板にトランジスタのベース層となる拡散
層を形成する工程、 （ｂ）前記構造の上に、第１の導電膜と高融点金属膜を
積層させて、該積層膜をトランジスタのエミッタ電極と
なるようパターニングして、該エミッタ電極の側壁に第
１の絶縁膜を形成し、その側壁にサイドウォールを形成
し、トランジスタのベースコンタクトのための開口部を
形成する工程、 （ｃ）前記構造の上に、第２の導電膜、第２の絶縁膜、
第３の絶縁膜を順に積層させ、この積層膜の前記エミッ
タ電極上を含む所定部分を除去する工程、 （ｄ）前記工程で残った前記積層膜の側壁にサイドウォ
ールを形成する工程、 （ｅ）前記第２の導電膜から前記半導体基板に不純物を
拡散させる処理を施し、トランジスタのベース補償領域
層を形成する工程、以上の工程を含むことを特徴とする
バイポーラ型半導体装置の製造方法。 - 【請求項４】 請求項３記載の（ａ）項の工程後、第１
の絶縁膜を形成し、該第１の絶縁膜にトランジスタのエ
ミッタ領域形成のための開口を行ない、その後、請求項
３記載の（ｂ）項以降の工程を施すことを特徴とするバ
イポーラ型半導体装置の製造方法。 - 【請求項５】 バイポーラ型半導体装置におけるトラン
ジスタ部分の構造として、 半導体基板に設けられている該トランジスタのベース補
償領域拡散層が、素子分離絶縁膜と隣接しており、か
つ、トランジスタのエミッタ電極の側壁にサイドウォー
ルが設けられており、該サイドウォールが前記素子分離
絶縁膜と離間していることを特徴とするバイポーラ型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197093A JPH06275633A (ja) | 1993-03-22 | 1993-03-22 | バイポーラ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197093A JPH06275633A (ja) | 1993-03-22 | 1993-03-22 | バイポーラ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275633A true JPH06275633A (ja) | 1994-09-30 |
Family
ID=13186549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6197093A Pending JPH06275633A (ja) | 1993-03-22 | 1993-03-22 | バイポーラ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275633A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124181A (en) * | 1998-03-30 | 2000-09-26 | Nec Corporation | Method for manufacturing bipolar transistor capable of suppressing deterioration of transistor characteristics |
| US6911368B2 (en) * | 2002-01-21 | 2005-06-28 | Infineon Technologies Ag | Arrangement for preventing short-circuiting in a bipolar double-poly transistor and a method of fabricating such an arrangement |
-
1993
- 1993-03-22 JP JP6197093A patent/JPH06275633A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124181A (en) * | 1998-03-30 | 2000-09-26 | Nec Corporation | Method for manufacturing bipolar transistor capable of suppressing deterioration of transistor characteristics |
| US6911368B2 (en) * | 2002-01-21 | 2005-06-28 | Infineon Technologies Ag | Arrangement for preventing short-circuiting in a bipolar double-poly transistor and a method of fabricating such an arrangement |
| DE10297639B4 (de) * | 2002-01-21 | 2008-05-21 | Infineon Technologies Ag | Doppel-Polysilizium-Bipolartransistor mit einer Anordnung zur Kurzschluss-Vermeidung und ein Verfahren zur Herstellung einer solchen Anordnung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0628266B2 (ja) | 半導体装置の製造方法 | |
| US4780427A (en) | Bipolar transistor and method of manufacturing the same | |
| JP2762851B2 (ja) | 半導体装置の製造方法 | |
| JPH06275633A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0252858B2 (ja) | ||
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPH0136710B2 (ja) | ||
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JPH0812866B2 (ja) | バイポーラ型半導体装置 | |
| JPS5932168A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6158981B2 (ja) | ||
| JPH0136709B2 (ja) | ||
| JP2586019B2 (ja) | 半導体装置の製造方法 | |
| JPS60235460A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6286753A (ja) | 半導体装置の製造方法 | |
| JPH0239093B2 (ja) | ||
| JPH05283623A (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| JPS63116463A (ja) | 半導体装置の製造方法 | |
| JPH0530307B2 (ja) | ||
| JPH06252159A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0628262B2 (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 |