JPS6097626A - 半導体装置における微細孔の形成方法および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、一般に半導体装置の製造技術に関し、特に
、半導体装置においてサブミクロンオーダの幅をもつ微
細孔を形成する方法、およびそれを利用した半導体装置
の製造方法に関する。

［背景技術］ 半導体製造技術としてのホトリソグラフィにおいては、
ホトレジストパターンに±０．５μｍ程度の寸法バラツ
キが生ずるためミたとえばベースやエミッタの開口寸法
を１μｍ以下に設定することは困難であった。このよう
な微細孔形成の寸法限界は素子寸法の小型化の限界とな
って現われ、集積度の向上の妨げとなっていた。

［発明の目的］ この発明の目的は、サブミクロンオーダの幅をもつ微細
孔を制御良く形成することが可能な微細孔の形成方法を
提供することにある。

また、この発明の別の目的は、集積度をより向上させる
ことが可能な製造技術を提供することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面か゛ら明らかになるで
あろう。

［発明の概要］ ここに開示される発明のうち代表的なものの概要を簡単
に説明すれば、下記のとおりである。

すなわち、微細孔を形成すべき絶縁膜上に、開口部を形
成した不純物含有の第１の多結晶シリコン膜と、シリコ
ンナイトライドなどからなる堆積膜と、前記開口部を埋
める第２の多結晶シリコン膜とを順次形成し、前記開口
部底部以外の堆積膜の除去で第１の多結晶シリコン膜と
開口部を埋めた第２の多結晶シリコン膜との間に形成さ
れる微細な間隙を利用することにより、前記堆積膜の膜
厚に対応する微細孔を前記絶縁膜に形成することにある
。

［実施例］ 第１図〜第３図はこの発明の一実施例を示す工程断面図
で、シリコン半導体基体１の表面を被うシリコン酸化膜
（Ｓｉ０２）２に微細孔を形成する工程を示す。

（第１図を参照して） シリコン半導体基体１は、図示されていないが、Ｐ型シ
リコン基板の表面にＮａ型の埋込み層を有し、その上に
Ｎ−型のエピタキシャル層を有する公知のものである。

このような基体１の表面に、５ｉ０２膜からなる絶縁膜
２が形成されている。

この５ｉ０２膜２の厚さはたとえば１１００ｎ程度であ
る。

このような５ｉ０２膜２に微細孔を形成するに際しては
、まず、第１の多結晶シリコン膜３を化学的低成長技術
（ＣＶＤ）により形成する。この多結晶シリコン膜３の
厚さはたとえば２５０ｎｍ程度とする。この第１の多結
晶シリコン膜３には、選択エツチングおよび導電性をも
たせるという観点から、イオン打込み技術等により約ｌ
Ｘｌ０１’／　ｃｍ　’程度以上のＰ型不純物のボロン
が導入される。

このような第１の多結晶シリコン膜３には、異方性の反
応性イオンエツチングにより開口部４が形成される。す
なわち、第１の多結晶シリコン膜３の上にホトレジスト
を塗布し、ホトマスク１；よりホトレジスト処理を行な
った後の残存レジストをマスクとして第１の多結晶シリ
コン膜３をほぼ垂直にパターニングして、開口部４を形
成する。

異方性エツチングでのエツチングのため、開口部４の幅
についてはかなり高精度なものにすることができる。こ
の開口部４の幅Ｗは、その中に別の多結晶シリコンを充
填するという観点から、たとえ＋ｆ１．５〜２．０μｍ
程度を下限とすることが望ましい。この開口部４の直下
には、後述の半導体装置への具体的実施例で述べるよう
に、ベースおよびエミッタの開口が形成される。

（第２図を参照して） 開口部４の形成のために用いた残存レジストを除去した
後、第１の多結晶シリコン膜３の表面および開口部４に
、化学的気相成長技術によりシリコンナイトライド（Ｓ
ｉ３Ｎ＋）からなる堆積膜５を形成する。このＳ　ｉ　
３　Ｎａ膜５はたとえば２００ｎｍの膜厚を有し、後述
するように、この膜厚に対応する幅の微細孔が前記絶縁
膜２に形成されることになる。これは、微細孔の寸法が
Ｓｉ３Ｎ。

膜５の膜厚で簡単にコントロールすることのできること
を意味している。特に、化学的気相成技術にあっては、
熱酸化処理などに比べて比較的低温で制御性良く膜を形
成することができる。

このようなＳｉ３Ｎ４膜５の形成についで、第２の多結
晶シリコン膜６がその上に化学的気相成長技術によって
形成される。第２の多結晶シリコン膜６はノンドープも
しくは第１の多結晶シリコン膜３より低い不純物濃度を
有し、微細孔形成過程で不要となった場合に、不純物の
濃度差によるエツチングレートのちがいを利用して除去
できるようにしておく。第２の多結晶シリコン＠６は、
開口部４を完全に埋めかつ膜６の表面がほぼ平坦となる
ように、開口部４の幅Ｗの２倍以上の厚さとすることが
望ましい。

（第３図を参照して） 次に、第２の多結晶シリコン膜６を第１の多結晶シリコ
ン膜３表面のＳｉ３Ｎ４膜５までエッチバックし、開口
部４のみに第２の多結晶シリコン膜６を残存させる。こ
のエッチバックは、ガ″スプラズマエッチングにより、
第１の多結晶シリコン膜３表面のＳｉ３Ｎ４膜５をエツ
チングストッパとして行なわれる。第２の多結晶シリコ
ン膜６のエッチバックにより表面に露出するＳｉ３Ｎ４
膜５を、たとえばリン酸を用いてウェットエツチングし
、開口部４にＳｉ３Ｎ４膜５の膜厚に等しい微細溝７ａ
および７ｂを形成する。ついで、この微細溝７ａおよび
７１）を用いてＳ　ｉ　０２　ｍ２４：微細孔８ａおよ
び８ｂが形成されるが、その前に、開口部４の第２の多
結晶シリコン膜６を第１の多結晶シリコン膜３との不純
物濃度差によるエツチングレートのちがいを利用して除
去しておくことができる。除去した場合には、第２の多
結晶シリコン膜６の下のＳｉ３Ｎ４膜５と第１の多結晶
シリコン膜３とをマスクとして、５ｉ０２膜２に微細孔
８ａおよび８ｂが形成されることになる。この微細孔８
ａと８１）は後述の具体的実施例で述べるようにベース
の開口となり、またエミッタの開口）二ついては開口部
４に残存するＳｉ３Ｎ４膜５およびその下の５ｉＯｚ膜
２を通して形成される。

次に、第４図〜第７図を用いて半導体装置への具体的な
実施例について説明する。第４図〜第７図はバイポーラ
型半導体装置の製造工程断面図を示す。

この実施例では、第１の多結晶シリコン膜に形成される
開口部の幅内にベースとエミッタの開口が形成されるの
で、ベース−エミッタ間隔を小さくすることができ、素
子寸法のより小型化およびベース抵抗の低減ならびに寄
生容量の低減が図れ、集積度の高いしかも高速な半導体
装置を製造することができる。

（第４図を参照して） シリコン半導体基体１は、前述したように、Ｐ型シリコ
ン基板１０１の表面にＮ＋型の埋込み層１０２を有し、
その上にＮ−ｆｉのエピタキシャル層１０３を有してい
る。エピタキシャル層１０３は、素子分離用の膜厚１μ
ｍ以上の厚い酸化膜１０４で素子形成領域毎に分離され
ており、その表面に膜厚１１００ｎ程度のシリコン酸化
膜（Ｓｉ０２）２を有している。このようなシリコン′
半導体基体１は公知のバイポーラ製造プロセスと同一工
程で形成されるので、その説明は省略する。

まず、厚い酸化膜１０４で分離されている素子形成領域
のうちのコレクタ取出し部１ｏにリンをイオン打込みし
、その熱拡散を行なうことによってＮ＋型のコレクタ引
上げ部１１を形成する。しかる後、半導体基体１の厚い
酸化膜１０４を含む５ｉ０２膜２の上に、化学的気相成
長技術によって第１の多結晶シリコン膜３を形成する。

この第１の多結晶シリコン膜３は２５０ｎｍ程度の厚さ
を有し、前述したように、約ｌＸｌ０”１０＃程度以上
のボロンが導入される。

（第５図を参照して） 次に、前記第１図〜第３図の工程にしたがって、第１の
多結晶シリコン膜３の開口部４の形成、第１の多結晶シ
リコン膜３の表面および開口部４を被うシリコンナイト
ライド膜（Ｓｉ３Ｎ＋）５の形成、Ｓｉ３Ｎ４腺５を介
して開口部４を埋める第２の多結晶シリコン膜６の形成
が行なわれる。

開口部４は、ベースおよびエミッタを形成すべき部分に
、多結晶シリコン膜３の異方性エツチングによるほぼ垂
直なパターニングで形成され、その幅は前述したように
１．５〜２．０μｍ程度である。また、Ｓｉ３Ｎ４膜５
は２００ｎｍ程度の厚さを有し、第２の多結晶シリコン
膜６は開口部４の幅の２倍以上の膜厚を有するように形
成する。

第♀の多結晶シリコン膜６は、前述したように、不純物
濃度差によるエツチングレートのちがいにより除去可能
とするため、ノンドープもしくは第１の多結晶シリコン
膜３より低い不純物濃度のものとする。

このような状態から、第２の多結晶シリコン膜６をエッ
チバックした後、表面に露出するＳｉ３Ｎ４膜５を除去
した状態が、第５図に示す状態である二 （第６図を参照して） 次に、開口部４に残存する第゛２のシリコン膜６を、第
１の多結晶シリコン膜３に対する不純物濃度差によるエ
ツチングレートのちがいを利用して、ヒドラジンにより
選択的に除去する。第２の多結晶シリコン膜６の除去で
表面に露出する残存Ｓｉ３Ｎ４膜５と第１の多結晶シリ
コン膜３をマスクとして、５ｉ０２膜２にＳｉ３Ｎ４膜
５の膜厚２００ｎｍに対応する幅をもつ微細孔８ａおよ
び８ｂを形成する。

ついで、第１の多結晶シリコン膜３を選択的にエツチン
グしてその周辺の不要部分を除去した後、全表面に第３
の多結晶シリコン膜１２を化学的気相成長技術により形
成する。ここにおける多結晶シリコン膜３の選択エッチ
においては、マスクの一端が分離酸化膜１０４上に位置
するようにすれば良く、そのマスク合わせ等は非常に容
易である。

しかる後、熱処理（アニール）を施すことにより、第２
の多結晶シリコンＷＡ３から第３の多結晶シリコン膜１
２内にボロンを拡散させ、第３の多結晶シリコン膜１２
にボロン拡散部分１２ａ（実線部分）とノンドープ部分
１２ｂ（破線部分）を形成すると共に、微細孔８ａおよ
び８ｂを通して基体１のエピタキシャルＮ１０３表面に
ボロン拡散からなるグラフトベース領域１３ａと１３ｂ
を形成する。ついで、不純物濃度差によるエツチングレ
ートのちがいを利用して、第３の多結晶シリコン膜１２
を選択的に除去し、実線で示す拡散部分１２ａのみを残
存させることによって、ベース引出し電極を形成すると
共に、エミッタの開口を形成すべきＳｉ３Ｎ４膜を露出
する。

（第７図を参照して） 次に、第１の多結晶シリコン膜３と第３の多結晶シリコ
ン膜の拡゛散部分１２ａとにより形成されるベース電極
取出し部分１４の表面に酸化膜１５を形成し、この酸化
膜１５をマスクとしてＳｉ３Ｎ４膜５と基体表面のＳｉ
ｏ２膜２を選択的に除去してエミッタの開口１６を形成
する。酸化膜１５は基体表面の５ｉ０２膜２に比べて十
分厚く、たとえば３００ｎｍ程度とし、基体表面の５ｉ
０２膜２（この実施例では膜厚１０１００ｎが完全に除
去されても絶縁上十分な厚さが確保できるようにする。

このようにして形成された開口１６の部分に、化学的気
相成長技術およびホトリソグラフィ技術によってノンド
ープの多結晶シリコン°膜１７を選択的に形成する。つ
いで、この多結晶シリコン膜１７を通して、イオン打込
み技術により、ボロンを導入してＰ型のベース１８およ
びヒ素を導入してＮ＋型のエミッタ１９をそれぞれ形成
する。その後の工程は従来と同様で、多結晶シリコン膜
１７を下地膜としたアルミニウムからなるエミッタ電極
２０、コンタクト穴２１を被うベース電極２２、および
コレクタ電極２３をそれぞれ形成し、かつ必要な配線、
層間絶縁膜を形成して、バイポーラトランジスタを完成
する。

［効果］ （１）化学的気相成長技術（ＣＶＤ）により形成される
堆積膜の膜厚を利用して絶縁膜に微細孔を形成するよう
にしたので、サブミクロンオーダの幅をもつ微細孔を容
易に、しかもＣＶＤ法による膜厚のバラツキが極めて小
さいことから再現性良く微細孔を形成することができる
。

（２）ＣＶＤ法による膜厚コントロールの容易性から、
微細孔の幅を簡単に制御すること゛ができる。

（３）１．５〜２．０μｍ程度の幅内にベースおよびエ
ミッタのコンタクト穴を形成できるので、素子形成領域
を小さくすることができベース抵抗および寄生容量も低
減され、半導体装置の集積度の向上ならびに高速化を図
ることができる。

以上この発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、この発明
をＭＯＳ型の半導体装置の製造に適用することによって
、サブミクロンオーダのソース、ドレインの開口を形成
することができる。

【図面の簡単な説明】

第１図〜第３図はこの発明の一実施例を示す工程断面図
、 第４図〜第７図はこの発明の半導体装置への具体的な実
施例を示す工程断面図である。 １・・・半導体基体、２・・・５ｉ０２膜（絶縁膜）、
３・・・第１の多結晶シリコン膜（第１の膜）、４・・
・開口部、５・・・Ｓｉ３Ｎ４膜（堆積膜）、６・・・
第２の多結晶シリコン膜（第２の膜）、　７　ａ、　７
　ｂ　、　８　ｔａ　、　８　ｂ　・・・微細孔、１０
・・・コレクタ取出し部、１１・・・コレクタ引上げ部
、１２・・・第３の多結晶シリコン膜、１２ａ・・・拡
散部分、１２ｂ・・・ノンドープ部分、１３ａ、１３ｂ
・・・グラフトベース領域、１４・・・ベース電極取出
し部分、１５・・・酸化膜、１６・・・エミッタ開口。 １７・・・多結晶シリコン膜、１８・・・ベース。 １９・・・エミッタ。 第　１　図 第　６　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基体の表面を被う絶縁膜に微細孔を形成する
   方法であって、次の各工程をとることを特徴とする半導
   体装置における微細孔の形成方法。 （Ａ）前記絶縁膜上に、その絶縁膜のエツチングに対す
   るマスクとなりうる第１の膜を形成し、その第１の膜に
   対し、異方性エツチングによって開口部を形成する工程
   。 （Ｂ）（Ａ）工程の後、前記第１の膜の表面および開口
   部を、前記第１の膜をマスクとしてエツチング除去可能
   な堆積膜で被い、この堆積膜の上に、その堆積膜および
   前記絶縁膜の各エツチングに対するマスクとなりうる第
   ２の膜を前記開口部を埋めかつ表面がほぼ平坦となるよ
   うに形成する工程。 （Ｃ）前記第２の膜をエッチバックすることによって、
   前記第１の膜の表面部に位置する前記堆積膜を露出させ
   る工程。 （Ｄ）（Ｃ）工程において露出した堆積膜をエツチング
   除去することにより、前記開口部に形成される微細な間
   隙を利用して前記絶縁膜に微細孔をあける工程。 ２、前記堆積膜は化学ｗｇ気相成長技術により前記半導
   体基体の外部から堆積したものである特許請求の範囲第
   １項に記載の微細孔の形成方法。 ３、前記堆積膜の厚さはサブミクロンオーダである特許
   請求の範囲第１項あるいは第２項に記載の半導体装置に
   おける微細孔の形成方法。 ４、前記半導体基体はシリコン、前記絶縁膜はシリコン
   酸化膜、前記第１および第２の膜は多結晶シリコン、そ
   して前記堆積膜はシリコンナイトライドからそれぞれな
   る特許請求の範囲第１項〜第３項のいずれかに肛載の微
   細孔の形成方法。 ５、次の各工程からなることを特徴とする半導体装置の
   製造方法。 （Ａ）半導体基体の表面を被う絶縁膜上に、不純物を含
   む第１の多結晶シリコン膜を形成し、その第１の多結晶
   シリコン膜に対し、ベースおよび工ミッタを形成すべき
   部分に、異方性エツチングによって開口部を形成する工
   程。 （Ｂ）（Ａ）工程の後、−前記第１の多結晶シリコン膜
   の表面および開口部を、前記第１の膜をマスク。 とじてエツチング除去可能な堆積膜で被い、この堆積膜
   の上に、煎−記聞口部を埋めかつ表面がほぼ平坦となる
   ように、ノンドープもしくは前記第１の多結晶シリコン
   膜よりも低い不純物濃度を有する第２の多結晶シリコン
   膜を形成する工程。 （Ｃ）前記第２の多結晶シリコン膜を前記第１の多結晶
   シリコン膜表面の前記堆積膜を工？チンゲストツバとし
   てエッチバックし、その結果表面に露出する前記堆積膜
   をエツチング除去する工程。 （Ｄ）（Ｃ）工程の後、不純物の濃度差に−よるエッチ
   ジグレートのちがいを利用して前記開口部に残存する第
   ２の多結晶シリコン膜を除去し、ついで、（Ａ）工程で
   形成された第１の多結晶シリコン膜と前記開口部下面に
   残存する前記堆積膜をマスクとして、半導体基体表面の
   前記絶縁膜に微細なベースの開口を形成する工程。 （Ｅ）（Ｄ）工程の後、（Ａ）工程で形成された第１の
   多結晶シリコン膜を含む半導体基体上にノンドープもし
   くは第１の多結晶シリコン膜より低い不純物濃度を有す
   る第３の多結晶シリコン膜を新たに形成し、ついでアニ
   ールすることによって、この第３の多結晶シリコン膜に
   対して不純物を拡散しベース引出し用電極を形成すると
   共に、前記ベースの開口を通して半、導体基体表面にグ
   ラフトベース領域類形成する工程。 （Ｆ）（Ｅ）工程の後、不純物の濃度差によるエツチン
   グレートのちがいを利用して、（Ｅ）工程で形成した第
   ３の多結晶シリコン膜のうちエミッタを形成すべき部分
   を選択的に除去する工程。 （Ｇ）（Ｆ）工程の後、残存する第３の多結晶シリコン
   膜ｄ表面に酸化膜を形成し、こめ酸化膜をマスクとして
   前記堆積膜および半導体基体表面の前記絶縁膜を選択的
   に除去してエミッタの開口を形成したー、この開口を通
   して半導体基体表面に不純物を導入することによってベ
   ースおよびエミッタを形成する工程。