JPH0350864A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に工程を
簡略化し集積密度を大幅に向上させた半導体集積回路の
製造方法に関するものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が「最
新ＬＳＩプロセス技術」工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層り３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ＋型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達きれた
Ｐゝ型の分離領域（５）がある。この分ｍ領域（５）は
、エピタキシャル層表面より一気に拡散しても良いし、
第２図の如く、上下分離法によって拡散しても良い。

また前記分離領域（５）によって、前記エピタキシャル
層（３）より成るアイランド（６）が形成され、このア
イランド（６）がＮ型のコレクタ領域と成る。

またこのアイランド（６〉内に形成されたＰ型のベース
領域（７）と、このベース領域（７）内に形成きれたＮ
＋型のエミッタ領域（８）と、前記コレクタとなるエピ
タキシャル層が露出している領域に形成されたコレクタ
コンタクト領域（９）とがあり、また前記エピタキシャ
ルＨ（３）上に形成されたＳｉＯ＊膜のコンタクト孔を
介して形成きれた夫々の電極がある。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、５ｉｆ
ｔ膜を形成し、このＳｉｎ、膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（５）は、上下分離
によって達成跡れているので、拡散孔を介してボロンを
前記半導体基板（２）に拡散し、Ｐ＋型の下側拡散層（
１０）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）にＳ旬。

膜を形成する。このＳｉカ膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（５）の上側拡散領域（１１）の拡散孔が形成さ
れ、この拡散孔を介してボロンが拡散きれて前記分離領
域（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記Ｓｉｎ。

膜に前記ベース領域（７）の拡散孔を形成し、この拡散
孔を介してボロンを拡散し、ベース領域（７）を形成す
る第３の工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記５ｉ０ｘ膜にエミッ
タ領域＜８）およびコレクタコンタクト領域（９）の拡
散孔を形成し、この拡散孔を介してヒ素を拡散し、エミ
ッタ領域（８）とコレクタコンタクト領域（９）を形成
する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉ０ｚ膜に前記
エミッタ領域り８）、ベース領域（７）およびコレクタ
コンタクト領域り９）のコンタクト孔を形成し、例えば
Ａｅ蒸着して夫々の電極を形成する第５の工程がある。

（ハ）発明が解決しようとする課題 前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。

第２図では、上下分離領域（５）の上側拡散領域（１１
）の拡散深さおよびベース領域（７）の拡散深さを、夫
々４μｍおよび１μｍとすると、横方向へ夫々同程度広
がる。またマスク合わせやエツチングによって第２図の
破線の如く、左側にずれてベース領域（７〉が形成され
る事がある。もちろん右及び紙面に対して垂直方向にず
れても同様な事がいえる。この事を考えて、実際は矢印
で示した幅（約２μｍ）の余裕を設け、各拡散領域との
接触を防止している。従って両側で４μｍの余裕を、集
積化されるトランジスタの夫々に設定するため、集積度
の向上の障害となっていた。

しかもベース、エミッタ領域は、夫々、マスク合わせ、
エツチングおよび拡散の工程を有しているので、工程数
が長く歩留りの低下を招いていた。

更には、この半導体集積回路には、前記トランジスタ以
外に例えば拡散抵抗素子が形成されている。この拡散抵
抗素子も前述と同様な理由で集積度の向上の障害があっ
た。

本願は、拡散抵抗も有した半導体集積回路の集積度を向
上し、更にほこの拡散抵抗値を容易に設定できる製造方
法を提供するものである。

（ニ）課題を解決するための手段 本発明は前述の課題を鑑みてなされ、半導体層（２３）
上に絶縁膜（５２）を形成する第１の工程と、前記半導
体層（２３）の予定のベース領域（２８）と予定の分離
領域（２７）とに対応する前記絶縁膜に不純物の導入孔
（５３）　、　（５４）を形成する第２の工程と、前記
予定のベース領域（２８）上の前記導入孔＜５４）にマ
スク（５６）を設け、不純物を前記予定の分離領域（２
７）に導入する第３の工程と、 前記マスク（５６）を除去した後、前記全ての導入孔（
５３）　、　（５４）から不純物を導入して前記分離領
域（２７）および前記ベース領域（２８）を拡散する第
４の工程とを備える半導体集積回路の製造方法に於いて
、 前記第２の工程と同時に、予定の拡散抵抗領域（３８）
　、　（４１）　、　（４２）に対応する前記絶縁膜（
Ｓ２）に不純物の導入孔＜５５）　、　（６０）バ６１
）を形成し、前記第３の工程および第４の工程と同時に
、選択した前記拡散抵抗領域の導入孔（５５）　、　（
６０）　、　＜６１）に不純物を導入することで解決す
るものである。

（ホ）作用 前述の手段によって、予定のベース領域（２８）、予定
の分離領域（２７）および予定の拡散抵抗領域（３８）
　、　（４１）　、　（４２）の導入孔（５５）　、　
（６０）　、　（６１）を−度に形成するので、夫々の
領域の形成位置がこの導入孔によって決定できる。従っ
て、従来設けていた形成位置のずれに対する余裕を省く
ことができるので、占有面積を縮小でき、集積度を向上
できる。

更には予定の分離領域（２７）や予定のベース領域（２
８）の拡散工程を活用し、前記拡散抵抗領域（３８）　
、　（４１）　、　（４２）の導入孔（５５）　、　（
６０）　、　（６１）の任意を選択して不純物を導入す
ることで、抵抗値の異なる複数の抵抗体を形成すること
ができる。

（へ）実施例 先ず説明の都合上、第１図Ｊを使って半導体集積回路（
２１）全体の構成を述べる。第１図Ｊに示す如く、Ｐ型
のシリコン半導体基板（２２）があり、この半導体基板
（２２）上にはＮ型のエピタキシャル層（２３）がある
。このエピタキシヤルＪｌ（２３）と前記半導体基板（
２２）の間にはＮ′″型の埋込みＪＷ（２４）が複数個
あり、この埋込み層（２４）を囲み前記エピタキシャル
層（２３）を、上側拡散領域（２５）と下側拡散領域（
２６）で分離する上下分離領域（２７）がある。従って
この上下分離領域（２７）によって複数のアイランドが
形成されている。

第１のアイランド内には、前記エピタキシャル層（２３
）をフレフタ領域とし、ベース領域（２８）、ベースコ
ンタクト領域（２９）およびエミッタ領域（３０）より
成るトランジスタ（３１）がある。第２のアイランド内
には、ＭＯ３容量素子（３２）があり、エピタキシャル
層（２３）表面には下層電極領域（３３）と下層電極（
３４）のコンタクト領域（３５）があり、その上に誘電
体層（３６）および上層電極（３７）がある。第３のア
イランド内には拡散抵抗（３８）があり、エピタキシャ
ル層（２３）表面には拡散抵抗領域（３９）とその両端
にコンタクト領域（４０）が形成されている。ただし拡
散抵抗は複数個あり、例えば第６図Ｂの如く、３つの拡
散抵抗（３８）　、　（４１）　、　（４２）がある。

次に本発明の実施例である半導体集積回路（２１）の製
造方法を説明する。ここでは拡散抵抗が１つの時で説明
をしてゆく。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｍ／
ｃＩＴｌｉ程度のＰ型シリコン半導体基板（２２）の表
面に熱酸化膜を形成した後、Ｎ１型の埋込み層（２４）
の形成予定領域を蝕刻した後、この開口部を介してＮ型
の不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐゝ型の上下分離領域（η）の
下側拡散領域（２６）の形成予定領域上の熱酸化膜（５
１）を開口し、この開口部を介してＰ型の不純物である
ポロンをドープする。

次に第１図Ｃの如く、前記半導体基板（２２）上の熱酸
化膜（５１）を全て除去してから前記半導体基板（２２
）上に周知の気相成長法によって比抵抗０．１〜５Ω・
σのＮ型のエピタキシャル層（２３）を２〜８μｍの厚
さで形成する。この時は、先にドープした不純物は若干
上下に拡散きれている。

次に、温度約１０００＠Ｃ１数時間の熱酸化によって、
前記エピタキシャル層（２３）表面に、熱酸化膜（５２
）を形成した後、この半導体基板全体を再度熱処理して
、先にドープした不純物を再拡散する。

従って前記下側拡散領域（２６）は、前記エピタキシャ
ル層（２３）の約半分以上まで上方拡散される。

また本工程によってエピタキシャル層（２３）表面の熱
酸化膜（５２）は数千人の厚さまで成長をし、この熱酸
化膜（５２）は、後述のマスクと同様な働きを示す。た
だし、前記熱酸化膜（５２）を全て除去し、例えばシリ
コン窒化膜等を拡散マスクとしても良いし、ＣＶＤ法で
シリコン酸化膜を形成しても良い。

またエピタキシャル層厚を従来にくらべ約半分以下にす
ると、その分前配下側拡散領域（２６）もシャロー化で
きる。従って横方向の広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ５容量素子（３２
）の下Ｗｉ電極領域（３３）上の前記シリコン酸化膜（
５２）を除去し、全面に例えばリングラスを形成する。

その後所定温度、所定時間の熱処理を加え、リンをエピ
タキシヤル層（２３）内に拡散させる。その後、リング
ラスを所定のエツチング液で除去し、所定の深さまで達
するように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（２７）
の上側拡散領域（２５）、予定のベース領域（２８）お
よび予定の拡散抵抗領域（３９）と対応する前記ジノコ
ン酸化膜（５２）に不純物の導入孔（５３）　、　（５
４）　。

（５５）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャルＪ！ｔ
（２３）の露出している領域にダミー酸化膜を形成する
。このダミー酸化膜は、後のイオン注入工程によるエピ
タキシャル暦（２３）のダメージを減少し、またイオン
をランダムに分散して均一に注入するために用いる。

続いて、第１図Ｆの如く予定のベース領域（２８）上の
前記導入孔（５４）にマスク（５６）を設け、不純物を
前記予定の上側拡散領域（２５）にイオン注入する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（５６〉を全面に被覆した後、前記上側拡
散領域（２５）に対応するマスク（５６）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入する。

本工程では、図の如くマスク（５６）の開口部をジノフ
ン酸化膜（５２）の導入孔（５３）より大きく形成して
も、このシリコン酸化膜（５２）がマスクとして働くの
で前記導入孔（５３）と前記予定の上側拡散領域（２５
）の形成位置が一致することを示している。

続いて、第１図Ｇの如く前記マスクの除去後、前記導入
孔（５３）　、　（５４）　、　（５５）から不純物を
イオン注入し、熱処理をして前記上側拡散領域（２５）
、前記ベース領域（２８）および拡散抵抗領域（３９）
を形成する工程がある。

ここでは、前工程でマスク（５６）が除去され、この状
態でボロン（Ｂ）をイオン注入し、熱処理される。従っ
て第１図Ｇでは、上側拡散領域（２５）とベース領域（
２８）に不純物が導入され、また上側拡散領域（２５）
は下側拡散領域（２６）と到達する。

本発明の第１の特徴とする所は、前述した予め導入孔を
形成し、順次この導入孔により形成する方法にある。

従来では分離領域（２ｚ）の形成およびベース領域（２
８）の形成時に、設計値からのずれが生じても、両領域
の接触が生じないように余裕を設けていたが、本願は予
め一度に導入孔（５３）　、　（５４）　、　（５５）
を形成し、この導入孔で形成位置を決めているので、前
記余裕を設ける必要がない。

つまり第１図Ｆの如く、ベース領域（２８）の導入孔（
５４）にマスクを設けるだけで、上側拡散領域（２５〉
の形成位置は、この導入孔（５３）で決定できる。

またベース領域（２８）は、予め形成したベース領域（
２８）の導入孔（５４）で決定している。従って従来例
で示したマスクの形成ずれやベース領域の導入孔のずれ
による心配は全く不要となる。第１図Ｅの如く、一端精
度良く導入孔（５３）　、　（５４）　、　（５５）が
形成されれば、この精度で夫々の拡散領域（２５）　、
　（２８）　、　（３９）の形成位置が実現できる。

しかもイオン注入で形成し、前記上側拡散領域（２５）
をベース領域（２８）の拡散工程で同時に行なっている
ので、熱拡散と比べ夫々の拡散領域の横方向への広がり
またはこの広がりのばらつきを最小限にすることができ
る。

これらの理由により、ベース領域（２８）の周辺に渡り
余裕が不要となり、平面的には縦、横の方向で不要とな
るので余裕を大幅に削減でき、セルサイズを縮小できる
。そのため集積度の高いチップでは、大幅にチップサイ
ズを小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（２７）上の導入孔（５３）にマス
クを設けても良い。

第１図Ｆで説明した様に、ベース領域（２８）と対応す
るマスクの開口部を、前記導入孔（５４）よりやや大き
くするだけで、精度良くベース領域（２８）を決定でき
る。また拡散抵抗も同様なことがいえる。

続いて第１図Ｈの如く、ベース領域（２８）内に形成予
定のベースコンタクト領域（２９）に対応する領域と、
分離領域（２７）および拡散抵抗領域（３９）のコンタ
クト領域（４０）上が開孔されるように、マスクとなる
ホトレジスト膜（５６）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（５６）を除去し、前記エピ
タキシャル層（２３）上のシリコン酸化膜（５２）全て
を選択的にエツチングするか、または前記ベース領域（
２８）以外のシリコン酸化膜（５２）が約１０００人と
なるようにエツチングをする。その後、全面にノンドー
プのシリコン酸化膜、リンドープのシリコン酸化膜を夫
々数千人積層し、全面の膜厚にあまり差が生じないよう
にしている。これは、第１図Ｈで示したシリコン酸化膜
（５２）であると、予定のエミッタ領域〈３０）上のシ
リコン酸化膜（５２）は、予定のコレクタコンタクト領
域（５７）上のシリコン酸化膜より薄いため、コレクタ
コンタクト領域（５７）の導入孔が完全に開くまでには
、エミッタ領域（３０）となるエピタキシャル層がエラ
チンフサれてしまう、そのために、前述の如く、膜厚差
を少なくしてエミッタ領域（３０）に対応するエピタキ
シャル層上のシリコン酸化膜のサイドエツチング量を減
少している。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ８容量素子（昇）の予定の誘電体薄膜（３６
）が形成されるシリコン酸化膜（５８）を除去し、誘電
体薄膜（３６）を形成する工程がある。

ここでシリコン酸化膜（５８）は、ウエットエ・νテン
プにより開口され、全面に数盲人のシリコン窒化膜が形
成きれる。そしてケミカルドライエツチングによって図
の如くエツチングきれる。

最後に、ホトレジスト膜を形成し、異方性工・７チング
によって、予定のエミ・ｙり領域（３０）、予定のコレ
クタコンタクト領域（５７）、予定の下層電極のフンタ
クト領域（３５）、および拡散抵抗領域（３９）のコン
タクト領域（４０）上のシリコン酸化膜（５８）を除去
する。そして前記ホトレジスト膜を除去した後、再度予
定のエミッタ領域（３０）、予定のコレクタコンタクト
領域（５７）および前記下層電極（３４）のコンタクト
領域（３５）に対応するエピタキシャル層が露出する様
に、ホトレジスト膜を形成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（３０）、コレクタコ
ンタクト領域（５７）および下層電極（３４）のコンタ
クト領域（３５）を形成する。

モして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（３０）を下方拡散した後、ライトエツチングして
、第１図Ｊの如くアルミニウム電極を形成している。

本発明の第２の特徴は、以上に工程に於いて、上側拡散
領域（２５）、ベース領域（２８）およびベースコンタ
クト領域（２９）の拡散工程を活用し、抵抗値の異なる
複数の抵抗体を形成する事にある。以下にこの工程を前
述の説明を交えて説明してゆく。

先ず第１図Ａ乃至第１図りまでは同じ工程であるので説
明を省略する。

次に第１図Ｅの工程に於いて、シリコン酸化膜（５２）
に導入孔（５３）　、　（５４）を形成すると同時に、
予定の拡散抵抗（３８）　、　（４１）　、　（４２）
の導入孔（５５）　、　（６０）　、　（６１）を形成
する。この時の平面図および断面図を第２図Ａおよび第
２図Ｂに示す。

続いて第１図Ｆの工程に於いて、マスク（５６）をベー
ス領域（２８）および拡散抵抗（４１）　、　（４２）
上にも設け、不純物を予定の上側拡散領域（２５）およ
び予定の拡散抵抗（３８）にイオン注入する。この時の
平面図および断面図を第２図Ｃおよび第２図りに示す。

続いて第１図Ｇの工程に於いて、マスク（５６）を除去
した後、再度マスク（６２）を塗布して、予定の拡散抵
抗（４２）上に形成する。従ってベース領域（２８）と
同じ不純物で且つ同じ不純物濃度が、予定の拡散抵抗（
３８）　、　（４１）に導入きれる。この時の断面図を
第２図Ｅに示す。

更に第１図Ｈの工程に於いて、マスク（６２）を除去し
、再度マスク（５６）を形成するが、３つの予定の抵抗
体（３８）　、　（４１）　、　（４２）上には形成さ
れない。

従ってベースコンタクト領域（２９）と同じ不純物で且
つ同じ不純物濃度がこの３つの抵抗体に導入される。こ
の時の断面図を第２図Ｆに示す。図からも判る通り、拡
散抵抗（３８）には、上側拡散領域（２５）、ベース領
域（２８）およびベースコンタクト領域（２９）の３回
の不純物導入工程が実施される。また拡散抵抗（４１）
には、ベース領域（２８）およびベースコンタクト領域
（２９）の２回の不純物導入工程が、拡散抵抗（４２）
には、ベースコンタクト領域（２９）の１回の不純物導
入工程が実施される。

この組合わせは、これだけに限らず、夫々の拡散抵抗値
を作る方法は、上側拡散領域（２５）、ベース領域（２
８）、ベースコンタクト領域（２９）の工程を単独に使
ったもの、この３つの工程の内２つの工程を使ったもの
、およびすべての工程を使ったものに分けられる。

最後に第１図工、第１図Ｊを活用し、拡散抵抗のコンタ
クト領域およびこのコンタクト領域にオーミンクコンタ
クトする電極を形成する。この工程を第２図０１第２図
Ｈに示す。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域、予定の分離領域、および拡散抵抗に対応す
る絶縁膜に不純物の導入孔を予め精度良く形成し、トラ
ンジスタ領域のみを考えれば、予定のベース領域上の導
入孔にマスクを設けて予定の分離領域にイオン注入し、
このマスクを除去し、全ての導入孔に不純物をイオン注
入してベース領域および分離領域を同時に形成すること
で、予め精度良く形成した導入孔によってベース領域の
形成位置が決定できる。従ってベース領域によるずれは
大幅に削減でき、従来設けていたずれによる余裕を大幅
に減らすことができる。

また分離領域はベース領域の拡散工程と同時に行なわれ
るので、この分離領域の横広がりのばらつきを減少でき
、しかも工程を削減できる。

また拡散抵抗の領域のみを考えると、前述と同様に、予
め形成した分離領域と拡散抵抗の導入孔によって精度良
く形成位置が決定できる。よって従来設けていた余裕を
省くことができる。

従ってこの余裕はベース領域、拡散抵抗および分離領域
の周辺で減らせるので、セルサイズの縮小を可能とし、
その上、集積回路となればこのセルの数だけこの縮小面
積が減らせるので、大幅なチップサイズの縮小が可能と
なる。

また拡散抵抗は、分離領域、ベース領域およびベースコ
ンタクト領域の不純物拡散工程を活用して形成している
ので、多くの種類の抵抗値を形成できしかも従来と比較
して大幅に工程を削減できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊおよび第２図Ａ乃至第２図Ｈは、
本発明の半導体集積回路の製造方法を示す図、第３図は
従来の半導体集積回路を示す断面図である。

Claims (4)

【特許請求の範囲】
1. （１）半導体層上に絶縁膜を形成する第１の工程と、 前記半導体層の予定のベース領域と予定の分離領域とに
   対応する前記絶縁膜に不純物の導入孔を形成する第２の
   工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記予定の分離領域に導入する第３の工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を導入して前記分離領域および前記ベース領域を拡散す
   る第４の工程とを備える半導体集積回路の製造方法に於
   いて、 前記第２の工程と同時に、予定の拡散抵抗領域に対応す
   る前記絶縁膜に不純物の導入孔を形成し、前記第３の工
   程および第４の工程と同時に選択した前記拡散抵抗領域
   の導入孔に不純物を導入することを特徴とした半導体集
   積回路の製造方法。
2. （２）半導体層上に絶縁膜を形成する第１の工程と、 前記半導体層の予定のベース領域と予定の分離領域とに
   対応する前記絶縁膜に不純物の導入孔を形成する第２の
   工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記予定の分離領域に導入する第３の工程と、 前記マスクを除去した後、少なくとも前記予定の分離領
   域上の前記導入孔にマスクを設け、不純物を導入して前
   記ベース領域を拡散する第４の工程とを備える半導体集
   積回路の製造方法に於いて、 前記第２の工程と同時に、予定の拡散抵抗領域に対応す
   る前記絶縁膜に不純物の導入孔を形成し、前記第３の工
   程および第４の工程と同時に選択した前記拡散抵抗領域
   の導入孔に不純物を導入することを特徴とした半導体集
   積回路の製造方法。
3. （３）半導体層上に絶縁膜を形成する第１の工程と、 前記半導体層の予定のベース領域と予定の分離領域とに
   対応する前記絶縁膜に不純物の導入孔を形成する第２の
   工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記予定の分離領域に導入する第３の工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を導入して前記分離領域および前記ベース領域を拡散す
   る第４の工程と、 前記ベース領域の一部にマスクを設け、不純物を導入し
   、前記ベース領域のコンタクト領域を形成する第５の工
   程とを備える半導体集積回路の製造方法に於いて、 前記第２の工程と同時に、予定の拡散抵抗領域に対応す
   る前記絶縁膜に不純物の導入孔を形成し、前記第３の工
   程、第４の工程および第５の工程と同時に選択した前記
   拡散抵抗領域の導入孔に不純物を導入することを特徴と
   した半導体集積回路の製造方法。
4. （４）半導体層上に絶縁膜を形成する第１の工程と、 前記半導体層の予定のベース領域と予定の分離領域とに
   対応する前記絶縁膜に不純物の導入孔を形成する第２の
   工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記予定の分離領域に導入する第３の工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を導入して前記分離領域
   および前記ベース領域を拡散する第４の工程と、 前記ベース領域の一部にマスクを設け、不純物を導入し
   、前記ベース領域のコンタクト領域を形成する第５の工
   程とを備える半導体集積回路の製造方法に於いて、 前記第２の工程と同時に、予定の拡散抵抗領域に対応す
   る前記絶縁膜に不純物の導入孔を形成し、前記第３の工
   程、第４の工程および第５の工程と同時に選択した前記
   拡散抵抗領域の導入孔に不純物を導入することを特徴と
   した半導体集積回路の製造方法。