JPH07120713B2 - 半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に工程を
簡略化し集積密度を大幅に向上させた半導体集積回路の
製造方法に関するものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が「最
新LSIプロセス技術」工業調査会（1984年４月25日発
行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層
（３）が積層され、この半導体基板（２）とエピタキシ
ャル層（３）の間には、N⁺型の埋込み層（４）が形成さ
れている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
P⁺型の分離領域（５）がある。この分離領域（５）は、
エピタキシャル層表面より一気に拡散しても良いし、第
２図の如く、上下分離法によって拡散しても良い。

また前記分離領域（５）によって、前記エピタキシャル
層（３）より成るアイランド（６）が形成され、このア
イランド（６）がＮ型のコレクタ領域と成る。またこの
アイランド（６）内に形成されたＰ型のベース領域
（７）と、このベース領域（７）内に形成されたN⁺型の
エミッタ領域（８）と、前記コレクタとなるエピタキシ
ャル層が露出している領域に形成されたコレクタコンタ
クト領域（９）とがあり、また前記エピタキシャル層
（３）上に形成されたSiO₂膜のコンタクト孔を介して形
成された夫々の電極がある。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、SiO₂膜
を形成し、このSiO₂膜に埋込み層（４）の拡散孔を形成
し、この拡散孔を介してアンチモンを前記半導体基板
（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（５）は、上下分離
によって達成されているので、拡散孔を介してボロンを
前記半導体基板（２）に拡散し、P⁺型の下側拡散層（1
0）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層
（３）を積層し、このエピタキシャル層（３）にSiO₂膜
を形成する。このSiO₂膜は、ホトレジスト膜の塗布、マ
スク合わせ、露光およびエッチング等によって、分離領
域（５）の上側拡散領域（11）の拡散孔が形成され、こ
の拡散孔を介してボロンが拡散されて前記分離領域
（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエッチング等によって、前記SiO₂膜に前記ベー
ス領域（７）の拡散孔を形成し、この拡散孔を介してボ
ロンを拡散し、ベース領域（７）を形成する第３の工程
がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエッチング等によって前記SiO₂膜にエミッタ領域
（８）およびコレクタコンタクト領域（９）の拡散孔を
形成し、この拡散孔を介してヒ素を拡散し、エミッタ領
域（８）とコレクタコンタクト領域（９）を形成する第
４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエッチング等によって、前記SiO₂膜に前記エミ
ッタ領域（８）、ベース領域（７）およびコレクタコン
タクト領域（９）のコンタクト孔を形成し、例えばAl蒸
着して夫々の電極を形成する第５の工程がある。

（ハ）発明が解決しようとする課題 前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエッチングにより設計値からのずれが生じる。

第２図では、上下分離領域（５）の上側拡散領域（11）
の拡散深さおよびベース領域（７）の拡散深さを、夫々
４μｍおよび１μｍとすると、横方向へ夫々同程度広が
る。またマスク合わせやエッチングによって第２図の破
線の如く、左側にずれてベース領域（７）が形成される
事がある。もちろん右及び紙面に対して垂直方向にずれ
ても同様な事がいえる。この事を考えて、実際は矢印で
示した幅（約２μｍ）の余裕を設け、各拡散領域との接
触を防止している。従って両側で４μｍの余裕を、集積
化されるトランジスタの夫々に設定するため、集積度の
向上の障害となっていた。

しかもベース、エミッタ領域は、夫々、マスク合わせ、
エッチングおよび拡散の工程を有しているので、工程数
が長く歩留りの低下を招いていた。

更には、この半導体集積隘路には、前記トランジスタ以
外に例えば拡散抵抗素子が形成されている。この拡散抵
抗素子も前述と同様な理由で集積度の向上の障害があっ
た。

本願は、拡散抵抗も有した半導体集積回路の集積度を向
上し、更にはこの拡散抵抗値を容易に設定できる製造方
法も提供するものである。

（ニ）課題を解決するための手段 本発明は前述の課題を鑑みてなされ、半導体層（23）上
に絶縁膜（52）を形成する第１の工程と、 前記半導体層（23）の予定のベース領域（28）と予定の
分離領域（27）とに対応する前記絶縁膜に不純物の導入
孔（53），（54）を形成する第２の工程と、 前記予定のベース領域（28）上の前記導入孔（54）にマ
スク（56）を設け、不純物を前記予定の分離領域（27）
に導入する第３の工程と、 前記マスク（56）を除去した後、前記全ての導入孔（5
3），（54）から不純物を導入して前記分離領域（27）
および前記ベース領域（28）を拡散する第４の工程とを
備える半導体集積回路の製造方法に於いて、 前記第２の工程と同時に、予定の拡散抵抗領域（38），
（41），（42）に対応する前記絶縁膜（52）に不純物の
導入孔（55），（60），（61）を形成し、前記第３の工
程および第４の工程と同時に、選択した前記拡散抵抗領
域の導入孔（55），（60），（61）に不純物を導入する
ことで解決するものである。

（ホ）作 用 前述の手段によって、予定のベース領域（28）、予定の
分離領域（27）および予定の拡散抵抗領域（38），（4
1），（42）の導入孔（55），（60），（61）を一度に
形成するので、夫々の領域の形成位置がこの導入孔によ
って決定できる。従って、従来設けていた形成位置のず
れに対する余裕を省くことができるので、占有面積を縮
小でき、集積度を向上できる。

更には予定の分離領域（27）や予定のベース領域（28）
の拡散工程を活用し、前記拡散抵抗領域（38），（4
1），（42）の導入孔（55），（60），（61）の任意を
選択して不純物を導入することで、抵抗値の異なる複数
の抵抗体を形成することができる。

（ヘ）実施例 先ず説明の都合上、第１図Ｊを使って半導体集積回路
（21）全体の構成を述べる。第１図Ｊに示す如く、Ｐ型
のシリコン半導体基板（22）があり、この半導体基板
（22）上にはＮ型のエピタキシャル層（23）がある。こ
のエピタキシャル層（23）と前記半導体基板（22）の間
にはN⁺型の埋込み層（24）が複数個あり、この埋込み層
（24）を囲み前記エピタキシャル層（23）を、上側拡散
領域（25）と下側拡散領域（26）で分離する上下分離領
域（27）がある。従ってこの上下分離領域（27）によっ
て複数のアイランドが形成されている。

第１のアイランド内には、前記エピタキシャル層（23）
をコレクタ領域とし、ベース領域（28）、ベースコンタ
クト領域（29）およびエミッタ領域（30）より成るトラ
ンジスタ（31）がある。第２のアイランド内には、MOS
容量素子（32）があり、エピタキシャル層（23）表面に
は下層電極領域（33）と下層電極（34）のコンタクト領
域（35）があり、その上に誘電体層（36）および上層電
極（37）がある。第３のアイランド内には拡散抵抗（3
8）があり、エピタキシャル層（23）表面には拡散抵抗
領域（39）とその両端にコンタクト領域（40）が形成さ
れている。ただし拡散抵抗は複数個あり、例えば第６図
Ｂの如く、３つの拡散抵抗（38），（41），（42）があ
る。

次に本発明の実施例である半導体集積回路（21）の製造
方法を説明する。ここでは拡散抵抗が１つの時で説明を
してゆく。

先ず第１図Ａの如く、不純物濃度が10¹⁵atom/cm³程度の
Ｐ型シリコン半導体基板（22）の表面に熱酸化膜を形成
した後、N⁺型の埋込み層（24）の形成予定領域を蝕刻し
た後、この開口部を介してＮ型の不純物であるアンチモ
ンやヒ素をドープする。

続いて第１図Ｂの如く、P⁺型の上下分離領域（27）の下
側拡散領域（26）の形成予定領域上の熱酸化膜（51）を
開口し、この開口部を介してＰ型の不純物であるボロン
をドープする。

次に第１図Ｃの如く、前記半導体基板（22）上の熱酸化
膜（51）を全て除去してから前記半導体基板（22）上に
周知の気相成長法によって比抵抗0.1〜５Ω・cmのＮ型
のエピタキシャル層（23）を２〜８μｍの厚さで形成す
る。この時は、先にドープした不純物は若干上下に拡散
されている。

次に、温度約1000℃、数時間に熱酸化によって、前記エ
ピタキシャル層（23）表面に、熱酸化膜（52）を形成し
た後、この半導体基板全体を再度熱処理して、先にドー
プした不純物を再拡散する。

従って前記下側拡散領域（26）は、前記エピタキシャル
層（23）の約半分以上まで上方拡散される。また本工程
によってエピタキシャル層（23）表面の熱酸化膜（52）
は数千Åの厚さまで成長をし、この熱酸化膜（52）は、
後述のマスクと同様な働きを示す。ただし、前記熱酸化
膜（52）を全て除去し、例えばマスク窒化膜等を拡散マ
スクとしても良いし、CVD法でシリコン酸化膜を形成し
ても良い。

またエピタキシャル層厚を従来にくらべ約半分以下にす
ると、その分前記下側拡散領域（26）もシャロー化でき
る。従って横方向の広がりを減少できる。

続いて、第１図Ｄの如く、予定のMOS容量素子（32）の
下層電極領域（33）上の前記シリコン酸化膜（52）を除
去し、全面に例えばリングラスを形成する。その後所定
温度、所定時間の熱処理を加え、リンをエピタキシャル
層（23）内に拡散させる。その後、リングラスを所定の
エッチング液で除去し、所定の深さまで達するように再
度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（27）の
上側拡散領域（25）、予定のベース領域（28）および予
定の拡散抵抗領域（39）と対応する前記シリコン酸化膜
（52）に不純物の導入孔（53），（54），（55）を形成
する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエッチ
ングによって形成する。この後、エピタキシャル層（2
3）の露出している領域にダミー酸化膜を形成する。こ
のダミー酸化膜は、後のイオン注入工程によるエピタキ
シャル層（23）のダメージを減少し、またイオンをラン
ダムに分散して均一に注入するために用いる。

続いて、第１図Ｆの如く予定のベース領域（28）上の前
記導入孔（54）にマスク（56）を設け、不純物を前記予
定の上側拡散領域（25）にイオン注入する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（56）を全面に被覆した後、前記上側拡散
領域（25）に対応するマスク（56）を除去し、Ｐ型の不
純物であるボロンを所定条件で注入する。

本工程では、図の如くマスク（56）の開口部をシリコン
酸化膜（52）の導入孔（53）より大きく形成しても、こ
のシリコン酸化膜（52）がマスクとして働くので前記導
入孔（53）と前記予定の上側拡散領域（25）の形成位置
が一致することを示している。

続いて、第１図Ｇの如く前記マスクの除去後、前記導入
孔（53），（54），（55）から不純物をイオン注入し、
熱処理をして前記上側拡散領域（25）、前記ベース領域
（28）および拡散抵抗領域（39）を形成する工程があ
る。

ここでは、前工程マスク（56）が除去され、この状態で
ボロン（Ｂ）をイオン注入し、熱処理される。従って第
１図Ｇでは、上側拡散領域（25）とベース領域（28）に
不純物が導入され、また上側拡散領域（25）は下側拡散
領域（26）と到達する。

本発明の第１の特徴とする所は、前述した予め導入孔を
形成し、順次この導入孔により形成する方法にある。

従来では分離領域（27）の形成およびベース領域（28）
の形成時に、設計値からのずれが生じても、両領域の接
触が生じないように余裕を設けていたが、本願は予め一
度に導入孔（53），（54），（55）を形成し、この導入
孔で形成位置を決めているので、前記余裕を設ける必要
がない。

つまり第１図Ｆの如く、ベース領域（28）の導入孔（5
4）にマスクを設けるだけで、上側拡散領域（25）の形
成位置は、この導入孔（53）で決定できる。またベース
領域（28）は、予め形成したベース領域（28）の導入孔
（54）で決定している。従って従来例で示したマスクの
形成ずれやベース領域の導入孔のずれによる心配は全く
不要となる。第１図Ｅの如く、一端精度良く導入孔（5
3），（54），（55）が形成されれば、この精度で夫々
の拡散領域（25），（28），（39）の形成位置が再現で
きる。

しかもイオン注入で形成し、前記上側拡散領域（25）を
ベース領域（28）の拡散工程で同時に行なっているの
で、熱拡散と比べ夫々の拡散領域の横方向への広がりま
たはこの広がりのばらつきを最小限にすることができ
る。

これらの理由により、ベース領域（28）の周辺に渡り余
裕が不要となり、平面的には縦、横の方向で不要となる
ので余裕を大幅に削減でき、セルサイズを縮小できる。
そのため集積度の高いチップでは、大幅にチップサイズ
を小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（27）上の導入孔（53）にマスクを
設けても良い。

第１図Ｆで説明した様に、ベース領域（28）と対応する
マスクの開口部を、前記導入孔（54）よりやや大きくす
るだけで、精度良くベース領域（28）を決定できる。ま
た拡散抵抗も同様なことがいえる。

続いて第１図Ｈの如く、ベース領域（28）内に形成予定
のベースコンタクト領域（29）に対応する領域と、分離
領域（27）および拡散抵抗領域（39）のコンタクト領域
（40）上が開孔されるように、マスクとなるホトレジス
ト膜（56）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（56）を除去し、前記エピタ
キシャル層（23）上のシリコン酸化膜（52）全てを選択
的にエッチングするか、または前記ベース領域（28）以
外のシリコン酸化膜（52）が約1000Åとなるようにエッ
チングする。その後、全面にノンドーブのシリコン酸化
膜、リンドープのシリコン酸化膜を夫々数千Å積層し、
全面の膜厚にあまり差が生じないようにしている。これ
は、第１図Ｈで示したシリコン酸化膜（52）であると、
予定のエミッタ領域（30）上のシリコン酸化膜（52）
は、予定のコレクタコンタクト領域（57）上のシリコン
酸化膜より薄いため、コレクタコンタクト領域（57）の
導入孔が完全に開くまでには、エミッタ領域（30）とな
るエピタキシャル層がエッチングされてしまう、そのた
めに、前述の如く、膜厚差を少なくしてエミッタ領域
（30）に対応するエピタキシャル層上のシリコン酸化膜
のサイドエッチング量を減少している。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、MOS容量素子（32）の予定の誘電体薄膜（36）が
形成されるシリコン酸化膜（28）を除去し、誘電体薄膜
（36）を形成する工程がある。

ここでシリコン酸化膜（58）は、ウエットエッチングに
より開口され、全面に数百Åのシリコン窒化膜が形成さ
れる。そしてケミカルドライエッチングによって図の如
くエッチングされる。

最後に、ホトレジスト膜を形成し、異方性エッチングに
よって、予定のエミッタ領域（30）、予定のコレクタコ
ンタクト領域（57）、予定の下層電極のコンタクト領域
（35）、および拡散抵抗領域（39）のコンタクト領域
（40）上のシリコン酸化膜（58）を除去する。そして前
記ホトレジスト膜を除去した後、再度予定のエミッタ領
域（30）、予定のコレクタコンタクト領域（57）および
前記下層電極（34）のコンタクト領域（35）に対応する
エピタキシャル層が露出する様に、ホトレジスト膜を形
成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（As）
をイオン注入し、エミッタ領域（30）、コレクタコンタ
クト領域（57）および下層電極（34）のコンタクト領域
（35）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（30）を下方拡散した後、ライトエッチングして、
第１図Ｊの如くアルミニウム電極を形成している。

本発明の第２の特徴は、以上に工程に於いて、上側拡散
領域（25）、ベース領域（28）およびベースコンタクト
領域（29）の拡散工程を活用し、抵抗値の異なる複数の
抵抗体を形成する異にある。以下にこの工程を前述の説
明を交えて説明してゆく。

先ず第１図Ａ乃至第１図Ｄまでは同じ工程であるので説
明を省略する。

次に第１図Ｅの工程に於いて、シリコン酸化膜（52）に
導入孔（53），（54）を形成すると同時に、予定の拡散
抵抗（38），（41），（42）の導入孔（55），（60），
（61）を形成する。この時の平面図および断面図を第２
図Ａおよび第２図Ｂに示す。

続いて第１図Ｆの工程に於いて、マスク（56）をベース
領域（28）および拡散抵抗（41），（42）上にも設け、
不純物を予定の上側拡散領域（25）および予定の拡散抵
抗（38）にイオン注入する。この時の平面図および断面
図を第２図Ｃおよび第２図Ｄに示す。

続いて第１図Ｇの工程に於いて、マスク（56）を除去し
た後、再度マスク（62）を塗布して、予定の拡散抵抗
（42）上に形成する。従ってベース領域（28）と同じ不
純物で且つ同じ不純物濃度が、予定の拡散抵抗（38），
（41）に導入される。この時の断面図を第２図Ｅに示
す。

更に第１図Ｈの工程に於いて、マスク（62）を除去し、
再度マスク（56）を形成するが、３つの予定の抵抗体
（38），（41），（42）上には形成されない。従ってベ
ースコンタクト領域（29）と同じ不純物で且つ同じ不純
物濃度がこの３つの抵抗体に導入される。この時の断面
図を第２図Ｆに示す。図から判る通り、拡散抵抗（38）
には、上側拡散領域（25）、ベース領域（28）およびベ
ースコンタクト領域（29）の３回の不純物導入工程が実
施される。また拡散抵抗（41）には、ベース領域（28）
およびベースコンタクト領域（29）の２回の不純物導入
工程が、拡散抵抗（42）には、ベースコンタクト領域
（29）の１回の不純物導入工程が実施される。

この組合わせは、これだけに限らず、夫々の拡散抵抗値
を作る方法は、上側拡散領域（25）、ベース領域（2
8）、ベースコンタクト領域（29）の工程を単独に使っ
たもの、この３つの工程の内２つの工程を使ったもの、
およびすべての工程を使ったものに分けられる。

最後に第１図Ｉ、第１図Ｊを活用し、拡散抵抗のコンタ
クト領域およびこのコンタクト領域にオーミックコンタ
クトする電極を形成する。この工程を第２図Ｇ、第２図
Ｈに示す。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域、予定の分離領域、および拡散抵抗に対応す
る絶縁膜に不純物の導入孔を予め精度良く形成し、トラ
ンジスタ領域のみを考えれば、予定のベース領域上の導
入孔にマスクを設けて予定の分離領域にイオン注入し、
このマスクを除去し、全ての導入孔に不純物をイオン注
入してベース領域および分離領域を同時に形成すること
で、予め精度良く形成した導入孔によってベース領域に
形成位置が決定できる。従ってベース領域によるずれは
大幅に削減でき、従来設けていたずれによる余裕を大幅
に減らすことができる。

また分離領域はベース領域の拡散工程と同時に行なわれ
るので、この分離領域の横広がりのばらつきを減少で
き、しかも工程を削減できる。

また拡散抵抗の領域のみを考えると、前述と同様に、予
め形成した分離領域と拡散抵抗の導入孔によって精度良
く形成位置が決定できる。よって従来設けていた余裕を
省くことができる。

従ってこの余裕はベース領域、拡散抵抗および分離領域
の周辺で減らせるので、セルサイズの縮小を可能とし、
その上、集積回路となればこのセルの数だけ縮小面積が
減らせるので、大幅なチップサイズの縮小が可能とな
る。

また拡散抵抗は、分離領域、ベース領域およびベースコ
ンタクト領域の不純物拡散工程を活用して形成している
ので、多くの種類の抵抗値を形成できしかも従来と比較
して大幅に工程を削減できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊおよび第２図Ａ乃至第２図Ｈは、
本発明の半導体集積回路の製造方法を示す図、第３図は
従来の半導体集積回路を示す断面図である。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (2)

【特許請求の範囲】
1. 【請求項１】形成予定の分離領域の下側の分離領域に対
   応する部分に一導電型の不純物がドープされた同導電型
   の半導体基板に逆導電型のエピタキシャル層を形成する
   工程と、 前記エピタキシャル層を熱処理し、前記下側の分離領域
   の不純物を前記エピタキシャル層の厚みの半分以上を占
   めるように拡散し、この工程を利用して前記エピタキシ
   ャル層に設けられた酸化膜を成長させる工程、または別
   途シリコン酸化膜またはシリコン窒化膜を付け直す工程
   と、 前記工程により形成された絶縁膜において、前記形成予
   定の上側の分離領域、形成予定の一導電型のベース領域
   および形成予定の拡散抵抗領域に対応する前記絶縁膜を
   エッチングし、前記上側の分離領域、前記ベース領域お
   よび前記拡散抵抗の開口部を形成する工程と、 前記酸化膜の上にブロッキングマスクを形成し、前記上
   側の分離領域の開口部に対応する前記ブロッキングマス
   クを除去し、この除去領域から一導電型の不純物をドー
   プし、前記下側の分離領域に向けてこの上側の分離領域
   を拡散させる工程と、 前記酸化膜の上にブッロッキングマスクを形成し、前記
   ベース領域の開口部に対応する前記ブロッキングマスク
   を除去し、前記ベース領域に一導電型の不純物をドープ
   して前記ベース領域を形成する、または酸化膜のみをマ
   スクとし、前記ベース領域に一導電型の不純物をドープ
   して前記ベース領域を形成する工程であり、 前記上側の分離領域の開孔部を介して不純物を導入する
   と同時に、前記拡散抵抗の開孔部を介して前記不純物を
   導入することを特徴とした半導体集積回路の製造方法。
2. 【請求項２】形成予定の分離領域の下側の分離領域に対
   応する部分に一導電型の不純物がドープされた同導電型
   の半導体基板に逆導電型のエピタキシャル層を形成する
   工程と、 前記エピタキシャル層を熱処理し、前記下側の分離領域
   の不純物を前記エピタキシャル層の厚みの半分以上を占
   めるように拡散し、この工程を利用して前記エピタキシ
   ャル層に設けられた酸化膜を成長させる工程、または別
   途シリコン酸化膜またはシリコン窒化膜を付け直す工程
   と、 前記工程により形成された絶縁膜において、前記形成予
   定の上側の分離領域、形成予定の一導電型のベース領域
   および形成予定の拡散抵抗領域に対応する前記絶縁膜を
   エッチングし、前記上側の分離領域、前記ベース領域お
   よび前記拡散抵抗の開口部を形成する工程と、 前記酸化膜の上にブロッキングマスクを形成し、前記上
   側の分離領域の開口部に対応する前記ブロッキングマス
   クを除去し、この除去領域から一導電型の不純物をドー
   プし、前記下側の分離領域に向けてこのこの上側の分離
   領域を拡散させる工程と、 前記酸化膜の上にブッロッキングマスクを形成し、前記
   ベース領域の開口部に対応する前記ブロッキングマスク
   を除去し、前記ベース領域に一導電型の不純物をドープ
   して前記ベース領域を形成する、または酸化膜のみをマ
   スクとし、前記ベース領域に一導電型の不純物をドープ
   して前記ベース領域を形成する工程において、 前記ベース領域の開孔部を介して不純物を導入すると同
   時に、前記拡散抵抗の開孔部を介して前記不純物を導入
   し、 前記酸化膜の上にブロッキングマスクを形成し、前記ベ
   ースコンタクトおよび前記拡散抵抗のコンタクト領域に
   対応する前記ブロッキングマスクを開口し、前記ベース
   コンタクト領域および拡散抵抗のコンタクト領域に一導
   電型の不純物を導入することを特徴とした半導体集積回
   路の製造方法。