JPH06101539B2

JPH06101539B2 - 半導体集積回路の製造方法

Info

Publication number: JPH06101539B2
Application number: JP1127316A
Authority: JP
Inventors: 和男竹田; 利正定方; 輝夫田端
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPH02305461A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はエピタキシャル層を上下分離した半導体集積回
路装置の集積密度を大幅に向上させた製造方法に関する
ものである。

（ロ）従来の技術例えば特開昭60−136250号公報に記載の装置に用いられ
ている上下分離方法は、エピタキシャル層表面での横拡
散を抑えることができるので通常の分離方法より微細化
できるという特徴を有する。

この様な装置の製造方法を第２図（イ）乃至第２図
（ニ）を用いて説明する。

先ず第２図（イ）に示す如く、半導体基板（１）として
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Sb）をデポジットしてN⁺型の埋込み層（２）
を形成し、続いて埋込み層（２）を囲む基板（１）表面
には選択的にボロン（Ｂ）をデポジットして上下分離領
域（６）の下拡散層（３）を形成しておく。

次に第２図（ロ）に示す如く、基板（１）全面に周知の
気相成長法によりN^-型のエピタキシャル層（４）を所定
厚さに形成する。この時埋込み層（２）および下拡散層
（３）は上下方向に若干拡散される。

さらに第２図（ハ）に示す如く、エピタキシャル層
（４）表面から上下分離領域（６）の上拡散層（５）を
選択拡散し、同時に基板（１）表面からはい上げて拡散
した下拡散層（３）と連結して完全に上下分離領域
（６）を形成する。この拡散工程は約1200℃で３〜４時
間行ない、エピタキシャル層（４）の厚みを13μｍとす
ると上拡散層（５）は約10μｍの深さに拡散され、下拡
散層（３）は約５μｍの深さにはい上げられている。す
ると拡散深さに比例して拡散窓周端から横方向に拡散さ
れるので、最終的に上下分離領域（６）の幅はエピタキ
シャル層（４）表面では約24μｍ、基板（１）表面では
約14μｍにも達してしまう。尚この時に埋込み層（２）
も約４μｍの深さにはい上げられている。

そして第２図（ニ）に示す如く、上下分離領域（６）で
囲まれたエピタキシャル層（４）で形成された島領域
（７）にＰ型のベース領域（８）を選択拡散し、続いて
N⁺型のエミッタ領域（９）とコレクタコンタクト領域
（10）を選択拡散してNPN型のトランジスタを形成す
る。

（ハ）発明が解決しようとする課題しかしながら斯上した従来の製造方法においても、上下
分離領域（６）の上拡散層（５）と下拡散層（３）とを
同時に拡散形成しているので、不純物濃度等の関係で上
拡散層（５）を下拡散層（３）よりかなり深く拡散する
必要があった。このため拡散時間が３〜４時間と長く、
上拡散層（５）の横方向拡散も大きくなるのでエピタキ
シャル層（４）表面の占有面積が大きく集積度を向上で
きない第１の欠点があった。

一方、第２図（ハ）の上拡散層（５）の拡散および第２
図（ニ）のベース領域（８）の拡散は、先ず不純物の導
入孔である拡散孔を形成し、この拡散孔より不純物を拡
散している。そのためこの拡散孔の形成位置は、ホトマ
スクのマスク合わせやエッチングによりずれを生じる第
２の欠点があった。

第３図で、上下分離領域（６）の上拡散層（５）の拡散
深さを、10μｍとすると、上拡散層（５）は横方向へ同
程度広がる。またマスク合わせやエッチングによって第
３図の破線の如く、左側にずれてベース領域（７）が形
成される事がある。もちろん右及び紙面に対して垂直方
向にずれても同様な事がいえる。この事を考えて、実際
は矢印で示した幅（約２μｍ）の余裕を設け、各拡散領
域との接触を防止している。従って両側で４μｍの余裕
を、集積化されるトランジスタの夫々に設定していた。
従って第１および第２の欠点は、従来の半導体装置の集
積度向上の障害となっていた。

（ニ）課題を解決するための手段本発明は斯上した課題に鑑みてなされ、一導電型の半導
体基板（21）表面に一導電型の上下分離領域（28）の下
拡散層（23）を形成する不純物を付着する工程と、前記半導体基板（21）全面に逆導電型のエピタキシャル
層（24）を積層する工程と、前記基板を熱処理して前記下拡散層（23）の不純物を前
記エピタキシャル層（24）の半分以上まではい上がるよ
うに拡散する工程と、前記エピタキシャル層（24）上に絶縁膜（25）を形成す
る工程と、前記エピタキシャル層（24）の予定のベース領域（30）
と予定の上下分離領域の上拡散層（29）とに対応する前
記絶縁膜（25）に不純物の導入孔（33），（32）を形成
する工程と、前記予定のベール領域（30）上の前記導入孔（33）にマ
スク（35）を設け、不純物を拡散して前記上下分離領域
の上拡散層（29）を形成する工程と、前記マスク（35）を除去した後、前記全ての導入孔（3
3），（32）から不純物を拡散して前記ベール領域（3
0）を形成する工程とを備えることで解決するものであ
る。

（ホ）作用本発明に依ればエピタキシャル層（24）表面にマスク可
能な厚いシリコン酸化膜より成る絶縁膜（25）を形成
し、この絶縁膜（25）に予定のベース領域（30）と予定
の分離領域（29）の不純物導入孔（33），（32）を形成
する。

その後ベース領域（30）の導入孔（33）にマスク（35）
をして、不純物を拡散すると、前記絶縁膜（25）が不純
物のブロッキングマスクとなり、分離領域（29）が形成
される。

更には、前記マスク（35）を除去して全面に不純物を拡
散すると、前述同様に絶縁膜（25）がブロッキングマス
クとなって、ベース領域（30）が形成される。従って一
度に導入孔（32），（33）を形成することで、分離領域
（29）、ベース領域（30）の形成位置が決定できるの
で、従来設けていた形成位置のずれによる余裕を省くこ
とができる。

しかも予め上下分離領域（28）の下拡散層（23）をエピ
タキシャル層（24）内に深くはい上げて拡散した後、上
拡散層（29）を前記導入孔（32）を介して拡散するの
で、下拡散層（23）は十分に深く且つ幅広に形成できる
一方、上拡散層（29）は形成位置のずれなしに十分に浅
く且つ幅狭に形成できる。この結果、エピタキシャル層
（24）表面での上拡散層（29）の占有面積の減少を図
れ、集積度を向上できる。

（ヘ）実施例以下に本発明の製造方法を詳述する。

先ず第１図Ａの如く、不純物濃度が10¹⁵atom/cm³程度の
Ｐ型シリコン半導体基板（21）の表面に熱酸化膜を形成
した後、N⁺型の埋込み層（22）の形成予定領域を蝕刻し
た後、この開口部を介してＮ型の不純物であるアンチモ
ンやヒ素をドープする。

続いて第１図Ｂの如く、P⁺型の上下分離領域の下拡散層
（23）の形成予定領域上の熱酸化膜を開口し、この開口
部を介してＰ型の不純物であるボロンをドープする。

次に第１図Ｃの如く、前記半導体基板（21）上の熱酸化
膜を全て除去してから前記半導体基板（21）上に周知の
気相成長法によって比抵抗0.1〜５Ω・cmのＮ型のエピ
タキシャル層（24）を約７μｍの厚さで形成する。この
時は、先にドープした不純物は上下方向に若干拡散が行
なわれている。

次に、温度約1000℃、数時間の熱酸化によって、前記エ
ピタキシャル層（24）表面に、熱酸化膜を形成した後、
この半導体基板全体を約1000℃、約２時間の条件で処理
して、先にドープした不純物を再拡散する。

従って前記下拡散層（23）は、前記エピタキシャル層
（24）の約半分（基板表面から約５μｍ）まで上方拡散
される。そして、例えば拡散層窓の幅を４μｍとすれ
ば、下拡散層（23）の幅は約14μｍとなる。また本工程
によってエピタキシャル層（24）表面の熱酸化膜は数千
Åの厚さまで成長をし、この熱酸化膜（25）は、後述の
マスクと同様な働きを示す。ただし、前記熱酸化膜を全
て除去し、例えばシリコン窒化膜等を拡散マスクとして
も良いし、CVD法でシリコン酸化膜を形成しても良い。

またエピタキシャル層厚を従来にくらべ約半分とすれ
ば、その分前記下拡散層（23）もシャロー化される。

続いて、第１図Ｄの如く、予定のMOS容量素子（26）の
下層電極領域（27）上の前記シリコン酸化膜（25）を除
去し、全面に例えばリングラスを形成する。その後所定
温度、所定時間の熱処理を加え、リンをエピタキシャル
層（24）内に拡散される。その後、リングラスを所定の
エッチング液で除去し、所定の深さまで達するように再
度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（28）の
上拡散層（29）、予定のベース領域（30）および予定の
拡散抵抗領域（31）と対応する前記シリコン酸化膜（2
5）に不純物の導入孔（32），（33），（34）を形成す
る工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエッチ
ングによって形成する。この後、エピタキシャル層（2
4）の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層（24）のダメージを減少し、
またイオンをランダムに分散して均一に注入するために
用いる。

続いて、第１図Ｆの如く前記予定のベース領域（30）上
の前記導入孔（33）にマスク（35）を設け、不純物を拡
散して前記上拡散層（29）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（35）を全面に被覆した後、前記上拡散層
（29）に対応するマスク（35）を除去し、Ｐ型の不純物
であるボロンを所定条件で注入し、上拡散層（29）を形
成する。

本工程は、図の如くマスク（35）の開口部をシリコン酸
化膜（25）の導入孔（32）より大きく形成しても、この
シリコン酸化膜（25）がマスクとして働くので前記導入
孔（32）と前記上拡散層（29）の形成位置が一致するよ
うになっている。

その後、前記マスク（35）の除去、所定の熱処理を行な
い、前記上拡散層（29）を下拡散層（23）へ到達させ
る。

本工程は本発明の特徴とする工程で、上下分離領域（2
8）の下拡散層（23）をエピタキシャル層（24）の厚み
の半分以上はい上げて拡散した後に上拡散層（29）を拡
散しているので、上拡散層（29）の拡散深さを約３μｍ
と浅くでき、その拡散時間を約1200℃、１時間に短縮で
きる。このため上拡散層（29）の横方向拡散を約３μｍ
と大幅に抑制でき、上拡散層（29）の表面占有面積を大
幅に縮小できる。具体的には、拡散窓の幅が４μｍであ
れば上拡散層（29）の幅は約10μｍになる。

従って、上下分離領域（28）はエピタキシャル層（24）
の厚みの半分より浅い位置で連結され、且つ下拡散層
（23）は上拡散層（29）より幅広に形成される。ところ
が、集積度はエピタキシャル層（24）表面での占有面積
で決まるので、上下分離領域（28）の占有面積は下拡散
層（23）によらず上拡散層（29）で決まる。よって本発
明によれば、上拡散層（29）の横方向拡散を大幅に抑え
たので、上下分離領域（28）の占有面積を大幅に減少で
きる。また、上拡散層（29）より下拡散層（23）を幅広
にしたので、多少のマスクずれ等があっても安全な接合
分離が得られる。

しかも第１図Ｅの如く、一度に不純物の導入孔（32），
（33），（34）を決めているので、上拡散層（29）の形
成位置はこの導入孔（32）の形成位置で決められる。そ
れ故後述するがベース領域（30）と上拡散層（29）との
余裕を省くことができる。

続いて、第１図Ｇの如く前記全ての導入孔（32），（3
3），（34）から不純物を拡散して前記ベース領域（3
0）を形成する工程がある。

ここでは、前工程でマスク（35）が全て除去され、前記
上拡散層（29）、ベース領域（30）および抵抗拡散領域
（31）の導入孔（32），（33），（34）が露出される。
この状態でボロン（Ｂ）をイオン注入する。

従ってベース領域（30）が形成され、同時に抵抗拡散領
域（31）が形成される。しかも同時に上拡散層（29）に
再度不純物が拡散される。

本発明の特徴とする所は、前述した第１図Ｅ乃至第１図
Ｇにある。

従来では分離領域（28）の形成およびベース領域（30）
の形成時に、設計値からのずれが生じても、両領域の接
触が生じないように余裕を設けていたが、本願は予め一
度に導入孔（32），（33），（34）を形成し、この導入
孔で形成位置を決めているので、前記余裕を設ける必要
がない。

つまり第１図Ｆの如く、ベース領域（30）の導入孔（3
3）にマスクを設けるだけで、分離領域（29）の形成位
置は、前記分離領域（29）の導入孔（32）で決定でき
る。またベース領域（30）は、マスクを設ける工程を用
いないで、予め形成したベース領域（30）の導入孔（3
3）で決定している。従って従来例で示したマスクの形
成ずれやベース領域の導入孔のずれによる心配は全く不
要となる。第１図Ｅの如く、一端精度良く導入孔（3
2），（33），（34）が形成されれば、この精度で夫々
の拡散領域（29），（30），（31）の形成位置が実現で
きる。

しかも下拡散層（29）を半分以上はい上げ拡散して上拡
散層（29）の占有面積を減少し、上拡散層（29）はイオ
ン注入で浅く形成しているので、熱拡散と比べ夫々の拡
散領域の横方向への広がりを最小限にすることができ
る。またベース領域（30）の拡散深さを従来のそれより
浅くすることで更に横方向への広がりを防止できる。

これらの理由により、ベース領域（30）の周辺に渡り余
裕が不要となり、また夫々の横方向への広がりを最小に
できる。平面的には縦、横の方向でセルサイズを縮小で
きる。そのため集積度の高いチップでは、大幅にチップ
サイズを小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（29）上の導入孔（32）にマスク
（35）を設け、その後不純物を拡散してベース領域（3
0）および拡散抵抗領域（31）を拡散しても良い。また
必要によっては前記２つの領域を１つずつ拡散しても良
い。

第１図Ｆで説明した様に、ベース領域（30）と拡散抵抗
領域（31）に対応するマスク（35）の開口部を、前記導
入孔（33），（34）よりやや大きくするだけで、精度良
くベース領域（30）および拡散抵抗領域（31）を決定で
きる。ここではマスクによって余剰な不純物が分離領域
（29）へ注入されるのを防止できる。

続いて第１図Ｈの如く、ベース領域（30）内に形成予定
のベースコンタクト領域（36）に対応する領域と、分離
領域（29）および拡散抵抗領域（31）のコンタクト領域
（37）上が開孔されるように、マスクとなるホストレジ
スト膜（38）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（38）を除去し、前記ベース
領域（30）以外のシリコン酸化膜（25）が約1000Åとな
るようにエッチングをする。その後、全面にノンドープ
のシリコン酸化膜、リンドープのシリコン酸化膜を夫れ
夫れ数千Å積層し、全面の膜厚にあまり差が生じないよ
うにしている。これは、第１図Ｈで示したシリコン酸化
膜であると、予定のエミッタ領域（39）上のシリコン酸
化膜は、予定のコレクタコンタクト領域（40）上のシリ
コン酸化膜より薄いため、コレクタコンタクト領域（4
0）の導入孔が完全に開くまでには、エミッタ領域（3
9）となるエピタキシャル層がエッチングされてしま
う。そのために、前述の如く、２種類のシリコン酸化膜
を形成し、膜厚差を無くしてエミッタ領域（39）のエピ
タキシャル層のエッチングを防止している。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、MOS容量素子（26）の予定の誘電体薄膜（41）が
形成されるシリコン酸化膜（42）を除去し、誘電体薄膜
（41）を形成する工程がある。

ここでシリコン酸化膜（42）は、ウエットエッチングに
より開口され、全面に数百Åのシリコン窒化膜（41）が
形成される。そしてケミカルドライエッチングによって
図の如くエッチングされる。

最後に、全面にホストレジスト膜を形成し、異方性エッ
チングによって、予定のエミッタ領域（39）、予定のコ
レクタコンタクト領域（40）、予定の下層電極のコンタ
クト領域（42）、および拡散抵抗領域（31）のコンタク
ト領域（37）上のシリコン酸化膜（42）を除去する。そ
して前記ホトレジスト膜を除去した後、再度予定のエミ
ッタ領域（39）、予定のコレクタコンタクト領域（40）
および前記下層電極領域（27）のコンタクト領域（43）
に対応するエピタキシャル層が露出する様に、ホトレジ
スト膜を形成する。

そしてこのホストレジスト膜をマスクとして、ヒ素（A
s）をイオン注入し、エミッタ領域（39）、コレクタコ
ンタクト領域（40）および下層電極領域（27）のコンタ
クト領域（43）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（39）を下方拡散した後、ライトエッチングをし
て、第１図Ｊの如くアルミニウム電極を形成している。

（ト）発明の効果以上の説明からも明らかな様に、本発明は下拡散層を十
分はい上げた後で、半導体層の予定のベース領域と予定
の分離領域とに対応する絶縁膜に不純物の導入孔を予め
精度良く形成し、予定のベース領域上の導入孔にマスク
を設けて分離領域を形成し、このマスクを除去し、全て
の導入孔に不純物を導入してベース領域を形成してい
る。そのため集積度を決定する上拡散層を浅くでき、横
方向拡散を大幅に減らせ、更には予め精度良く形成した
導入孔によってベース領域の形成位置が決定できる。従
ってベース領域によるずれは大幅に削減でき、従来設け
ていたずれによる余裕を大幅に減らすことができ上拡散
層の占有面積を大幅に減少できる。

従って占有面積はベース領域の周辺で減らせるので、セ
ルサイズの縮小を可能とし、その上、集積回路となれば
このセルの数だけこの縮小面積が減らせるので、大幅な
チップサイズの縮小が可能となる。

またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホストレジスト工程
を削減できるのでその分歩留りを向上できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、ベース領域を形成
する工程においても、このマスクの開口部を予定のベー
ス領域の導入孔より大きくすることによって、予め形成
した導入孔の精度で位置決めができる。従って余分な不
純物を分離領域に注入すること無しに、精度良く位置決
めができ、前述と同様に大幅なセルサイズの縮小が可能
となる。

更に予め形成した導入孔の形成の後に、ダミー酸化膜を
形成することで、後のイオン注入工程によるエピタキシ
ャル層へのダメージを減少でき、均一に注入することが
できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図（イ）乃至第２図（ニ）は
従来の半導体集積回路の製造方法を示す断面図、第３図
は従来の半導体集積回路の断面図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/73 (56)参考文献特開昭55−67141（ＪＰ，Ａ) 特開昭55−105344（ＪＰ，Ａ) 特開昭60−111466（ＪＰ，Ａ) 特開昭57−50424（ＪＰ，Ａ) 特開平１−89359（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】一導電型の半導体基板全面に逆導電型のエ
ピタキシャル層を積層し、前記半導体基板を熱処理し
て、前記半導体基板と前記エピタキシャル層の間に設け
られた一導電型の上下分離領域の下拡散層の不純物を前
記エピタキシャル層の半分以上まではいあげるように拡
散する工程と、前記エピタキシャル層上にシリコン酸化膜またはシリコ
ン窒化膜より成るいイオン注入に対してマスクとなる１
層の絶縁膜を形成する工程と、前記エピタキシャル層上に形成される前記１層の絶縁膜
において、予定のベース領域と予定の前記上下分離領域
の上拡散層に対応する前記１層の絶縁膜に不純物の導入
孔を同時に形成する工程と、前記予定のベース領域上の前記導入孔にイオン注入用の
マスクを覆い前記上拡散層の導入孔を介して不純物をイ
オン注入し、前記上下分離領域の上拡散層を形成する工
程と、前記マスクを除去した後、前記ベースの導入孔を介して
不純物をイオン注入し、前記ベース領域を形成する工程
とを備えることを特徴とした半導体集積回路の製造方
法。
【請求項２】前記ベース領域を形成する工程において、前記イオン注入用のマスクを除去した後、２つの前記導
入孔を介して不純物を同時にイオン注入することによ
り、前記ベース領域を形成すると同時に前記上拡散層に
再度不純物を導入することを特徴とした請求項１記載の
半導体集積回路の製造方法。
【請求項３】前記ベース領域を形成する工程において、前記イオン注入用のマスクを除去した後、前記予定の上
下分離領域の上拡散層上の前記導入孔にイオン注入用の
マスクを覆い、前記予定のベース領域の導入孔を介して
不純物をイオン注入し前記ベース領域を形成する請求項
１記載の半導体集積回路の製造方法。