JPH02305461A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はエピタキシャル層を上下分離した半導体集積回
路装置の集積密度を大幅に向上させた製造方法に関する
ものである。

（ロ）従来の技術 例えば特開昭６０−１３６２５０号公報に記載の装置に
用いられている上下分離方法は、エピタキシャル層表面
での横拡散を抑えることができるので通常の分離方法よ
り微細化できるという特徴を有する。

この様な装置の製造方法を第２図（イ）乃至第２図（ニ
）を用いて説明する。

先ず第２図（イ）に示す如く、半導体基板（１）として
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Ｓｂ）をデポジットしてＮ９型の埋込み層（
２）を形成し、続いて埋込み層（２）を囲む基板（１）
表面には選択的にボロン（Ｂ）をデポジットして上下分
離領域（６）の上拡散層（３）を形成しておく。

次に第２図〈口）に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（４）を所
定厚さに形成する。この時埋込み層（２）および上拡散
層（３）は上下方向に若干拡散される。

さらに第２図（ハ）に示す如く、エピタキシャル層（４
）表面から上下分離領域（６）の上拡散層（５）を選択
拡散し、同時に基板（１）表面からはい上げて拡散した
上拡散層（３）と連結して完全に上下分離領域（６）を
形成する。この拡散工程は約１２００°Ｃで３〜４時間
行ない、エピタキシャル層（４）の厚みを１３μｍとす
ると上拡散層（５）は約１０μｍの深さに拡散され、上
拡散層（３）は約５μｍの深さにはい上げられている。

すると拡散深さに比例して拡散窓周端から横方向に拡散
されるので、最終的に上下分離領域（６）の幅はエピタ
キシャル層（４）表面では約２４μｍ、基板（１）表面
では約１４μｍにも達してしまう。尚この時に埋込み層
（２）も約４μｍの深さにはい上げられている。

そして第２図（ニ）に示す如く、上下分離領域（６）で
囲まれたエピタキシャル層（４）で形成された島領域（
７）にＰ型のベース領域（８）を選択拡散し、続いてＮ
＋型のエミッタ領域（９）とコレクタコンタクト領域（
１０）を選択拡散してＮＰＮ型のトランジスタを形成す
る。

（ハ）発明が解決しようとする課題 しかしながら斯上した従来の製造方法においても、上下
分離領域（６）の上拡散層（５）と上拡散層（３）とを
同時に拡散形成しているので、不純物濃度等の関係で上
拡散層（５）を上拡散層（３）よりかなり深く拡散する
必要があった。このため拡散時間が３〜４時間と長く、
上拡散層（５）の横方向拡散も大きくなるのでエピタキ
シャル層（４）表面の占有面積が大きく集積度を向上で
きない第１の欠点があった。

一方、第２図（ハ）の上拡散層（５）の拡散および第２
図（ニ）のベース領域（８）の拡散は、先ず不純物の導
入孔である拡散孔を形成し、この拡散孔より不純物を拡
散している。そのためこの拡散孔の形成位置は、ホトマ
スクのマスク合わせやエツチングによりずれを生じる第
２の欠点があった。

第３図で、上下分離方法印）の上拡散層（５）の拡散深
さを、１０μｍとすると、上拡散層（５）は横方向へ同
程度床がる。またマスク合わせやエツチングによって第
３図の破線の如く、左側にずれてベース領域（７）が形
成される事がある。もちろん右及び紙面に対して垂直方
向にずれても同様な事がいえる。この事を考えて、実際
は矢印で示した幅（約２μｍ）の余裕を設け、各拡散領
域との接触を防止している。従って両側で４μｍの余裕
を、集積化されるトランジスタの夫々に設定していた。

従って第１および第２の欠点は、従来の半導体装置の集
積度向上の障害となっていた。

（ニ）課題を解決するための手段 本発明は斯上した課題に鑑みてなされ、一導電型の半導
体基板（２１）表面に一導軍型の上下分離領域（２８〉
の上拡散層（２３）を形成する不純物を付着する工程と
、 前記半導体基板（２１）全面に逆導電型のエピタキシャ
ル層（２４）を積層する工程と、 前記基板を熱処理して前記上拡散層（２３）の不純物を
前記エピタキシャル層（２４）の半分以上まではい上が
るように拡散する工程と、 前記エピタキシャル層（２４）上に絶縁膜（２５）を形
成する工程と、 前記エピタキシャル層（２４）の予定のベース領域（３
０）と予定の上下分離領域の上拡散層（２９）とに対応
する前記絶縁膜（２５）に不純物の導入孔（３３）　、
　（３２）を形成する工程と、 前記予定のベース領域（３０）上の前記導入孔（３３）
にマスク（３５〉を設け、不純物を拡散して前記上下分
離領域の上拡散層（２９）を形成する工程と、前記マス
ク（３５）を除去した後、前記全ての導入孔（３３）　
、　（３２）から不純物を拡散して前記ベース領域（３
０）を形成する工程とを備えることで解決するものであ
る。

（ホ）作用 本発明に依ればエピタキシャル層（２４）表面にマスク
可能な厚いシリコン酸化膜より成る絶縁膜（２５）を形
成し、この絶縁膜（２５）に予定のベース領域（３０）
と予定の分離領域（２９）の不純物導入孔（３３）　。

（３２）を形成する。

その後ベース領域（３０）の導入孔（３３）にマスクく
３５）をして、不純物を拡散すると、前記絶縁膜（２５
）が不純物のブロッキングマスクとなり、分離領域（２
９）が形成される。

更には、前記マスク（３５）を除去して全面に不純物を
拡散すると、前述同様に絶縁膜（２５）がブロッキング
マスクとなって、ベース領域（３０）が形成される。従
って一度に導入孔（３２）　、　（３３）を形成するこ
とで、分離領域（２９）、ベース領域（３０）の形成位
置が決定できるので、従来設けていた形成位置のずれに
よる余裕を省くことができる。

しかも予め上下分離領域（蔓）の上拡散層（２３）をエ
ピタキシャル層（２４）内に深くはい上げて拡散した後
、上拡散層（２９）を前記導入孔（３２）を介して拡散
するので、上拡散層（２３）は十分に深く且つ幅広に形
成できる一方、上拡散層（２９）は形成位置のずれなし
に十分に浅く且つ幅狭に形成できる。この結果、エピタ
キシャル層（２４）表面での上拡散層（２９）の占有面
積の減少を図れ、集積度を向上できる。

（へ）実施例 以下に本発明の製造方法を詳述する。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｃｓ
／ｃｍ”程度のＰ型シリコン半導体基板（２１）の表面
に熱酸化膜を形成した後、Ｎ“型の埋込み層（２２）の
形成予定領域を蝕刻した後、この開口部を介してＮ型の
不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐゝ型の上下分離領域の上拡散
層（２３）の形成予定領域上の熱酸化膜を開口し、この
開口部を介してＰ型の不純物であるボロンをドープする
。

次に第１図Ｃの如く、前記半導体基板（２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗０．１〜５Ω・国のＮ型
のエピタキシャル層（２４＞ヲ約７μｍの厚さで形成す
る。この時は、先にドープした不純物は上下方向に若干
拡散が行なわれている。

次に、温度約１０００°Ｃ１数時間の熱酸化によって、
前記エピタキシャル層（２４）表面に、熱酸化膜を形成
した後、この半導体基板全体を約１０００℃、約２時間
の条件で処理して、先にドープした不純物を再拡散する
。

従って前記上拡散層（２３）は、前記エピタキシャル層
（２４）の約半分（基板表面から約５μｍ）まで上方拡
散される。そして、例えば拡散層窓の幅を４μｍとすれ
ば、上拡散層（２３）の幅は約１４μｍとなる。また本
工程によってエピタキシャル層（２４）表面の熱酸化膜
は数千式の厚さまで成長をし、この熱酸化膜（２５）は
、後述のマスクと同様な働きを示す、ただし、前記熱酸
化膜を全て除去し、例えばシリコン窒化膜等を拡散マス
クとしても良いし、ＣＶＤ法でシリコン酸化膜を形成し
ても良い。

またエピタキシャル層厚を従来にくらべ約半分とすれば
、その分前配下拡散層（２３〉もシャロー化される。

続いて、第１図りの如く、予定のＭＯ５容量素子（翻）
の下層電極領域（２７）上の前記シリコン酸化膜（２５
）を除去し、全面に例えばリングラスを形成する。その
後所定温度、所定時間の熱処理を加え、リンをエピタキ
シャル層（２４）内に拡散させる。その後、リングラス
を所定の工・メチンダ液で除去し、所定の深さまで達す
るように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域〈翻）の
上拡散層（２９）、予定のベース領域（３０）および予
定の拡散抵抗領域（３１）と対応する前記シリコン酸化
膜（２５）に不純物の導入孔（３２）　、　（３３）　
、　（３４）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層（２
４）の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャルＪ’１（２４）のダメージを減
少し、またイオンをランダムに分散して均一に注入する
ために用いる。

続いて、第１図Ｆの如く前記予定のベース領域（３０）
上の前記導入孔（３３）にマスク（３５〉を設け、不純
物を拡散して前記上拡散層（２９）を形成する。

ここでは注入イオンのブロックが可能なしシスト膜、い
わゆるマスク（３５）を全面に被覆した後、前記上拡散
層（２９）に対応するマスク（３５）を除去し、Ｐ型の
不純物であるボロンを所定条件で注入し、上拡散層（２
９）を形成する。

本工程は、図の如くマスク（３５）の開口部をシリコン
酸化膜（２５）の導入孔（３２）より大きく形成しても
、このシリコン酸化膜（２５）がマスクとして働くので
前記導入孔（３２）と前記上拡散層（２９）の形成位置
が一致するようになっている。

その後、前記マスク（３５）の除去、所定の熱処理を行
ない、前記上拡散層（２９）を上拡散層（２３）へ到達
させる。

本工程は本発明の特徴とする工程で、上下分離領域（競
）の上拡散層（２３）をエピタキシャル層（２４）の厚
みの半分以上はい上げて拡散した後に上拡散層（２９）
を拡散しているので、上拡散層（２９）の拡散深さを約
３μｍと浅くでき、その拡散時間を約１２００℃、１時
間に短縮できる。このため上拡散層（２９）の横方向拡
散を約３μｍと大幅に抑制でき、上拡散層（２９）の表
面占有面積を大幅に縮小できる。具体的には、拡散窓の
幅が４μｍであれば上拡散層（２９）の幅は約１０μｍ
になる。

従って、上下分離領域（蔓）はエピタキシャル層（２４
）の厚みの半分より浅い位置で連結され、且つ上拡散層
（２３）は上拡散層（２９）より幅広に形成される。と
ころが、集積度はエピタキシャル層（２４）表面での占
有面積で決まるので、上下分離領域（蔓）の占有面積は
上拡散層（２３）によらず上拡散層（２９）で決まる。

よって本発明によれば、上拡散層（２９〉の横方向拡散
を大幅に抑えたので、上下分離領域（蔓）の占有面積を
大幅に減少できる。また、上拡散層（２９）より上拡散
層（２３）を幅広にしたので、多少のマスクずれ等があ
っても完全な接合分離が得られる。

しかも第１図Ｅの如く、一度に不純物の導入孔（３２）
　、　（３３）　、　（３４）を決めているので、上拡
散層（２９）の形成位置はこの導入孔（３２）の形成位
置で決められる。それ故後述するがベース領域（３０）
と上拡散層（２９）との余裕を省くことができる。

続いて、第１図Ｇの如く前記全ての導入孔（３２）　、
　（３３）　、　（３４）から不純物を拡散して前記ベ
ース領域（３０）を形成する工程がある。

ここでは、前工程でマスク（３５）が全て除去され、前
記上拡散層（２９）、ベース領域（３０）および抵抗拡
散領域（３１）の導入孔（３２）　、　（３３）　、　
（３４）が露出される。この状態でボロン（Ｂ）をイオ
ン注入する。

従ってベース領域（３０）が形成され、同時に抵抗拡散
領域（３１〉が形成される。しかも同時に上拡散層（２
９）に再度不純物が拡散される。

本発明の特徴とする所は、前述した第１図Ｅ乃至第１図
Ｇにある。

従来では分離領域（評）の形成およびベース領域（３０
）の形成時に、設計値からのずれが生じても、円領域の
接触が生じないように余裕を設けていたが、本願は予め
一度に導入孔（３２）　、　（３３＞　、　（３４）を
形成し、この導入孔で形成位置を決めているので、前記
余裕を設ける必要がない。

つまり第１図Ｆの如く、ベース領域（３０）の導入孔（
３３）にマスクを設けるだけで、分離領域（２９）の形
成位置は、前記分離領域（２９）の導入孔（３２）で決
定できる。またベース領域（３０）は、マスクを設ける
工程を用いないで、予め形成したベース領域（３０）の
導入孔（３３）で決定している。従って従来例で示した
マスクの形成ずれやベース領域の導入孔のずれによる心
配は全く不要となる。第１図Ｅの如く、一端精度良く導
入孔（３２）　、　（３３）　、　（３４）が形成され
れば、この精度で夫々の拡散領域（２９）　、　（３０
）　、　（３１）の形成位置が実現できる。

しかも上拡散層（２９）を半分以上はい上げ拡散して上
拡散層（２９）の占有面積を減少し、上拡散層（２９）
はイオン注入で浅く形成しているので、熱拡散と比べ夫
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域（３０）の拡散深さを従来のそ
れより浅くすることで更に横方向への広がりを防止でき
る。

これらの理由により、ベース領域（３０）の周辺に渡り
余裕が不要となり、また夫々の横方向への広がりを最小
にできる。平面的には縦、横の方向でセルサイズを縮小
できる。そのため集積度の高いチップでは、大幅にチッ
プサイズを小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（２９）上の導入孔（３２）にマス
ク（３５〉を設け、その後不純物を拡散してベース領域
（３０）および拡散抵抗領域（３１）を拡散しても良い
、また必要によっては前記２つの領域を１つずつ拡散し
ても良い。

第１図Ｆで説明した様に、ベース領域（３０）と拡散抵
抗領域（３１）に対応するマスク（３５）の開口部を、
前記導入孔（３３）　、　（３４）よりやや大きくする
だけで、精度良くベース領域（３０）および拡散抵抗領
域（３１）を決定できる。ここではマスクによって余剰
な不純物が分離領域（２９）へ注入されるのを防止でき
る。

続いて第１図Ｈの如く、ベース領域（３０）内に形成予
定のベースコンタクト領域（３６）に対応する領域と、
分離領域（２９）および拡散抵抗領域（３１）のフンタ
クト領域（３７）上が開孔されるように、マスクとなる
ホトレジスト膜（３８）を形成する工程がある。

その後、ポロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（３８）を除去し、前記ベー
ス領域（３０）以外のシリコン酸化膜（２５）が約１０
００人となるようにエツチングをする。その後、全面に
ノンドープのシリコン酸化膜、リンドープのシリコン酸
化膜を夫れ夫れ数千人積層し、全面の膜厚にあまり差が
生じないようにしている。これは、第１図Ｈで示したシ
リコン酸化膜であると、予定のエミッタ領域（３９）上
のシリコン酸化膜は、予定のコレクタコンタクト領域（
４０）上のシリコン酸化膜より薄いため、コレクタコン
タクト領域（４０）の導入孔が完全に開くまでには、エ
ミッタ領域（３９）となるエピタキシャル層がエツチン
グされてしまう、そのために、前述の如く、２種類のシ
リコン酸化膜を形成し、膜厚差を無くしてエミッタ領域
（３９）のエピタキシャル層のエツチングを防止してい
る。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ８容量素子（翻）の予定の誘電体薄膜（４１
）が形成されるシリコン酸化膜（４２）を除去し、誘電
体薄膜（４１）を形成する工程がある。

ここでシリコン酸化膜（４２）は、ウェットエツチング
により開口され、全面に数百人のシリコン窒化膜（４１
）が形成される。そしてケミカルドライエツチングによ
って図の如くエツチングされる。

最後に、全面にホトレジスト膜を形成し、異方性エツチ
ングによって、予定のエミッタ領域（３９）、予定のコ
レクタコンタクト領域（４０）、予定の下層電極のコン
タクト領域（４３）、および拡散抵抗領域（３１）のコ
ンタクト領域（３７）上のシリコン酸化膜（４２）を除
去する。そして前記ホトレジスト膜を除去した後、再度
予定のエミッタ領域（３９）、予定のコレクタコンタク
ト領域（４０）および前記下層電極領域（２７）のコン
タクト領域（４３）に対応するエピタキシャル層が露出
する様に、ホトレジスト膜を形成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（３９）、コレフタコ
ンタクト領域（４０）および下層電極領域（２７〉のコ
ンクト領域（４３）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（３９〉を下方拡散した後、ライトエツチングをし
て、第１図Ｊの如くアルミニウム電極を形成している。

（ト）発明の効果 以上の説明からも明らかな様に、本発明は上広散層を十
分はい上げた後で、半導体層の予定のベース領域と予定
の分離領域とに対応する絶縁膜に不純物の導入孔を予め
精度良く形成し、予定のベース領域上の導入孔にマスク
を設けて分離領域を形成し、このマスクを除去し、全て
の導入孔に不純物を導入してベース領域を形成している
。そのため集積度を決定する上拡散層を浅くでき、横方
向拡散を大幅に減らせ、更には予め精度良く形成した導
入孔によってベース領域の形成位置が決定できる。従っ
てベース領域によるずれは大幅に削減でき、従来設けて
いたずれによる余裕を大幅に減らすことができ上拡散層
の占有面積を大幅に減少できる。

従って占有面積はベース領域の周辺で減らせるので、セ
ルサイズの縮小を可能とし、その上、集積回路となれば
このセルの数だけこの縮小面積が減らせるので、大幅な
チップサイズの縮小が可能となる。

またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホトレジスト工程を
削減できるのでその分歩留りを向上できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、ベース領域を形成
する工程においても、このマスクの開口部を予定のベー
ス領域の導入孔より大きくすることによって、予め形成
した導入孔の精度で位置決めができる。従って余分な不
純物を分離領域に注入すること無しに、精度良く位置決
めができ、前述と同様に大幅なセルサイズの縮小が可能
となる。

更に予め形成した導入孔の形成の後に、ダミー酸化膜を
形成することで、後のイオン注入工程によるエピタキシ
ャル層へのダメージを減少でき、均一に注入することが
できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図（イ〉乃至第２図（ニ）は
従来の半導体集積回路の製造方法を示す断面図、第３図
は従来の半導体集積回路の断面図である。

Claims (4)

【特許請求の範囲】
1. （１）一導電型の半導体基板表面に一導電型の上下分離
   領域の下拡散層を形成する不純物を付着する工程と、 前記半導体基板全面に逆導電型のエピタキシャル層を積
   層する工程と、 前記基板を熱処理して前記下拡散層の不純物を前記エピ
   タキシャル層の半分以上まではい上がるように拡散する
   工程と、 前記エピタキシャル層上に絶縁膜を形成する工程と、 前記エピタキシャル層の予定のベース領域と予定の上下
   分離領域の上拡散層とに対応する前記絶縁膜に不純物の
   導入孔を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を拡散して前記上下分離領域の上拡散層を形成す
   る工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域を形成する工程とを備えるこ
   とを特徴とした半導体集積回路の製造方法。
2. （２）前記上下分離領域の上拡散層を形成した後の工程
   において、前記マスクを除去した後、前記予定の上下分
   離領域の上拡散層上の前記導入孔にマスクを設け、不純
   物を拡散して前記ベース領域を形成する請求項第１項記
   載の半導体集積回路の製造方法。
3. （３）前記上下分離領域の上拡散層を形成する工程にお
   いて、この上拡散層をイオン注入で形成する請求項第１
   項または第２項記載の半導体集積回路の製造方法。
4. （４）前記ベース領域を形成する工程において、このベ
   ース領域をイオン注入で形成する請求項第１項、第２項
   または第３項記載の半導体集積回路の製造方法。