JPH02305465A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が「最
新ＬＳＩプロセス技術」工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ＋型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ“型の分離領域（蚤）がある。この分離領域（５）は
、エピタキシャル層表面より一気に拡散しても良いし、
第２図の如く、上下分離法によって拡散しても良い。

また前記分離領域（りによって、前記エピタキシャル層
（３）より成る複数のアイランドが形成され、この中の
あるアイランド（６）がＮ型のコレクタ領域と成る。ま
たこのアイランド（６）内に形成されたＰ型のベース領
域（７）と、このベース領域（７）内に形成されたＮ１
型のエミッタ領域（８）と、前記コレクタとなるエピタ
キシャル層が露出している領域に形成されたコレクタコ
ンタクト領域とがあり、また前記エピタキシャル層（３
）上に形成されたＳｉｎ、膜のコンタクト孔を介して形
成された夫々の電極がある。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、Ｓｉｎ
、膜を形成し、このＳｉｏ！膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（５）は、上下分離
によって達成されているので、拡散孔を介してボロンを
前記半導体基板（２）に拡散し、Ｐ＋型の下側拡散領域
（１０）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）にＳｉｎ。

膜を形成する。このＳｉｎ、膜は、ホトレジスト膜の塗
布、マスク合わせ、露光およびエツチング等によって、
分離領域（りの予定の上側拡散領域（１１）の拡散孔が
形成され、この拡散孔を介してボロンが拡散されて前記
分離領域（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉ０＊膜に前記
ベース領域（７）の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域（７）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記Ｓｉｎ。

膜にエミッタ領域（８）およびコレクタコンタクト領域
（９）の拡散孔を形成し、この拡散孔を介してヒ素を拡
散し、エミッタ領域（８）とコレクタコンタクト領域（
９）を形成する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記Ｓｉか膜に前記エ
ミッタ領域（８）、ベース領域（７）およびコレクタコ
ンタクト領域（９）のコンタクト孔を形成し、例えばＡ
ｌ蒸着して夫々の電極を形成して集積回路と成す第５の
工程がある。

（ハ）発明が解決しようとした課題 前述の第１乃至第５の工程によってバイボーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。

第２図では、上下分離領域（りの上側拡散領域（１１）
の拡散深さおよびベース領域（７）の拡散深さを、夫々
４μｍおよび１μｍとしたと、横方向へ夫々同程度広が
る。またマスク合わせやエツチングによって第２図の破
線の如く、左側にずれてベース領域（７）やコレクタコ
ンタクト領域（９）が形成される事がある。もちろん右
及び紙面に対して垂直方向も同様な事がいえる。この事
を考えて、本来の設計値幅に余裕とした幅（約２μｍ）
を設け、矢印で示した幅とし、各拡散領域との接触を防
止している。従って両側で４μｍの余裕を、集積化され
るトランジスタの夫々に設定するため、集積度の向上の
障害となっていた。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体層（２３）
の予定のベース領域（３４）、予定のコレクタコンタク
ト領域（３６）、分離領域（翻）とに対応する前記半導
体層（２３）上の絶縁膜（５１）に不純物の導入孔（５
４）　、　（５３）　、　（５２）を形成する工程と、
前記予定のベース領域（３４）および前記予定のコレク
タコンタクト領域（３６）上の前記導入孔（５４）　。

（５３）にマスク（５６）を設け、不純物を拡散して前
記分離領域（２７）を形成する工程と、 前記マスク（５６）を除去した後、前記予定のコレクタ
コンタクト領域（３６）上の前記導入孔（５３）にマス
ク（５７）を設けてから不純物を拡散して前記ベース領
域（３４）を形成する工程とを備えることで解決するも
のである。

（＊）作用 一度に導入孔（５２）　、　（５３）　、　（５４＞を
形成することで、分離領域（２７）、ベース領域（３４
）およびコレクタコンタクト領域（３６）の形成位置が
決定できるので、従来設けていた形成位置のずれによる
余裕を省くことができる。

（へ）実施例 以下に本発明の詳細な説明するが、説明の都今上先ず第
１図Ｊを用いて半導体集積回路（ハ）の構成を述べる。

第１図Ｊの如く、Ｐ型の半導体基板（２２）上にはＮ型
のエピタキシャル層（２３）があり、このエピタキシャ
ル層（２３）と前記半導体基板（２２）との間にはＮ＋
型の埋込み層（２４）がある。

この埋込み層（２４）の周囲には前記エピタキシャル層
（２３）表面から前記半導体基板（２２）に到達する分
離領域（翻）があり、図の如く下側拡散領域（２６）と
上側拡散領域（２７）より成る。

この分離領域（翻）によって複数のアイランドが形成さ
れ、第１のアイランド（２８）にはトランジスタ（神）
、第２のアイランド（３０）にはＭＯ５容量素子（３１
）および第３のアイランド（３２〉には拡散抵抗素子（
緩）がある。

前記トランジスタ（神）は、前記エピタキシャル層より
成るコレクタ領域（２８）と、前記アイランド（２８）
に形成されたＰ型のベース領域（３４）およびこのベー
ス領域（３４）内に形成されたＮ型のエミッタ領域（３
５）を有し、前記コレクタ領域（２８）およびベース領
域（３４）内には夫々コレクタコンタクト領域（３６）
およびベースコンタクト領域（３７）が形成されている
。

前記ＭＯ８容量素子（旦）は、このアイランド（３０）
内に形成されたＮ０型の下層電極領域（３８）と、この
下層電極領域（３８）上に形成されたシリコン窒化膜よ
り成る誘電体（３９）と、この誘電体（３９）上に形成
された上層電極（４０）と、前記下層電極領域（３８）
内に形成されたコンタクト領域（４１）と、このコンタ
クト領域（４１）とオーミックコンタクトした下層電極
（４２）とより成る。

また前記拡散抵抗素子（３３）は、このアイランド（３
２）内に形成されたＰ型の拡散抵抗領域り４３）と、こ
の拡散抵抗素子（４３）の両端に形成されたＰ＋型のコ
ンタクト領域（４４）とより成る。

次に本発明の半導体集積回路（ハ）の製造方法を詳述す
る。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｍ／
ｃＴｎｓ程度のＰ型シリコン半導体基板（２２）の表面
に熱酸化膜を形成した後、Ｎ１型の埋込み層（２４）の
形成予定領域を蝕刻した後、この開口部を介してＮ型の
不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐ９型の上下分離領域の（２５
）下側拡散領域〈２６）の形成予定領域上の熱酸化膜を
開口し、この開口部を介してＰ型の不純物であるボロン
をドープする。

次に第１図Ｃの如く、前記半導体基板（２２）上の熱酸
化膜を全て除去してから前記半導体基板（２２）上に周
知の気相成長法によって比抵抗０．１〜５Ω・国のＮ型
のエピタキシャル層（２３）を２〜８μｍの厚さで形成
する。この時は、先にドープした不純物は普通に拡散が
おこなわれている。

次に、温度約１０００″Ｃ１数時間の熱酸化によって、
前記エピタキシャル層（２３）表面に、熱酸化膜を形成
した後、この半導体基板全体を約再度熱処理して、先に
ドープした不純物を再拡散する。

従って前記下側拡散領域（２６）は、前記エピタキシャ
ル層（２３）の約半分まで上方拡散される。また本工程
によってエピタキシャル層（２３）表面の熱酸化膜は数
千人の厚さまで成長をし、この熱酸化膜（５１）は、後
述のマスクと同様な働きを示す。ただし、前記熱酸化膜
を全て除去し、例えばシリコン窒化膜等を拡散マスクと
しても良いし、ＣＶＤ法でシリコン酸化膜を形成しても
良い。

またエピタキシャル層厚を従来の約半分とすれば、その
分前配下側拡散領域（２６）もシャロー化される。従っ
て横方向の広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ８容量素子（旦）
の下層電極領域（３８〉上の前記シリコン酸化膜（５１
）を除去し、全面に例えばリングラスを形成する。その
後所定温度、所定時間の熱処理を加え、リンをエピタキ
シャル層（２３）内に拡散させる。その後、リングラス
を所定のエツチング液で除去し、所定の深さまで達する
ように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（翻）の
上側拡散領域（２７）、予定のコレクタコンタクト領域
（３６）、予定のベース領域（３４）および予定の拡散
抵抗領域（４３）と対応する前記シリコン酸化膜（５１
）に不純物の導入孔（５２）　、　（５３）　、　（５
４）　、　（５５）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層（２
３）の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層（２３）のダメージを減少し
、またイオンをランダムに分散して均一に注入するため
に用いる。

続いて、第１図Ｆの如く予定のコレクタコンタクト領域
（３６）、前記予定のベース領域（３４）、および拡散
抵抗領域（４３）上の前記導入孔（５３）　、　（５４
）　。

（５５）にマスク（５６）を設け、不純物を拡散して前
記上側拡散領域（２７）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（５６）を全面に被覆した後、前記上側拡
散領域（２７）に対応するマスク（５６）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入し、上側拡散
領域（２７）を形成する。

本工程では、図の如くマスク（５６）の開口部をシリコ
ン酸化膜（５１）の導入孔（５２）より大きく形成して
も、このシリコン酸化膜（５１）がマスクとして働くの
で前記導入孔（５２）と前記上側拡散領域（２７）の形
成位置が一致する。

その後、前記マスク（５６）の除去、所定の熱処理をお
こない、前記上側拡散領域（２７）を下側拡散領域（２
６）へ第１図Ｇの如く到達させる。

続いて、第１図Ｇの如く予定のコレクタコンタクト領域
（３６）上の導入孔（５３）にマスク（５７）を形成し
、導入孔（５２）　、　（５４）　、　（５５）から不
純物を拡散して前記ベース領域（３４）を形成する工程
がある。

ここでは、前工程でマスク（５６）が全て除去され、導
入孔（５３）にマスク（５７）が形成されるので前記上
側拡散領域（２７）、ベース領域（３４）および抵抗拡
散領域（４３）の導入孔（５２）　、　（５４）　、　
（５５）が露出される。この状態でボロン（Ｂ）をイオ
ン注入する。

従ってベース領域（３４）が形成され、同時に抵抗拡散
領域＜４３）が形成される。しかも同時に上側拡散領域
り２７〉に再度不純物が拡散される。

本発明の特徴とした所は、前述した第１図Ｈ乃至第１図
Ｇにある。

従来では分離領域（翻）の形成およびベース領域（３４
）の形成時に、設計値からのずれが生じても、両領域の
接触が生じないように余裕を設けていたが、本願は予め
一度に導入孔（５２）　、　（５３）　、　（５４）　
。

（５５）を形成し、この導入孔で形成位置を決めている
ので、前記余裕を設ける必要がない。

つまり第１図Ｈの如く、ベース領域（３４）およびコレ
クタコンタクト領域（３６）の導入孔（５４）　、　（
５３）にマスクを設けるだけで、分離領域（μｓ）の形
成位置は、前記分離領域（翻）の導入孔（５２）で決定
できる。またベース領域（３４）は、予め形成したベー
ス領域（３４）の導入孔（５４）で決定している。従っ
て従来例で示したマスクの形成ずれやベース領域の導入
孔のずれによる心配は全く不要となる。第１図Ｈの如く
、一端精度良く導入孔（５２）　、　（５４）　、　（
５５）が形成されれば、この精度で夫々の拡散領域（２
７）　、　（３４）　、　（４３）の形成位置が実現で
きる。

しかもイオン注入で形成しているので、熱拡散と比べ夫
々の拡散領域の拡散深さを浅くできるので横方向への広
がりを最小限にすることができる。またベース領域（３
４）の拡散深さを従来のそれより浅くすることで更に横
方向への広がりを防止できる。

これらの理由により、ベース領域（３４）の周辺に渡り
余裕が不要となり、平面的には縦、横の方向で不要とな
るので余裕を大幅に削減でき、セルサイズを縮小できる
。そのため集積度の高いチップでは、大幅にチップサイ
ズを小さくできる。

第１図Ｇの工程では、導入孔（５３）上にマスクを形成
して拡散していたが、本願は分離領域（２７）上゛の導
入孔（５２）にマスク（５７）を設け、その後不純物を
拡散してベース領域（３４）を拡散しても良い。

第１図Ｈで説明した様に、ベース領域（３４）と対応す
るマスク（５７）の開口部を、前記導入孔（５４）より
やや大きくするだけで、精度良くベース領域（３４）を
決定できる。ここではマスクによって余剰な不純物が分
離領域（２７）へ注入されるのを防止できる。

続いて第１図Ｈに示したコレクタコンタクト領域（３６
）を導入孔（５３）を介して形成する工程がある。前工
程と同様に、マスクを設け、ここでは導入孔（５２）　
、　（５４）　、　（５５）上に設ける。そしてＮ型の
不純物であるヒ素等をイオン注入する。

本工程も導入孔（５３）より大きくマスクの開口部を設
け、前導入孔（５３）の形成位置によってコレクタコン
タクト領域（３６）の形成位置を決定している。

また本工程のコレクタコンタクト領域（３６）は、導入
孔（５２）　、　（５３）　、　（５４）　、　（５５
）を介して拡散する際、一番最後に導入孔（５３）を介
して拡散している。これはコレクタコンタクト領域（３
６）の横広がりを防止するためである。

以上の工程によって予め形成された導入孔（５２）（５
３）　、　（５４）　、　（ｓｓ）によって夫々の拡散
領域の位置が決定でき、前述した如く余裕を設けること
なくセルサイズを縮小できる。

続いて第１図Ｈの如く、ベース領域（３４）内に形成予
定のベースコンタクト領域（３７）に対応する領域と、
分離領域（２７）および拡散抵抗領域（４３）のフンタ
クト領域（４４）上が開孔されるように、マスクとなる
ホトレジスト膜（５８）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（５８）を除去し、全面にリ
ンドープのシリコン酸化膜を形成している。

更に第１図■に示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ３容量素子（３１）の予定の誘電体薄膜（３
９）が形成されるシリコン酸化膜（５１）を除去し、誘
電体薄膜（３９）を形成する工程がある。

ここでシリコン酸化膜（５１）は、ウェットエツチング
により開口され、全面に数百人のシリコン窒化膜（３９
）が形成される。そしてケミカルドライエツチングによ
って図の如くエツチングされる。

最後に、ホトレジスト膜をマスクとして、異方性エツチ
ングによって、予定のエミッタ領域（３５）、ベースコ
ンタクト領域（３７）、コレクタコンタクト領域（３６
）、下層電極（４２）のフンタクト領域（４１）、およ
び拡散抵抗領域（４３）のコンタクト領域（４４）上の
シリコン酸化膜（５１）を除去する。そして前記ホトレ
ジスト膜を除去した後、再度予定のエミッタ［（３５）
、予定のコレクタコンタクト領域（３６）および前記下
層電極（４２）のコンタクト領域（４１）に対応するエ
ピタキシャル層が露出する様に、ホトレジスト膜を形成
する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（３５）および下層電
極（４２）のフンタクト領域（４１〉を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（３５）を下方拡散した後、ライトエ・ノチングを
して、第１図Ｊの如くアルミニウム電極を形成している
。

前述の如く、一度に導入孔（５２）　、　（５３）　、
　（５４＞を形成するために、予定のエミッタ領域（３
５）、コレクタコンタクト領域（３６）およびベースコ
ンタクト領域（３７）上のシリコン酸化膜（５１）は同
じ膜厚となる。従ってトランジスタ（益）内の開口部は
同時にエツチングを終了でき、エミッタ領域（３５）の
エピタキシャル層のエツチングを防止できる。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域、予定のコレクタコンタクト領域、予定の分
離領域とに対応する絶縁膜に不純物の導入孔を精度良く
形成し、予定のベース領域および予定のコレクタコンタ
クト領域上の導入孔にマスクを設けて分離領域を形成し
、このマスクを除去し、予定のコレクタコンタクト領域
上にマスクを設け、不純物を導入してベース領域を形成
し、また予定のコレクタコンタクト領域の導入孔を介し
てコレクタコンタクト領域を形成することで、予め精度
良く形成した導入孔によってベース領域およびコレクタ
コンタクト領域の形成位置が決定できる。従ってベース
領域およびコレクタコンタクト領域によるずれは大幅に
削減でき、従来設けていたずれによる余裕を大幅に減ら
すことができる。

従ってこの余裕はベース領域およびコレクタコンタクト
領域の周辺で減らせるので、セルサイズの縮小を可能と
し、その上、集積回路となればこのセルの数だけこの縮
小面積が減らせるので、大幅なチップサイズの縮小が可
能となる。

またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホトレジスト工程を
削減できるのでその分歩留りを向上できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、ベース領域および
コレクタコンタクト領域を形成する工程においても、こ
のマスクの開口部を予定のベース領域およびコレクタコ
ンタクト領域の導入孔より大きくすることによって、予
め形成した導入孔の精度で位置決めができる。従って余
分な不純物を分離領域に注入すること無しに、精度良く
位置決めができ、前述と同様に大幅なセルサイズの縮小
が可能となる。

一方、一度にベース領域とコレクタコンタクト領域の導
入孔を形成するので、この領域上のシリコン酸化膜の膜
厚はほぼ同一となる。それ故、エミッタ領域の拡散孔、
ベースコンタクト領域のコンタクト孔およびコレクタコ
ンタクト領域のコンタクト孔は一度にエツチングしても
ほぼ同時に終了する。従ってエミッタ領域のエツチング
を防止できるので、トランジスタの歩留りの向上が達成
でき、しかも別々のエツチングを要しないので工程を削
減できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図は従来の半導体集積回路の
断面図である。

Claims (3)

【特許請求の範囲】
1. （１）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域、予定のコレクタコンタクト領
   域および予定の分離領域とに対応する前記絶縁膜に不純
   物の導入孔を形成する工程と、 前記予定のベース領域および前記予定のコレクタコンタ
   クト領域上の前記導入孔にマスクを設け、不純物を拡散
   して前記予定の分離領域を形成する工程と、 前記マスクを除去した後、前記予定のコレクタコンタク
   ト領域上の前記導入孔にマスクを設けてから不純物を拡
   散して前記ベース領域を形成する工程とを備えることを
   特徴とした半導体集積回路の製造方法。
2. （２）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域、予定のコレ
   クタコンタクト領域および分離領域とに対応する前記シ
   リコン酸化膜に不純物の導入孔を形成する工程と、 前記予定のベース領域および前記予定のコレクタコンタ
   クト領域上の前記導入孔にマスクを設け、一導電型の不
   純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記予定のコレクタコンタク
   ト領域上の前記導入孔にマスクを設けてから不純物を拡
   散して前記ベース領域を形成する工程と、 前記分離領域および前記ベース領域上の導入孔にマスク
   を設け、不純物を拡散して前記予定のコレクタコンタク
   ト領域を形成する工程と、 前記エピタキシャル層上のシリコン酸化膜をホトエッチ
   ングして、前記ベース領域内の予定のエミッタ領域の導
   入孔を形成する工程と、 前記予定のエミッタ領域の導入孔から不純物を拡散して
   前記エミッタ領域を形成する工程とを備えることを特徴
   とした半導体集積回路の製造方法。
3. （３）前記ベース領域を形成する工程に於いて、前記分
   離領域上の前記導入孔にマスクを設けることを特徴とし
   た請求項第１項または第２項記載の半導体集積回路の製
   造方法。