JPH03180029A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特にコンタ
クトホールの形成方法に関するものである。

〔従来の技術〕

第２図は従来のｎｐｎ）ランジスタの製造方法を示す断
面図である。以下、同図を参照しつつその製造方法を説
明する。

まず、第２図（ａ）に示すようにｐシリコン基板１表面
に、高濃度なｎ型の不純物を選択的に注入した後、拡散
することにより、ｎ　埋込みコレクタ層２を形成し、こ
のｎ＋埋込みコレクタ層２上にエピタキシャル成長によ
り、ｎ　エピタキシャル層３を形成する。そして、ｎ　
エピタキシャル層３上に選択的に酸化膜（図示せず）、
窒化膜（図示せず）を形成し、これらをマスクとしてｎ
　エピタキシャル層３をエツチングした後、露出したｐ
シリコン基板１の表面にｐ型の不純物を拡散することに
より、ｐ　チャネルカット層１ａを形成する。そして、
ｐ　チャネルカット層ｌａ上を酸化することにより、分
離酸化膜４を形成する。その後、上記酸化膜及び窒化膜
を除去して、ｎｏ−エピタキシャル層３表面を露出させ
た後、全面に薄い酸化膜５を形成する。そして、写真製
版工程によりパターンニングされた第１のレジスト（図
示せず）をマスクとして、リン等を高濃度に注入し拡散
することにより、ｎ＋コレクタ引出層６を形成する。そ
して、第１のレジストを除去し写真製版工程によりパタ
ーンニングされた第２のレジスト（図示せず）をマスク
として、ボロン等を注入し、さらに、第２のレジストを
除去後、写真製版工程によりパターンニングされた第３
のレジスト（図示せず）をマスクとして、ボロン等を高
濃度に注入した後、拡散することにより、ｐ内部ベース
領域７と共にｐ　外部ベース領域８を形成する。

そして、第３のレジストを除去した後、第２図（ｂ）に
示すように、全面に酸化膜９を形成し、写真製版工程に
よりパターンニングされた第４のレジスト（図示せず）
をマスクとして、酸化膜９に対しエツチング処理を施す
ことにより、コンタクトホールとなるコレクタ孔１０．
エミッタ孔１１及びベース孔１２を形成する。そして、
第４のレジストを除去し、写真製版工程により、ベース
孔１２上のみ覆った第５のレジスト（図示せず）と酸化
膜９とをマスクとして、ヒ素などを高濃度に注入にして
拡散することにより、ｎ＋エミッタ領域１３を形成する
。

そして、第２図（Ｃ）に示すように、全面にアルミニウ
ム等を堆積した後、エツチングにより選択的に除去する
ことにより、コレクタ孔１０．エミッタ孔１１及びベー
ス孔１２を介してｎ　コレクタ引出層５．ｎ＋エミッタ
領域１３及びｐ＋外部ベース領域８にそれぞれ電気的に
接続された配線層１４．１５及び１６を形成する。

このように製造することにより、ｎ＋エミッタ領域１３
．［ｐ−内部ベース領域７．　　ｐ＋外部ベース領域８
］及び［ｎ＋埋込みコレクタ層２゜ｎ　エピタキシャル
層３．　　ｎ　　コレクタ引出層６］によりｎｐｎ形の
バイポーラトランジスタを構成する。このトランジスタ
のコレクタ、エミッタ及びベースがそれぞれｎ＋コレク
タ引出層６．ｎ＋エミッタ領域１３及びｐ＋外部ベース
領域８上で配線１４．１５及び１６に接続されている。

また、同一の基板１上に形成された他のトランジスタと
は、分離酸化膜４を介することにより絶縁状態を保ち、
さらにｐ＋チャネルカット層１ａを設けることにより、
ｐシリコン基板１の表面にチャネルが生じて、他のトラ
ンジスタと電気的につながるのを防止している。

〔発明が解決しようとする課題〕

従来のバイポーラトランジスタ等の半導体装置は以上の
ように製造されており、写真製版工程によりパターンニ
ングされたレジストをマスクにして処理する工程が多く
、製造工程が複雑で長くなるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、写真製版工程によりパターンニングされたレ
ジストを用いる工程を減らし、製造工程が単純化された
半導体装置の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

この発明にかかる半導体装置の製造方法は、半導体基板
上に比較的厚い第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にレジストを形成し、バターニングする工
程と、前記レジストをマスクとして、前記第１の絶縁膜
を介して前記半導体基板表面に不純物を選択的に注入す
る工程と、前記レジストを除去する工程と、前記第１の
絶縁膜にエツチングを施し、前記不純物が通過した領域
に開口部を有する比較的薄い第２の絶縁膜を残す工程と
、熱処理を施し、前記半導体基板表面に注入された前記
不純物を拡散して活性領域を形成する工程と、前記第２
の絶縁膜上に、前記開口部を介して前記活性領域と電気
的に接続する導電層を形成する工程とを備えて構成され
ている。

〔作用〕

この発明においては、レジストをマスクとして、比較的
厚い第１の絶縁膜を介し半導体基板に選択的不純物注入
を行った後、第１の絶縁膜にエツチングを施すことによ
り、比較的薄い第２の絶縁膜を残している。不純物が通
過した第１の絶縁膜の領域は、エツチングレートが他の
領域より高くなっているので、これをエツチングした第
２の絶縁膜には、不純物が通過した領域において開口部
が形成される。したがって、絶縁膜に選択的に開口部を
設けるために専用のマスクを形成する必要はない。

〔実施例〕

第１図番すこの発明の一実施例であるｎｐｎバイポーラ
トランジスタの製造方法を示す断面図である。以下、同
図を参照しつつその製造方法について説明する。なお、
ｐ　チャネルカット層１ａ。

ｎ＋埋込みコレクタ層２．ｎ−エピタキシャル層３、分
離酸化膜４の製造工程は、第２図（ａ）で示した従来の
製造工程と同じであるため、説明は省略する。

その後、第１図（ａ）に示すように、酸化膜（Ｓｉ０２
膜）２０を全面に形成する。この酸化膜２０の膜厚は、
第２図の従来例で示した酸化膜５゜９の膜厚の和よりも
十分に厚くなっている。

そして、写真製版工程によりパターンニングされた第１
〜第４の不純物注入用レジスト（図示せず）をそれぞれ
マスクとして用い、所定の種類。

濃度の不純物を、それぞれ、酸化膜２０上からｎ−″エ
ピタキシャル層３中に注入することにより、ｎ＋不純物
注入領域２１．ｐ　不純物注入領域２２、　　ｐ　　不
純物注入領域２３及びｎ　不純物注入領域２４をそれぞ
れ形成する。この時、酸化膜２０において、不純物が通
過した領域２０ａ、２０ｂ、２０ｃは、不純物注入時に
ダメージを受けるため、他の領域に比べ、酸化膜２０の
エツチングレートが高くなる。なお、ｐ−不純物注入領
域２２上の酸化膜２０の領域は、通過した不純物の量が
少ないためほとんどダメージを受けない。

さらに、各不純物注入領域２１．２３及び２４の形成直
後に第１．第３及び第４の不純物注入用レジストをその
ままマスクとして用い、酸化膜２０の領域２０ａ、２０
ｂ、２０ｃそれぞれのエツチングレートがさらに高く、
かつ同一値になるように、シリコンイオン、酸素イオン
を領域２０ａ。

２０ｂ、２０ｃに選択的に注入しダメージを与える。こ
の際、他のイオンを注入することによりダメージを与え
エツチングレートを高めることも考えられるが、酸化膜
（Ｓｉ０２膜）２０を構成する素材のイオン（酸素イオ
ン、シリコンイオン）を注入する方が、イオン注入によ
り酸化膜２０に弊害を引起す可能性が少ない分望ましい
。

したがって、この酸化膜２０に対してエツチングを行う
と、領域２０ａ、２０ｂ、２０ｃのエツチングレートが
他の領域より高いため、酸化膜２０の他の領域に比べ速
くエツチングされることになる。

そして、第１図（ｂ）に示すように、酸化膜２０におけ
るエツチングレートの違いを利用して、領域２０ａ、２
０ｂ、２０ｃのみが貫通するように酸化膜２０に対しエ
ツチングを施し、コレクタ孔２５、エミッタ孔２６及び
ベース孔２７を有する酸化膜３０を形成する。このとき
、酸化膜３０の膜厚は、第２図の従来例で示した酸化膜
５，９の膜厚の和に等しくなる。そして、熱処理を施し
、不純物注入領域２１〜２４それぞれの不純物拡散を行
い、コレクタ引出層６．　　ｐ　内部ベース領域７、ｐ
＋外部ベース領域８及びｎ　工４ツタ領域１３をそれぞ
れ形成する。このように、コンタクトホール２５〜２７
形成後に熱処理を行うのは、熱処理により酸化膜２０に
与えたダメージが回復するのを避けるためである。

その後、第１図（ｅ）に示すように、全面にアルミニウ
ム等を堆積した後、エツチングにより選択的に除去する
ことにより、コレクタ孔２５．エミッタ孔２６及びベー
ス孔２７を介してｎ　コレクタ引出層５．　　ｎ　　エ
ミッタ領域１３及びｐ　外部ベース領域８にそれぞれ電
気的に接続された配線層３１．３２及び３３を形成する
。

このように製造することにより、従来同様、ｎ＋エミッ
タ領域１３、［ｐ−内部ベース領域７゜ｐ＋外部ベース
領域８］及び［ｎ＋埋込みコレク夕層２２．ｎ　エピタ
キシャル層３．ｎ＋コレクタ引出層６］によりｎｐｎ形
のバイポーラトランジスタを構成する。このトランジス
タのコレクタ。

エミッタ及びベースがそれぞれｎ　コレクタ引出層６、
ｎ＋エミッタ領域１３及びｐ＋外部ベース領域８上で配
線３１．３２及び３３に接続されている。また、同一の
基板１上に形成された他のトランジスタとは、分離酸化
膜４を介することにより絶縁状態を保ち、さらにｐ　チ
ャネルカット層１ａを設けることにより、ｐシリコン基
板１の表面にチャネルが生じて、他のトランジスタと電
気的につながるのを防止している。

上記実施例のｎｐｎバイポーラトランジスタの製造方法
においては、コンタクトホールであるコレクタ孔２５．
エミッタ孔２６．ベース孔２７の形成を、所定の領域２
０ａ〜２０ｃのエツチングレートを均一に高めた酸化膜
２０をエツチングすることにより行っている。酸化膜２
０の所定領域２０ａ〜２０ｃのみのエツチングレートを
選択的に高めるために用いられる各レジストは、それぞ
れｎ＋コレクタ引出層６．　　ｐ　外部ベース領域８゜
ｎ　工４ツタ領域１３の形成用のレジストであるため、
コンタクトホール形成用のレジストを別途準備する必要
はない。したがって、コンタクトホール形成工程におい
て、写真製版によりパターンニングされたレジストをマ
スクとして準備する工程を省略することができるため、
その分製造工程を単純化することができる。

なお、この実施例では、ｎｐｎバイポーラトランジスタ
を例に挙げて説明したが、ｐｎｐバイポーラトランジス
タは勿論、活性領域とコンタクトホールを介して電気的
接続を行なう必要のある全ての半導体装置にこの発明を
適用することができる。

〔発明の効果〕

以上説明したように、この発明によれば、レジストをマ
スクとして、比較的厚い第１の絶縁膜を介し半導体基板
に選択的不純物注入を行った後、第１の絶縁膜にエツチ
ングを施すことにより、比較的薄い第２の絶縁膜を残し
ている。不純物が通過した第１の絶縁膜の領域は、エツ
チングレートが他の領域より高くなっているので、これ
をエツチングした第２の絶縁膜には、不純物が通過した
領域において開口部が形成される。したがって、絶縁膜
に選択的に開口部を設けるために専用のマスクを形成す
る必要はないため、その分、写真製版工程によりパター
ンニングされたレジストを準備する工程の削減が可能と
なり、製造工程が単純化できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるｎｐｎバイポーラト
ランジスタの製造方法を示す断面図、第２図は従来のｎ
ｐｎバイポーラトランジスタの製造方法を示す断面図で
ある。 図において、３はｎ　エピタキシャル層、６はｎ＋コレ
クタ引出層、８はｐ＋外部ベース領域、１３はｎ　工；
ツタ領域、２０．３０は酸化膜、２１〜２４は不純物注
入領域、２５はコレクタ孔、２６はエミッタ孔、２７は
ベース孔、３１〜３３は配線層である。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に比較的厚い第１の絶縁膜を形成す
   る工程と、 前記第１の絶縁膜上にレジストを形成し、パターニング
   する工程と、 前記レジストをマスクとして、前記第１の絶縁膜を介し
   て前記半導体基板表面に不純物を選択的に注入する工程
   と、 前記レジストを除去する工程と、 前記第１の絶縁膜にエッチングを施し、前記不純物が通
   過した領域に開口部を有する比較的薄い第２の絶縁膜を
   残す工程と、 熱処理を施し、前記半導体基板表面に注入された前記不
   純物を拡散して活性領域を形成する工程と、 前記第２の絶縁膜上に、前記開口部を介して前記活性領
   域と電気的に接続する導電層を形成する工程とを備えた
   半導体装置の製造方法。