JPH02278833A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。

（−）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が「最
新ＬＳＩプロセス技術」工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ４型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ１型の分離領域（５）がある。この分離領域（５）は
、エピタキシャル層表面より一気に拡散しても良いし、
第２図の如く、上下分離法によって拡散しても良い。

また前記分離領域（５）によって、前記エピタキシャル
層（３）より成るアイランド（６）が形成され、このア
イランド（６）がＮ型のコレクタ領域と成る。またこの
アイランド（６）内に形成されたＰ型のベース領域（７
）と、このベース領域（７）内に形成されたＮ４型のエ
ミッタ領域（８）と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域（９）とがあり、また前記エピタキシャル層（３
）上に形成されたＳｉｎ。

膜のコンタクト孔を介して形成された夫々の電極がある
。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、Ｓｉｎ
、膜を形成し、この５ｉｎｓ膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（５）は、上下分離
によって達成されているので、拡散孔を介してボロンを
前記半導体基板（２）に拡散し、Ｐ＋型の下側拡散層（
１０）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）に５ｉＯ＝膜
を形成する。この３１０ｗ膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（５）の上側拡散領域（１１）の拡散孔が形成さ
れ、この拡散孔を介してボロンが拡散されて前記分離領
域（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記ＳｉＯ２膜に前記
ベース領域（８）の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域（８）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記５ｉｆｔ膜にエミッ
タ領域（８）およびコレクタコンタクト領域（９）の拡
散孔を形成し、この拡散孔を介してヒ素を拡散し、エミ
ッタ領域（８）とコレクタコンタクト領域（９）を形成
する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記ｓ１０！膜に前記
エミッタ領域（８）、ベース領域（７）およびコレクタ
コンタクト領域（９）のコンタクト孔を形成し、例えば
ＡＮ蒸着して夫々の電極を形成する第５の工程がある。

（・・）発明が解決しようとした課題 前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しがし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。

第２図では、上下分離領域（りの上側拡散領域（１１）
の拡散深さおよびベース領域（７）の拡散深さを、夫々
４μｍおよび１μｍとしたと、横方向へ夫々同程度広が
る。またマスク合わせやエツチングによって第２図の破
線の如く、左側にずれてベース領域（７）が形成される
事がある。もちろん右及び紙面に対して垂直方向にずれ
ても同様な事がいえる。この事を考えて、実際は矢印で
示した幅（約２μｍ）の余裕を設け、各拡散領域との接
触を防止している。従って両側で４μｍの余裕を、集積
化されるトランジスタの夫々に設定するため、集積度の
向上の障害となっていた。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体層（２４）
の予定のベース領域（３０）と分離領域（２９）とに対
応する前記半導体層（２４）上の絶縁膜（２５）に不純
物の導入孔（３３）、　（３２）を形成する工程と、前
記予定のベース領域（３０）上の前記導入孔（３３）に
マスク（３５）を設け、不純物を拡散して前記分離領域
（２９）を形成する工程と、 前記マスク（３５）を除去した後、前記全ての導入化（
３２）、　　（３３）から不純物を拡散して前記ベース
領域（３０）を形成する工程とを備えることで解決する
ものである。

（ネ）作用 エピタキシャル層（２４）表面にマスク可能な厚いシリ
コン酸化膜より成る絶縁膜（２５）を形成し、この絶縁
膜（２５）に予定のベース領域（３０）と予定の分離領
域（２９）の不純物導入孔（３３）、　（３２）を形成
する。

その後ベース領域（３０）の導入孔（３３）にマスク（
３５）をして、不純物を拡散すると、前記絶縁膜（２５
）が不純物のブロッキングマスクとなり、分離領域（２
９）が形成される。

更には、前記マスク（３５）を除去して全面に不純物を
拡散すると、前述同様に絶縁膜（２５）がブロッキング
マスクとなって、ベース領域（３ｏ）が形成される。

従って一度に導入孔（３２）、　（３３）を形成するこ
とで、分離領域（２９）、ベース領域（３０）の形成位
置が決定できるので、従来設けていた形成位置のずれに
よる余裕を省くことができる。

（へ）実施例 以下に本発明の実施例である半導体集積回路の製造方法
を詳述する。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｍ／
ａｍ’程度のＰ型シリコン半導体基板（２１）の表面に
熱酸化膜を形成した後、Ｎ′″型の埋込み層（２２）の
形成予定領域を蝕刻した後、この開口部を介してＮ型の
不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐ′″型の上下分離領域の下側
拡散層（２３）の形成予定領域上の熱酸化膜を開口し、
この開口部を介してＰ型の不純物であるボロンをドープ
する。

次に第１図Ｃの如く、前記半導体基板（２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗０．１〜５Ω・国のＮ型
のエピタキシャル層（２４）を２〜８μｍの厚さで形成
する。この時は、先にドープした不純物は普通に拡散が
おこなわれている。

次に、温度的１０００℃、数時間の熱酸化によって、前
記エピタキシャル層（２４）表面に、熱酸化膜を形成し
た後、この半導体基板全体を再度熱処理して、先にドー
プした不純物を再拡散する。

従って前記下側拡散領域（２３）は、前記エピタキシャ
ル層（２４）の約半分まで上方拡散される。また本工程
によってエピタキシャル層（２４）表面の熱酸化膜は数
千人の厚さまで成長をし、この熱酸化膜（２５）は、後
述のマスクと同様な働きを示す。ただし、前記熱酸化膜
を全て除去し、例えばシリコン窒化膜等を拡散マスクと
しても良いし、ＣＶＤ法でシリコン酸化膜を形成しても
良い。

またエピタキシャル層厚が従来にくらべ約半分であるの
で、その分前配下側拡散領域（２３）もシャロー化され
る。従って横方向の広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ５容量素子（銭）
の下層電極領域（２７）上の前記シリコン酸化膜（２５
）を除去し、全面に例えばリングラスを形成する。その
後所定温度、所定時間の熱処理を加え、リンをエピタキ
シャル層（２４）内に拡散させる。その後、リンダラス
を所定のエツチング液で除去し、所定の深さまで達する
ように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（２８）
の上側拡散領域（２９）、予定のベース領域（３０）お
よび予定の拡散抵抗領域（３１）と対応する前記シリコ
ン酸化膜（２５）に不純物の導入孔（３２）、　（３３
）。

（３４）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層（２
４）の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層（２４）のダメージを減少し
、またイオンをランダムに分散して均一に注入するため
に用いる。

続いて、第１図Ｆの如く前記予定のベース領域（３０）
上の前記導入孔（３３）にマスク（３５）を設け、不純
物を拡散して前記上側拡散領域（２９）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（３５）を全面に被覆した後、前記上側拡
散領域（２９）に対応するマスク（３５）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入し、下側拡散
領域（２９）を形成する。

本工程では、図の如くマスク（３５）の開口部をシリコ
ン酸化膜（２５）の導入孔（３２）より大きく形成して
も、このシリコン酸化膜（２５）がマスクとして働くの
で前記導入孔（３２）と前記下側拡散領域（２９）の形
成位置が一致することを示している。

その後、前記マスク（３５）の除去、所定の熱処理をお
こない、前記上側拡散領域（２９）を下側拡散領域（２
３）へ到達させる。

続いて、第１図Ｇの如く前記全ての導入孔（３２）、　
（３３）、　（３４）から不純物を拡散して前記ベース
領域（３０）を形成する工程がある。

ここでは、前工程でマスク（３５）が全て除去され、前
記上側拡散領域（２９）、ベース領域（３０）および抵
抗拡散領域（３１）の導入孔（３２）、　（３３）、　
（３４）が露出される。この状態でボロン（Ｂ）をイオ
ン注入する。

従ってベース領域（３０）が形成され、同時に抵抗拡散
領域（３１）が形成される。しかも同時に上側拡敗領域
（２９）に再度不純物が拡散される。

本発明の特徴とした所は、前述した第１図Ｅ乃至第１図
Ｇにある。

従来では分離領域（２８）の形成およびベース領域（３
０）の形成時に、設計値からのずれが生じても、両頭域
の接触が生じないように余裕を設けていたが、本願は予
め一度に導入孔（３２）、　（３３）、　（３４）を形
成し、この導入孔で形成位置を決めているので、前記余
裕を設ける必要がない。

つまり第１図Ｆの如く、ベース領域（３０）の導入孔（
３３）にマスクを設けるだけで、分離領域（２９）の形
成位置は、前記分離領域（２９）の導入孔（３２）で決
定できる。またベース領域（３０）は、マスクを設ける
工程を用いないで、予め形成したベース領域（３０）の
導入孔（３３）で決定している。従って従来例で示した
マスクの形成ずれやベース領域の導入孔のずれによる心
配は全く不要となる。第１図Ｅの如く、一端精度良く導
入孔（３２）、　（３３）、　（３４）が形成されれば
、この精度で夫々の拡散領域（２９）、　（３０）、　
　（３１）の形成位置が実現できる。

しかもイオン注入で形成しているので、熱拡散と比べ夫
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域（３０）め拡散深さを従来のそ
れより浅くすることで更に横方向への広がりを防止でき
る。

これらの理由により、ベース領域（３０）の周辺に渡り
余裕が不要となり、平面的には縦、横の方向で不要とな
るので余裕を大幅に削減でき、セルサイズを縮小できる
。そのため集積度の高いチップでは、大幅にチップサイ
ズを小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（２９）上の導入孔（３２）にマス
ク（３５）を設け、その後不純物を拡散してベース領域
（３０）を拡散しても良い。

第１図Ｆで説明した様に、ベース領域（３０）と対応す
るマスク（３５）の開口部を、前記導入孔（３３）より
やや大きくするだけで、精度良くベース領域（３０）を
決定できる。ここではマスクによって余剰な不純物が分
離領域（２９）へ注入されるのを防止できる。

続いて第１図Ｈの如く、ベース領域（３ｏ）内に形成予
定のベースコンタクト領域（３６）に対応する領域と、
分離領域（２９）および拡散抵抗領域（３１）のコンタ
クト領域（３７）上が開孔されるように、マスクとなる
ホトレジストＩ］ｌ［（３８）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（３８）を除去し、前記ベー
ス領域（３０）以外のシリコン酸化膜（２５）が約１０
００人となるようにエツチングをする。その後、全面に
ノンドープのシリコン酸化膜、リンドープのシリコン酸
化膜を夫れ夫れ数千人積層し、全面の膜厚にあまり差が
生じないようにしている。これは、ｉ１図Ｈで示したシ
リコン酸化膜であると、予定のエミッタ領域（３９）上
のシリコン酸化膜は、予定のコレクタコンタクト領域（
４ｏ）上のシリコン酸化膜より薄いため、コレクタコン
タクト領域（４０）の導入孔が完全に開くまでには、エ
ミッタ領域（３９）となるエピタキシャル層がエツチン
グされてしまう。そのために、前述の如く、２種類のシ
リコン酸化膜を形成し、膜厚差を無くしてエミッタ領域
（３９）のエピタキシャル層のエツチングを防止してい
る。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ５容量素子（競）の予定の誘電体薄膜（４１
）が形成されるシリコン酸化膜（４２）を除去し、誘電
体薄膜（４１）を形成する工程がある。

ここでシリコン酸化膜（４２）は、ウェットエツチング
により開口され、全面に数百人のシリコン窒化１］＊（
４１）が形成される。そしてケミカルドライエツチング
によって図の如くエツチングされる。

最後に、全面にホトレジスト膜を形成し、異方性エツチ
ングによって、予定のエミッタ領域（３９）、予定のコ
レクタコンタクト領域（４ｏ）、予定の下層電極のコン
タクト領域（４３）、および拡散抵抗領域（３１）のコ
ンタクト領域（３７）上のシリコン酸化膜（４２）を除
去する。そして前記ホトレジスト膜を除去した後、再度
予定のエミッタ領域（３９）、予定のコレクタコンタク
ト領域（４０）および前記下層電種領域（２７）のコン
タクト領域（４３）に対応するエピタキシャル層が露出
する様に、ホトレジスト膜を形成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（３９）、コレクタコ
ンタクト領域（４０）および下層電極領域（２７）のコ
ンクト領域（４３）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（３９）を下方拡散した後、ライトエツチングをし
て、第１図Ｊの如くアルミニウムを掻を形成している。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域と予定の分離領域とに対応する絶縁膜に不純
物の導入孔を予め精度良く形成し、予定のベース領域上
の導入孔にマスクを設けて分離領域を形成し、このマス
クを除去し、全ての導入孔に不純物を導入してベース領
域を形成することで、予め精度良く形成した導入孔によ
ってベース領域の形成位置が決定できる。従ってベース
領域によるずれは大幅に削減でき、従来設けていたずれ
よる余裕を大幅に減らすことができる。

従ってこの余裕はベース領域の周辺で減らせるので、セ
ルサイズの縮小を可能とし、その上、集積回路となれば
このセルの数だけこの縮小面積が減らせるので、大幅な
チップサイズの縮小が可能となる。

またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホトレジスト工程を
削減できるのでその分歩留りを向上できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、ベース領域を形成
する工程においても、このマスクの開口部を予定のベー
ス領域の導入孔より大きくすることによって、予め形成
した導入孔の精度で位置決めができる。従って余分な不
純物を分離領域に注入すること無しに、精度良く位置決
めができ、前述と同様に大幅なセルサイズの縮小が可能
となる。

更に予め形成した導入孔の形成の後に、ダミー酸化膜を
形成することで、後のイオン注入工程によるエピタキシ
ャル層へのダメージを減少でき、均一に注入することが
できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図は従来の半４体集積回路の
断面図である。 出顆人　三洋電機株式会社 代理人　弁理士　西野卓嗣　外２名 ロ 録 粉 一戸 靜

Claims (5)

【特許請求の範囲】
1. （１）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域と分離領域とに対応する前記絶
   縁膜に不純物の導入孔を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域を形成する工程とを備えるこ
   とを特徴とした半導体集積回路の製造方法。
2. （２）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域と分離領域とに対応する前記絶
   縁膜に不純物の導入孔を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して前記ベース領
   域を形成する工程とを備えることを特徴とした半導体集
   積回路の製造方法。
3. （３）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域と分離領域と
   に対応する前記シリコン酸化膜に不純物の導入孔を形成
   する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   一導電型の不純物を拡散して前記分離領域を形成する工
   程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域を形成する工程と、 前記シリコン酸化膜を除去した後、再度前記エピタキシ
   ャル層上にシリコン酸化膜を形成する工程と、 このシリコン酸化膜をホトエッチングして、前記エピタ
   キシャル層の予定のコレクタコンタクト領域と前記ベー
   ス領域内の予定のエミッタ領域の導入孔を形成する工程
   と、 前記予定のコレクタコンタクト領域と前記予定のエミッ
   タ領域の導入孔から不純物を拡散して前記コレクタコン
   タクト領域と前記エミッタ領域を形成する工程とを備え
   ることを特徴とした半導体集積回路の製造方法。
4. （４）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域と分離領域と
   に対応する前記シリコン酸化膜に不純物の導入孔を形成
   する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   一導電型の不純物を拡散して前記分離領域を形成する工
   程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散してベース領域を
   形成する工程と、 前記マスクと前記シリコン酸化膜を除去した後、再度前
   記エピタキシャル層上にシリコン酸化膜を形成する工程
   と、 このシリコン酸化膜をホトエッチングして、前記エピタ
   キシャル層の予定のコレクタコンタクト領域と前記ベー
   ス領域内の予定のエミッタ領域の導入孔を形成する工程
   と、 前記予定のコレクタコンタクト領域と前記予定のエミッ
   タ領域の導入孔から不純物を拡散して前記コレクタコン
   タクト領域と前記エミッタ領域を形成する工程とを備え
   ることを特徴とした半導体集積回路の製造方法。
5. （５）前記導入孔を形成する工程の後で、この導入孔の
   表面にダミー酸化膜を形成することを特徴とした請求項
   第１項、第２項、第３項または第４項記載の半導体集積
   回路の製造方法。