JPS6341073A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6341073A JPS6341073A JP18554686A JP18554686A JPS6341073A JP S6341073 A JPS6341073 A JP S6341073A JP 18554686 A JP18554686 A JP 18554686A JP 18554686 A JP18554686 A JP 18554686A JP S6341073 A JPS6341073 A JP S6341073A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- mask
- forming
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
型トランジスタを有する半導体装置の製造方法に関する
。
型トランジスタを有する半導体装置の製造方法に関する
。
従来のバイポーラ型トランジスタを有する半導体装置の
製造方法の一例を第２図（ａ）〜（ｃ）を用いて説明す
る・。
製造方法の一例を第２図（ａ）〜（ｃ）を用いて説明す
る・。
まず、第２図（ａ＞に示すように、Ｎ型エピタキシャル
層１０上に素子領域企分離する厚い酸化シリコン膜から
なる分離酸化膜１５を形成する。
層１０上に素子領域企分離する厚い酸化シリコン膜から
なる分離酸化膜１５を形成する。
次に、イオン注入法によりベース領域１６を形成した後
、フォトレジスト膜をマスク１４Ｂとしてイオン注入法
によりグラフトベース領域２０を形成する。
、フォトレジスト膜をマスク１４Ｂとしてイオン注入法
によりグラフトベース領域２０を形成する。
次に、第２図（ｂ）に示すように、表面の薄い酸化膜に
不純物拡散用の開孔部２３を形成し、この開孔部２３よ
り不純物を拡散し、エミッタ領域２２を形成する。
不純物拡散用の開孔部２３を形成し、この開孔部２３よ
り不純物を拡散し、エミッタ領域２２を形成する。
次に、第２図（ｃ）に示すように、ベース領域上の酸化
膜にコンタクト孔を形成した後、ベース電極２４Ａ、エ
ミッタ電極２４Ｂを形成しトランジスタを完成させる。
膜にコンタクト孔を形成した後、ベース電極２４Ａ、エ
ミッタ電極２４Ｂを形成しトランジスタを完成させる。
バイポーラ型トランジスタを有する半導体装置において
、そのベース領域の面積を決める要素としては、第２図
（Ｃ）に示したように、エミッタ及びベース電極形成用
のコンタクト孔間の距離Ａ、ベース電極形成用のコンタ
クト孔と分離酸化膜１５との間の距離Ｂ及びベース電極
形成用のコンタクト孔の幅Ｃとがあり、これらＡ、Ｂ、
Ｃが小さい程ベース面積は小さくなり、トランジスタが
高性能化される。
、そのベース領域の面積を決める要素としては、第２図
（Ｃ）に示したように、エミッタ及びベース電極形成用
のコンタクト孔間の距離Ａ、ベース電極形成用のコンタ
クト孔と分離酸化膜１５との間の距離Ｂ及びベース電極
形成用のコンタクト孔の幅Ｃとがあり、これらＡ、Ｂ、
Ｃが小さい程ベース面積は小さくなり、トランジスタが
高性能化される。
しかしながら、上述した従来のバイポーラ型トランジス
タにおいては、距ＩＡは第２図（ｃ）に示した通り、エ
ミッタ及びベース電極形成用のコンタクト孔と金属電極
との目合せマージンと金属電極間距離の和できまり、又
距離Ｂはベース電極形成用のコンタクト孔と分離酸化膜
１５との目合せマージンできまる。
タにおいては、距ＩＡは第２図（ｃ）に示した通り、エ
ミッタ及びベース電極形成用のコンタクト孔と金属電極
との目合せマージンと金属電極間距離の和できまり、又
距離Ｂはベース電極形成用のコンタクト孔と分離酸化膜
１５との目合せマージンできまる。
更に、コンタクト孔の幅Ｃはフオトレジス１〜の解像度
で制限される為、トランジスタのベース面積は非常に大
きくなりその結果ベース・コレクタ間の接合容量が増大
するという問題点があった。
で制限される為、トランジスタのベース面積は非常に大
きくなりその結果ベース・コレクタ間の接合容量が増大
するという問題点があった。
また上述した通り距ＭＡが大きい為に、トランジスタの
ベース抵抗が大きく、高性能化の上でも問題であった。
ベース抵抗が大きく、高性能化の上でも問題であった。
本発明の目的は、上記問題点を解決し、ベース面積を小
さくしてベース・コレクタ間の接合容量及びベース抵抗
を小さくしたバイポーラ型トランジスタを有する半導体
装置の製造方法を提供することにある。
さくしてベース・コレクタ間の接合容量及びベース抵抗
を小さくしたバイポーラ型トランジスタを有する半導体
装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−導電型半導体基板
の一主面上に耐酸化性膜を含む第１の絶縁膜と酸化膜か
らなる第２の絶縁膜とを順次形成する工程と、前記第２
の絶縁膜上にフォトレジスト膜からなるマスクを形成し
たのち、マスク下部以外の前記第１及び第２の絶縁膜を
エツチングして除去し、続いて前記第２の絶縁膜の側面
を所定の幅だけサイドエツチングする工程と、前記マス
クを除去したのち前記第１及び第２の絶縁膜をマスクと
して熱酸化し前記半導体基板表面に素子形成領域を分離
する分離酸化膜を形成する工程と、前記第２の絶縁膜と
分離酸化膜とをマスクとし前記第１の絶縁膜の露出した
部分を除去し前記半導体基板表面を露出させる工程と、
全面に逆導電型不純物をイオン注入し前記半導体基板表
面の素子形成領域にベース領域を形成する工程と、全面
に第１導電型不純物を含む多結晶シリコン層を形成した
のち熱処理し、前記半導体基板表面にグラフトベース領
域を形成する工程とを含んで構成される。
の一主面上に耐酸化性膜を含む第１の絶縁膜と酸化膜か
らなる第２の絶縁膜とを順次形成する工程と、前記第２
の絶縁膜上にフォトレジスト膜からなるマスクを形成し
たのち、マスク下部以外の前記第１及び第２の絶縁膜を
エツチングして除去し、続いて前記第２の絶縁膜の側面
を所定の幅だけサイドエツチングする工程と、前記マス
クを除去したのち前記第１及び第２の絶縁膜をマスクと
して熱酸化し前記半導体基板表面に素子形成領域を分離
する分離酸化膜を形成する工程と、前記第２の絶縁膜と
分離酸化膜とをマスクとし前記第１の絶縁膜の露出した
部分を除去し前記半導体基板表面を露出させる工程と、
全面に逆導電型不純物をイオン注入し前記半導体基板表
面の素子形成領域にベース領域を形成する工程と、全面
に第１導電型不純物を含む多結晶シリコン層を形成した
のち熱処理し、前記半導体基板表面にグラフトベース領
域を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｈ）は、本発明の一実施例の製造方法
を説明するための工程順に示した半導体チップの断面図
であり、特にバイポーラトランジスタに応用した場合で
ある。
を説明するための工程順に示した半導体チップの断面図
であり、特にバイポーラトランジスタに応用した場合で
ある。
まず、第１図（ａ＞に示すように、半導体基板を構成す
るＮ型エピタキシャル層１０の表面上に第１の絶縁膜と
して厚さ５００人の酸化シリコン膜１１と厚さ１０００
人の窒化シリコン膜１２を、そして第２の絶縁膜として
厚さ１０００人の酸化シリコン膜を順次被着する。
るＮ型エピタキシャル層１０の表面上に第１の絶縁膜と
して厚さ５００人の酸化シリコン膜１１と厚さ１０００
人の窒化シリコン膜１２を、そして第２の絶縁膜として
厚さ１０００人の酸化シリコン膜を順次被着する。
次に、第１図（ｂ）に示すように、フォトレジスト膜か
らなるマスク１４を形成したのち、酸化シリコン膜１３
．窒化シリコン膜１２をリアクティブイオンエツチング
法により除去した後、弗酸溶液により酸化シリコン膜１
３を約１．０μｍサイドエツチングする。
らなるマスク１４を形成したのち、酸化シリコン膜１３
．窒化シリコン膜１２をリアクティブイオンエツチング
法により除去した後、弗酸溶液により酸化シリコン膜１
３を約１．０μｍサイドエツチングする。
次に、第１図（Ｃ）に示すように、前記マスク１４を除
去した後、熱酸１ヒし素子分離領域に厚さ約１．０μｍ
の分離酸化膜１５を形成する。
去した後、熱酸１ヒし素子分離領域に厚さ約１．０μｍ
の分離酸化膜１５を形成する。
次に、第１図（ｄ）に示すように、露出している窒化シ
リコン膜１２を例えば１６０℃に加熱したリン酸溶液で
除去した後、弗酸溶液で残存する酸化シリコン膜１３及
び除去された窒化シリコン膜１２直下のシリコン酸化膜
１１を除去してエピタキシャル層１０を露出させる。そ
の後、イオン注入法により素子形成領域にホウ素を添加
しＰ型のベース領域１６を形成する。
リコン膜１２を例えば１６０℃に加熱したリン酸溶液で
除去した後、弗酸溶液で残存する酸化シリコン膜１３及
び除去された窒化シリコン膜１２直下のシリコン酸化膜
１１を除去してエピタキシャル層１０を露出させる。そ
の後、イオン注入法により素子形成領域にホウ素を添加
しＰ型のベース領域１６を形成する。
次に、第１図（ｅ）に示すように厚さ約５０００人の第
１の多結晶シリコン膜１７を形成した後、エミッタ領域
形成用の窓となる領域にフォトレジスト膜からなるマス
ク１４Ａを形成したのち、イオン注入法により高濃度の
ホウ素を第１の多結晶シリコン膜１７内に添加する。
１の多結晶シリコン膜１７を形成した後、エミッタ領域
形成用の窓となる領域にフォトレジスト膜からなるマス
ク１４Ａを形成したのち、イオン注入法により高濃度の
ホウ素を第１の多結晶シリコン膜１７内に添加する。
次に、第１図（ｆ）に示すように、マスク１４Ａを除去
した後、例えば水酸化カリウム水溶液による選択エツチ
ングによりホウ素が添加されていない領域の多結晶シリ
コン膜１７を除去して直下の窒化シリコン膜１２を露出
して加熱し、第１の多結晶シリコン膜１７表面に厚さ約
３０００人の酸化シリコン膜１９を形成する。この時第
１の多結晶シリコン膜１７内に添加されたホウ素がエピ
タキシャル層１０内に拡散されグラフトベース領域２０
が形成される。
した後、例えば水酸化カリウム水溶液による選択エツチ
ングによりホウ素が添加されていない領域の多結晶シリ
コン膜１７を除去して直下の窒化シリコン膜１２を露出
して加熱し、第１の多結晶シリコン膜１７表面に厚さ約
３０００人の酸化シリコン膜１９を形成する。この時第
１の多結晶シリコン膜１７内に添加されたホウ素がエピ
タキシャル層１０内に拡散されグラフトベース領域２０
が形成される。
以下、第１図（ｇ＞に示すように前記露出している窒化
シリコン膜１２及びその直下の酸化シリコン膜１１を除
去し、ベース領域１６に達する開孔部を形成する。
シリコン膜１２及びその直下の酸化シリコン膜１１を除
去し、ベース領域１６に達する開孔部を形成する。
続いて、第１図（ｆ）に示すようにエミッタ領域に例え
ば不純物として砒素が添加されている第２の多結晶シリ
コン膜２１を２５００人の厚さに形成した後熱処理分施
し、エミッタ領域２２を形成してバイポーラトランジス
タを完成させる。この時、第１及び第２の多結晶シリコ
ン膜１７及び２１は、それぞれベース電極及びエミッタ
電極となる。
ば不純物として砒素が添加されている第２の多結晶シリ
コン膜２１を２５００人の厚さに形成した後熱処理分施
し、エミッタ領域２２を形成してバイポーラトランジス
タを完成させる。この時、第１及び第２の多結晶シリコ
ン膜１７及び２１は、それぞれベース電極及びエミッタ
電極となる。
上記実施例においては、第１図（ｅ）に示しなように、
マスク１４Ａを形成したのち第１の多結晶シリコン膜１
７にイオン注入法により不純物を注入したが、第１の多
結晶シリコン膜１７に不純物を注入したのちエミッタ領
域形成用の開孔部を設けてもよい。また第１図（ｆ）に
示したように、第１の多結晶シリコン膜１７に開孔部を
設けたのち熱処理し、酸化シリコン膜１９を形成すると
同時にグラフトベース領域２０を形成したが、グラフト
ベース領域を形成したのち開孔部及び酸化膜１９を設け
てもよい。
マスク１４Ａを形成したのち第１の多結晶シリコン膜１
７にイオン注入法により不純物を注入したが、第１の多
結晶シリコン膜１７に不純物を注入したのちエミッタ領
域形成用の開孔部を設けてもよい。また第１図（ｆ）に
示したように、第１の多結晶シリコン膜１７に開孔部を
設けたのち熱処理し、酸化シリコン膜１９を形成すると
同時にグラフトベース領域２０を形成したが、グラフト
ベース領域を形成したのち開孔部及び酸化膜１９を設け
てもよい。
このようにして形成されたバイポーラトランジスタにお
いては、第１図（ｇ）に示したように、ベース電極形成
用のコンタクト孔と分離酸化膜１５との距ＭＢは、コン
タクト孔が分離用酸化膜１５に対してセルファラインで
形成される為ゼロにすることができる。更にベース電極
形成用のコンタクト孔の幅Ｃは、酸化シリコン膜１３の
サイドエツチング量で決まり所望の値に小さく設定する
ことが可能である。またエミッタ及びベース電極形成用
のコンタクト孔間の距ＮＡは、第１図（ｅ）に示したよ
うにマスク１４Ａの目合せ精度のみで決定され、第２図
（ｃ）に示した従来のものと比較し非常に短かくするこ
とができる。従って、本実施例によれば従来よりも大幅
にトランジスタのベース面積を縮小することができる。
いては、第１図（ｇ）に示したように、ベース電極形成
用のコンタクト孔と分離酸化膜１５との距ＭＢは、コン
タクト孔が分離用酸化膜１５に対してセルファラインで
形成される為ゼロにすることができる。更にベース電極
形成用のコンタクト孔の幅Ｃは、酸化シリコン膜１３の
サイドエツチング量で決まり所望の値に小さく設定する
ことが可能である。またエミッタ及びベース電極形成用
のコンタクト孔間の距ＮＡは、第１図（ｅ）に示したよ
うにマスク１４Ａの目合せ精度のみで決定され、第２図
（ｃ）に示した従来のものと比較し非常に短かくするこ
とができる。従って、本実施例によれば従来よりも大幅
にトランジスタのベース面積を縮小することができる。
以上説明したように本発明は、トランジスタのベース電
極形成用のコンタクト孔を分離酸化膜とセルファライン
で形成し、ベース面積を小さくすることにより、ベース
・コレクタ間の接合容量及びベース抵抗を小さくしたバ
イポーラトランジスタを有する半導体装置が得られる。
極形成用のコンタクト孔を分離酸化膜とセルファライン
で形成し、ベース面積を小さくすることにより、ベース
・コレクタ間の接合容量及びベース抵抗を小さくしたバ
イポーラトランジスタを有する半導体装置が得られる。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １０・・・Ｎ型エピタキシャル層、１１・・・酸化シリ
コン膜、１２・・・窒化シリコン膜、１３・・酸化シリ
コン′ｊ模、１４．１４Ａ、１４Ｂ・・・マスク、１５
・・・分５１酸化膜、１６・・・ベース領域、１７・・
・第１の多結晶シリコン膜、１つ・・・酸化シリコン膜
、２０・・・グラフトベース領域、２２・・・エミッタ
領域、２３・・・開孔部、２４Ａ・・・ベース電極、２
４Ｂ・・・エミッタ電極。 ＄ ／ 図 系 ／ 凹
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １０・・・Ｎ型エピタキシャル層、１１・・・酸化シリ
コン膜、１２・・・窒化シリコン膜、１３・・酸化シリ
コン′ｊ模、１４．１４Ａ、１４Ｂ・・・マスク、１５
・・・分５１酸化膜、１６・・・ベース領域、１７・・
・第１の多結晶シリコン膜、１つ・・・酸化シリコン膜
、２０・・・グラフトベース領域、２２・・・エミッタ
領域、２３・・・開孔部、２４Ａ・・・ベース電極、２
４Ｂ・・・エミッタ電極。 ＄ ／ 図 系 ／ 凹
Claims (1)
- 一導電型半導体基板の一主面上に耐酸化性膜を含む第１
の絶縁膜と酸化膜からなる第２の絶縁膜とを順次形成す
る工程と、前記第２の絶縁膜上にフォトレジスト膜から
なるマスクを形成したのち、該マスク下部以外の前記第
１及び第２の絶縁膜をエッチングして除去し、続いて前
記第２の絶縁膜の側面を所定の幅だけサイドエッチング
する工程と、前記マスクを除去したのち前記第１及び第
２の絶縁膜をマスクとして熱酸化し前記半導体基板表面
に素子形成領域を分離する分離酸化膜を形成する工程と
、前記第２の絶縁膜と分離酸化膜とをマスクとし前記第
１の絶縁膜の露出した部分を除去し前記半導体基板表面
を露出させる工程と、全面に逆導電型不純物をイオン注
入し前記半導体基板表面の素子形成領域にベース領域を
形成する工程と、全面に第１導電型不純物を含む多結晶
シリコン層を形成したのち熱処理し、前記半導体基板表
面にグラフトベース領域を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185546A JPH0616510B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185546A JPH0616510B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341073A true JPS6341073A (ja) | 1988-02-22 |
| JPH0616510B2 JPH0616510B2 (ja) | 1994-03-02 |
Family
ID=16172696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185546A Expired - Lifetime JPH0616510B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616510B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541737A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Preparation of semiconductor device |
| JPS577943A (en) * | 1980-06-19 | 1982-01-16 | Nec Corp | Manufacture of semiconductor integrated circuit device |
| JPS6173371A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-08-06 JP JP61185546A patent/JPH0616510B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541737A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Preparation of semiconductor device |
| JPS577943A (en) * | 1980-06-19 | 1982-01-16 | Nec Corp | Manufacture of semiconductor integrated circuit device |
| JPS6173371A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616510B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JPS6341073A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS59107572A (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPH01112771A (ja) | バイポーラトランジスタの製造方法 | |
| JPS63199462A (ja) | 半導体装置の製造方法 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPS6386476A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5918674A (ja) | 半導体装置の製造方法 | |
| JPH03152936A (ja) | 半導体集積回路装置 | |
| JPS63228752A (ja) | 半導体装置の製造方法 |