JPH0335528A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はバイポーラトランジスタ等の微細化及び高速化
に有効な半導体装置の製造方法に関する。

［従来の技術］ 従来、高速論理動作に適したバイポーラ型トランジスタ
は、以下の各手段によりその性能の向上が図られている
。先ず、垂直方向の接合深さを浅く形成する。また、埋
込酸化膜又は溝切構造等によって素子分離を行なうこと
により、基板とコレクタとの間の寄生容量を低減する。

更に、微細リングラフィ技術及び自己整合技術によりベ
ースとコレクタとの間及びベースとエミッタとの間の寄
生容量を低減化すると共に、ベース抵抗を低減化する。

これらの種々の手段を採用することにより、その性能の
向上が達成されている。

これらの手段の中で、微細リングラフィ技術及び自己整
合技術を応用した技術として、２層の多結晶シリコン膜
を使用した自己整合技術がある。

しかしながら、この２層の多結晶シリコン膜を使用した
自己整合技術においては、工程が複雑であると共に、選
択エツチングが不安定であり、使用できる半導体基板に
制限がある等の欠点がある。

そぎで、更に簡単な方法として、１層の多結晶シリコン
膜を使用した自己整合技術が提案されている。

第２図（ａ）乃至（ｄ）は１層の多結晶シリコン膜を使
用した自己整合技術による従来のバイポーラトランジス
タの製造方法を工程順に示す断面図である。先ず、第２
図（ａ）に示すように、ｐ型シリコン半導体基板４０の
素子形成を行なう。

ｐ型シリコン半導体基板４０の表面にｎ＋型埋込層４１
を形成し、このｎ＋型埋込層４１上にｎ型エピタキシャ
ル層４２を成長させる。その後、ｎ型エピタキシャル層
４２の表面に半導体基板４０又は埋込層４１に到達する
埋込酸化膜４３を選択的に形成することにより素子分離
を行う。次いで、基板表面上にベース電極引き出し用の
ｐ１型多結晶シリコン８４４を被着する。

次に、第２図（ｂ）に示すように、ｐ＋型多結晶シリコ
ン膜４４上にシリコン酸化膜４５を形成した後、フォト
レジストをパターン形成し、このフォトレジストをマス
クとしてｎ型エピタキシャル層４２の所定領域上のシリ
コン酸化ＷＸ４５及びｐ′）型多結晶シリコン膜４４を
エツチング除去する。

次に、第２図（Ｃ）に示すように、この基板に酸化処理
を行なうと、ｐ＋型多結晶シリコン膜４４及びｎ型エピ
タキシャル層４２の露出部が酸化されてシリコン酸化膜
４７が形成されると共に、ｐ１型多結晶シリコン膜４４
内のｐ型の不純物がｎ型エピタキシャル層４２に拡散し
て外部ベース領域４６が形成される。更に、シリコン酸
化膜４７を介して基板表面にｐ型不純物を添加すること
により内部ベース領域４８を形成する。

次に、第２図（ｄ）に示すように、基板全面上にシリコ
ン酸化膜４９を成長させ、その後、反応性イオンエツチ
ング法等の異方性エツチング方法を使用してこのシリコ
ン酸化膜４９をエツチングすると、シリコン酸化膜４５
及び４７の側面にシリコン酸化膜４９が形成される。次
に、シリコン酸化膜４９をマスクとして基板表面上のシ
リコン酸化膜４７を開口して、この開口部を含む基板全
面にｎ′型多結晶シリコン膜５０を形成する。更に、所
定領域以外のｎ＋型多結晶シリコン膜５０を除去した後
に、内部ベース領域４８上のｎゝ型多結晶シリコン膜６
０から内部ベース領域４８にｎ型不純物を拡散させるこ
とにより、エミッタ領域５１を形成する。これにより、
バイポーラトランジスタが形成される。

［発明が解決しようとする課題］ しかしながら、上述した従来のバイポーラトランジスタ
の製造方法においては、ｐ”型多結晶シリコン膜４４の
エツチング方法として、加工精度がよい反応性イオンエ
ツチング法を使用した場合には、将来活性ベース領域を
形成するｎ型エピタキシャル層（単結晶シリコン層）４
２の表面にプラズマダメージ又はスパッタダメージが生
じるという問題点がある。また、ｎ型エピタキシャル層
４２とｐゝ型多結晶シリコンｙｌＸ４４との間のエツチ
ング選択性が悪いといろ欠点もある。また、ｐ１型多結
晶シリコン膜４４のエツチング方法として、ウェットエ
ツチング法を使用した場合には、寸法加工精度が低下す
ると共に、前者と同様にｎ型エピタキシャル層４２とｐ
＋型多結晶シリコン膜４４との間のエツチング選択性が
悪いという欠点がある。

このように従来のバイポーラトランジスタの製造方法に
おいては、前者の反応性イオンエツチングを使用した場
合は、活性領域表面に損傷が生じると共に、エツチング
の選択性が悪いという欠点を有するため、トランジスタ
のリーク及び特性劣化等が発生する。このため、トラン
ジスタの製造歩留りが低下するので、トランジスタの量
産性が低下するという問題点がある。一方、後者のウェ
ットエツチングを使用した場合は、エツチングの加工精
度が低下することにより、サブミクロン単位の半導体装
置の製造が困難であり、半導体装置の微細化及び集積化
上、極めて不都合である。

本発明はかかる問題点に鑑みてなされたものであって、
加工精度が優れていて微細化が容易であると共に、特性
が安定している半導体装置を製造することができる半導
体装置の製造方法を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、半導体基板表面
上に絶縁層を選択的に形成する工程と、前記絶縁層をマ
スクとして半導体基板表面に第１導電型不純物を添加す
る工程と、前記絶縁層を含む半導体基板全面に多結晶シ
リコン膜を被着する工程と、熱処理により前記第１導電
型不純物を前記半導体基板から前記多結晶シリコン膜の
前記半導体基板表面に接する部分に拡散させて前記部分
を第１導電型多結晶シリコン膜にする工程と、前記第１
導電型の部分の多結晶シリコン膜を残して前記多結晶シ
リコン膜をウェットエツチングにより除去する工程とを
有することを特徴とする。

［作用コ 本発明においては、半導体基板表面上の所定領域に絶縁
層を形成して、この絶縁層をマスクとして基板表面に不
純物を添加する。次に、この基板表面上に多結晶シリコ
ン膜を形成した後、熱処理してこの多結晶シリコン膜に
前述の不純物を拡散させる。そして、前記絶縁層上の不
純物が拡散されていない部分の多結晶シリコン膜をウェ
ットエツチング法により選択的に除去することにより、
例えばバイポーラトランジスタのベース引き出し用電極
を形成することができる。

従って、本発明においては、例えばバイポーラトランジ
スタのベース引き出し用電極を形成するためのエツチン
グ工程において異方性エツチング法を使用しないので、
半導体基板表面の活性領域に全く損傷を与えることがな
いと共に、エツチングの影響がこの活性領域を形成する
単結晶シリコンに及ぶことがない。また、自己整合によ
り微細なベース及びエミッタを形成することができる。

［実施例］ 次に、本発明の実施例について添付の図面を参！（ａし
て説明する。

第１図（ａ）乃至（ｈ）は本発明の実施例に係るバイポ
ーラトランジスタの製造方法を工程順に示す断面図であ
る。先ず、第１図（ａ）に示すように、ｐ型シリコン半
導体基板１０の表面にｎ＋型埋込層１１を形成し、その
後、ｎ”型埋込層１１上に約１乃至２μｍの厚さのｎ型
エピタキシャル層１２を成長させる。次に、ｎ“型埋込
層１１又は半導体基板１０とｎ型エピタキシャル層１２
との境界領域及びｎ型エピタキシャル層１２内に埋込酸
化膜１３を熱酸化法により選択的に形成して、素子分離
を行なう。更に、半導体基板表面上にシリコン酸化膜１
４、シリコン窒化膜１５、シリコン酸化Ｍ１Ｂ及びシリ
コン窒化膜１７を順次被着して、絶縁層を積層形成する
。この場合に、シリコン酸化膜１４は、例えば、熱酸化
法により約５００Åの厚さに成長させて形成すればよい
。また、耐酸化性のシリコン窒化膜１５は約１０００乃
至２０００λの厚さに形成する。更に、シリコン酸化膜
１６は、例えば、減圧化学的気相成長法により約５００
０乃至１００００Åの厚さに形成し、シリコン窒化［％
　ｌ　７は約１０００乃至２０００λの厚さに形成すれ
ばよい。

次に、第１図（ｂ）に示すように、フォトリングラフィ
技術及びＣＦ４等のガスを使用した反応性イオンエツチ
ング法により、ｎ型エピタキシャル層１２の所定領域上
の部分を残して他の部分のシリコン窒化膜１７、シリコ
ン酸化膜１６、シリコン窒化膜１５及びシリコン酸化膜
１４を順次除去する。この反応性イオンエツチングはエ
ピタキシャル層１２の表面が露出するまで行う。これに
より、ｎ型エピタキシャル層１２の所定領域上に残され
たシリコン窒化膜１７、シリコン酸化膜１６、シリコン
窒化膜１５及びシリコン酸化膜１４からなる絶縁層は、
次工程において基板表面にベース及びエミッタ領域を形
成するためのマスクとなる。

次に、第１図（Ｃ）に示すように、この絶縁層を含む半
導体基板全面に、イオン注入法等によりボロン等のｐ型
の不純物を添加する。

その後、第１図（ｄ）に示すように、この基板全面上に
ベース引き出し用の多結晶シリコンｗＸ１８を約３００
０乃至５０００Åの厚さに成長させて形成する。

次に、この基板に適当な熱処理を施す。例えば、温度が
９００乃至９５０℃のＮ２雰囲気中において、この基板
を約３０乃至６０分間加熱する。これにより、第１図（
ｅ）に示すように、半導体基板表面に添加されたｐ型の
不純物が半導体基板に接する部分の多結晶シリコン膜１
８及びｎ型エピタキシャル層１２内に拡散して、多結晶
シリコン膜１８における半導体基板に接する部分がｐ＋
型の多結晶シリコン膜１８Ａになると共に、ｎ型エピタ
キシャル層１２の表面に外部ベース領域１９が形成され
る。

次に、第１図（ｆ）に示すように、ｐ型の不純物に対し
て選択性を有する溶液、例えば、ＫＯＨ系の溶液により
多結晶シリコン膜１８を選択的にエツチングして除去す
る。この溶液によればｐゝ型多結晶シリコン膜１８Ａは
エツチングされずに残存し、多結晶シリコン膜１８のみ
が除去される。

次いで、シリコン窒化膜１７及びシリコン酸化膜１６を
順次エツチング除去する。

次に、第１図（ｇ）に示すように、熱酸化法によりｐ＋
型多結晶シリコン膜１８Ａの表面を酸化することにより
シリコン酸化膜２１を形成し、次いで、耐酸化性のシリ
コン窒化膜１５をエツチングして除去する。更に、イオ
ン注入法等により、シリコン酸化膜１４を介して半導体
基板表面にｐ型の不純物を添加して、外部ベース領域１
９間にこの部分ベース領域１９に隣接する内部ベース領
域２０を形成する。

次に、第１図（ｈ）に示すように、減圧化学的気相成長
法により半導体基板全面にシリコン窒化膜２３を約１０
００乃至２０００Åの厚さに成長させた後、ＣＦ、等の
ガスを使用した反応性イオンエツチング法によりシリコ
ン窒化膜２３を異方外エツチングすると、シリコン酸化
膜２１の側面上且つシリコン酸化膜１４上にシリコン窒
化膜２３が残存して他の部分のシリコン窒化膜２３が除
去される。

次に、この側壁シリコン窒化膜２３をマスクとして緩衝
フッ酸水溶液又はＣＦ４等のガスを使用した反応性イオ
ンエツチング法等により、内部ベース領域２０上のシリ
コン酸化膜１４をエツチングして、内部ベース領域２０
を露呈させる。

次に、減圧化学的気相成長法等により、この露呈された
内部ベース領域２０を含む半導体基板全面上に、不純物
が添加されていない多結晶シリコン膜を成長させた後、
イオン注入法によりこの多結晶シリコン膜に砒素等のｎ
型の不純物を添加してｎ＋型多結晶シリコン膜２４を形
成する。その後Ｎ　ｎ”型多結晶シリコン膜２４をエツ
チングして内部ベース領域２０上に選択的に残留させた
後に、熱拡散によりｎ１型多結晶シリコンＭ２４から内
部ベース領域２０にｎ型の不純物を拡散させてエミッタ
領域２２を自己整合的に形成する。なお、エミッタ領域
２２の形成においては、ｎ型の不純物を含有している多
結晶シリコン膜等の膜を減圧化学的気相成長法により内
部ベース領域２０上に形成して、この膜から内部ベース
領域２０にｎ型の不純物を拡散させることによりエミッ
タ領域２２を形成してもよい。

このような製造工程を有する本実施例に係る半導体装置
の製造方法においては、異方性エツチングを使用しない
ため、半導体基板表面の活性領域に全く損傷を与えるこ
とがないので、極めて安定した特性を有するバイポーラ
トランジスタを製造することができる。

なお、本発明に係る半導体装置の製造方法は、ガードリ
ング付きショットキダイオード及びラテラルＰＮＰトラ
ンジスタ等の製造にも適用することができる。

［発明の効果］ 以上説明したように本発明によれば、例えばバイポーラ
トランジスタを製造する場合には、ベース引き出し用電
極を形成するためのエツチング工程において異方性エツ
チング法を使用しないので、半導体基板表面の活性領域
に損傷が発生することを防止することができ、且つエツ
チングの影響が活性領域のベース領域自体に及ぶことが
ない。従って安定した特性を有する半導体装置を高歩留
りで製造することができる。また、自己整合により活性
領域が形成されるため、加工精度が高く、微細なベース
及びエミッタを有する半導体装置を製造することができ
る。

【図面の簡単な説明】 第１図（ａ）乃至（ｈ）は本発明の実施例に係るバイポ
ーラトランジスタの製造方法を工程順に示す断面図、第
２図（ａ）乃至（ｄ）は従来のバイポーラトランジスタ
の製造方法を工程順に示す断面図である。 １０．４０；ｐ型シリコン半導体基板、１１゜４１　；
ｎ　”型埋込層、１２．４２：ｎ型エピタキシャル層、
１３，４３；埋込酸化膜、１４．１８゜２１．４５．４
７，４９；シリコン酸化膜、■５゜１７．２３；シリコ
ン窒化膜、１８；多結晶シリコン膜、１８Ａ、４４；ｐ
＋型多結晶シリコン膜、１９．４８；外部ベース領域、
２０．４８；内部ベース領域、２２．５１；エミッタ領
域、２４゜５０；ｎ”型多結晶シリコン膜 出廟人　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）半導体基板表面上に絶縁層を選択的に形成する工
   程と、前記絶縁層をマスクとして半導体基板表面に第１
   導電型不純物を添加する工程と、前記絶縁層を含む半導
   体基板全面に多結晶シリコン膜を被着する工程と、熱処
   理により前記第１導電型不純物を前記半導体基板から前
   記多結晶シリコン膜の前記半導体基板表面に接する部分
   に拡散させて前記部分を第１導電型多結晶シリコン膜に
   する工程と、前記第１導電型の部分の多結晶シリコン膜
   を残して前記多結晶シリコン膜をウェットエッチングに
   より除去する工程とを有することを特徴とする半導体装
   置の製造方法。