JPS59208780A - トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体集積回路装置（ＸＣ）に使用されるト
ランジスタなどの製造方法に関するものであるＯ 〔従来技術〕 一般に、トランジスタの製造には、不純物の選択拡散法
によって、コレクタ領域を構成する半導体基板の主面部
の一部にベース領域を形成し、次にこのベース領域の表
面部の一部にエミッタ領域を形成する方法が用いられて
いる。

この選択拡散法による製造方法では、半導体基板ノベー
ス領域およびエミッタ領域を含む主面上に大きな段差の
ある酸化膜が形成される。しかし、この酸化膜の段差は
、個別に使用されるトランジスタの場合には、エミッタ
領域の形状寸法が比較的大きいので、問題がないが、Ｉ
Ｃに使用されるトランジスタの場合には、集積度の向上
を図るためにエミッタ領域の形状寸法の小さいことが要
求されるので、この酸化膜の段差によって後工程におけ
るアルミニウム（Ａ７）配線の形成が制約されるなこの
ような問題点を改善するために、最近、トランジスタの
製造に、不純物の選択拡散法の替９に、不純物イオンの
選択注入法が用いられて因るが、この不純物イオンの選
択注入法を用いても、なお解決すべき問題点があった。

以下、工Ｃに使用されるトランジスタの不純物イオンの
注入法による製造方法を例にとり、その従来例を第１図
（蜀〜（Ｒ）に主要段階の状態を示す断面図１でついて
説明する。

まず、第１図（Ａ）に示すように、ｎ形コレクタ領域を
構成するｎ形シリコン（Ｓｉ）基板（１）の主面上例約
１０００　、Ａ程変の膜厚を有する酸化シリコン（ｂ　
１０２　）膜（２）を形成する。次いで、ＳｉＯ３膜（
２）の表面上にレジスト膜（３ａ）を成膜し、レジスト
膜（３ａ）のｎ形Ｓｉ基板（１）の主面部のｐ形ベース
領域を形成すべき部分上の部分に窓（４ａ）を開け、窓
（４ａ）が開けられたレジスト膜（３ａ）ｉｃマスクと
して、ｎ形Ｓｉ基板（Ｄの主面部の窓（４ａ）に対応す
る部分に５ｉｎ２膜（２）を通してホウ素（Ｂ）イオン
を注入してＢイオン注入／１ｉ（５ａ）を形成する。次
に、第１図（Ｂ）に示すように、レジスト膜（３ａ）を
除去したのちに、熱処理を行って、Ｂイオン注入）５（
５ａ）内のＢイオンを拡散させてｐ形ベース領域（５ｂ
）を形成する。次に、第１図（Ｃ）に示すように、Ｓｉ
Ｏ□膜（２）の表面上にレジスト膜（３ｂ）を成膜し、
レジスト膜（３ｂ）のｐ形ベース領域（５ｂ）の表面部
の１１＋形エミツタ領域を形成すべき部分上の部分およ
びｎ形Ｓｉ基板（１）の主面部のｎ形コンタクト領域を
形成すべき部分上の部分にそれぞれ窓（４ｂ）および窓
（４ｃ）を開ける。次に、第１図（Ｄ）に示すように、
窓（４ｂ）、（４Ｃ）が開けられたレジスト膜（３ｂ）
をマスクとしたエツチング処理を８１０２膜（２）に施
して一部　Ｓ　１０２膜（２）のレジスト膜（３ｂ）の
窓（４ｂ）および窓（４０）　ｆｃ対応する部分にそれ
ぞれ孔（６ａ）および孔（６ｂ）を開けてｐ形ベース領
域（５ｂ）の表面部のＩ］＋形エミッタ領域を形成すべ
き部分およびｎ形Ｓｉ　Ｊｉに板（１）の主面部の１形
コンタクト領域を形成すべき部分を露出させる。次に、
第１図（Ｅ）　Ｋ示すように、窓（４ｂ）、（４ｃ）が
開けられたレジスト膜（３ｂ）および孔（６ａ）、（６
ｂ）が開けられたＳｉＯ□膜（２）をマスクとじて、ｐ
形ベース領域（５ｂ）の表面部の露出部分およびｎ形Ｓ
ｉ基板（１）の主面部の露出部分にヒ素（Ａｓ）イオン
を注入し、しかるのちにレジスト膜（３ｂ）を除去して
熱処理を行い、これらの露出部分に注入されたへ８イオ
ンを拡散させてｎ＋形エミッタ領域（７ａ）およびｎ＋
形コンタクト領域（７ｂ）を形成する。次に、第１図（
Ｆ）に示すように、ｎ＋形エミッタ領域（７ａ）の表面
上および♂形コンタクト領域（７ｂ）の表面上とＳ　：
Ｌ　Ｏ２膜（２）の表面上とにわたってパッシベーショ
ン膜（３）を形成する。このとき、パッシベーション膜
（８）の表面部の孔（６ａ）および孔（６ｂ）に対応す
る部分にそれぞれＳ　１０２膜（２）の膜厚に等しい１
０００Ａ程度の深さを有する四部（９ａ）および四部（
９ｂ）ができる。

次に、第１図（Ｇ）に示すように、パッシベーション膜
（８）の凹部（９ａ）、（９ｂ）を含む表面上にレジス
ト膜（３ｃ）を成膜し、次いで、レジスト膜（３Ｃ）の
ＳｉＯ□膜（２）の孔（６ａ）および孔（６ｂ）に対応
する部分にそれぞれ窓（４ｄ）および窓（４ｅ）を開け
ると同時に、レジスト膜（３Ｃ）のｐ形ベース領域（５
ｂ）の表面部のｎ＋形エミッタ領域（７ａ）の形成部分
以外の部分の一部分に対応する部分に窓（４ｆ）を開け
る。次に、第１図Ｇ（）に示すように、窓（４ｄ）、（
４ｅ）、（４ｆ）が開けられたレジスト膜（３ｃ）をマ
スクとしたエツチング処理全パッシベーション膜（８）
ニ施シテ、パッシベーション膜（８）のレジスト膜（’
３ｃ）の窓（ａｄ）および窓（４ｅ）に対応する部分に
それぞれ孔（１０ａ）および孔（ｘｏｂ）を開けると同
時にレジスト膜（３Ｃ）の窓（４ｆ）に対応する部分に
孔（ｌｏｃ）を開けて、ｎ＋形エミッタ領域（’２ａ）
、ｎ＋形コンタクト領域（７ｂ）およびｐ形ベース領域
（５ｂ）のそれぞれのＡｔ配線を接続すべき部分を露出
させたのちに、レジスト膜（：５Ｃ）を除去する。最後
に、図示してないが、パッシベーション瞭（８）の表面
上に孔（１０ａ）　、孔（１ｏｂ）および孔（ＩＯＣ）
を通してｎ＋形エミッタ領域（’７ａ）、ｎ形コンタク
ト領域（７ｂ）およびｐ形ベース領域（５ｂ）に接続さ
れたＡｔ配線を形成すると、この従来例の方法によるト
ランジスタが得られる。

ところで、この従来例の方法では、１００ＯＡ程度の膜
厚の薄いＳｉＯ□膜（２）の表面上に形成されるパッシ
ベーション膜（８）の表面の凹部（９ａ　）　、（９ｂ
　）の形成部分以外の部分が段差のない平坦々平面であ
るので、パッシベーション膜（８）の表面上でのＡｔ配
線の形成が、選択拡散法による製造方法のような段差に
よる影響を受けることがない。しかし、レジスト膜（３
ａ　）　＋レジスト膜（３ｂ）およびレジスト膜（３ｃ
）の所定位置にそれぞれ窓（４ａ）、窓（４ｂ）、（４
ｃ）および窓（４ｄ）　、（４ｅ）　、（４ｆ）を開け
る際には、図示シテナいが、ｎ形Ｓｉ基板（１）の主面
の周縁部の一部に形成されレジスタマークと称する位置
合わせマークによって位置決めする方法が用いられてい
るので、例えばレジスト膜（３ｂ）　Ｋ開けられた窓（
４ｂ）とレジスト膜（３ｃ）に開けられた窓（４ｄ）と
の間に位置ずれができると、窓（４ｂ）によって形成さ
れたｎ＋形エミッタ領域（７ａ）と窓（４ｄ）によって
形成されたｎ彫工ζツタ領域（７ａ）へのＡｔ配線接続
用孔（ｌｏａ）との間にも、第１図（Ｈ）に示すように
、位置ずれができる。このような位置ずれによって、ｎ
＋形エミッタ領域を、集積度の向上を図るために、２μ
ｍ程度の小さな形状寸法にした場合には、孔（１Ｏａ）
がｎｎ形エミッタ領域（７ａ）からはみだすことがあり
、孔（１０ａ）を通してｎ＋形エミッタ領域（７ａ）に
接続されたｌｄ、配線がｎ形エミッタ領域（７ａ）とｐ
形ベース領域（５ｂ）とを短節させることになる。これ
は、ｎ形Ｓ１基板（１）の主面の周縁部の一部に形成さ
れたレジスタマークを用いて、窓（４ｂ）および窓（４
ｄ）がそれぞれレジスト膜（３ｂ）およびレジスト膜（
３ｃ）の所定位置に開けられることによって生ずるので
、第１図（Ｇ）に示しだ段階において、パッシベーショ
ン膜（８）の表面部にできだ凹部（９ａ）をレジスタマ
〜りに用いて窓（４ｄ）をレジスト膜（３ｃ）　Ｋ開け
るようにすれば、孔（１０ａ）とｎ＋形エミッタ領域（
７ａ）との間に位置ずれが生じないようにすることがで
きると考えられるが、凹部（９ａ）の深さが５ｉＯ７膜
（２）の膜厚と同様である１００ＯＡ程度であるので、
凹部（９ａ）を見出すことが非當にむづかしく、凹部（
９ａ）をレジスタマークにすることは容易ではなかった
。

〔年明の概要〕

この発明は、かかる点を改善する目的でなされたもので
、コレクタ領域を構成する半導体基板の主面上に形成さ
れた絶縁膜を通して不純物イオンを注入して上記半導体
基板の主面部の一部にベース領域を形成し、次に上記絶
縁膜の表面上に第１のパッシベーション膜を形成し、上
記ベース領域の表面部のエミッタ領域を形成すべき部分
上の上記絶縁膜および上記第１のパッシベーション膜に
第１の孔を開けてエミッタ領域を形成したのち如、この
エミッタ領域および上記第１のパッシベーション膜の各
表面上にわたって第２のパッシベーション膜を形成し、
この第２のパッシベーション膜の表面部の上記第１の孔
に対応する部分に形成される凹部の深さが深くなるよう
にして、この凹部を上記パッシベーション膜に上記エミ
ッタ領域の表面部への金属配線膜接続用の第２の孔を開
ける際のレジスタマークにすることＫよって、上記第２
の孔と上記エミッタ領域との間の位置ずれをなくして上
記エミッタ領域を小さくすること、ができるトランジス
タの製造方法を提供するものである。

〔発明の実施例〕

第２図体）〜（Ｔ８”）はこの発明の一実施例のトラン
ジスタの製造方法の主要段階の状態を示す断面図である
。

図において、８１図に示した従来例の符号と同一符号は
同等部分を示す。

まず、第２図（Ａ）に示すように、第１図（Ｂｌに示し
たゲニ来例の段階において、ｐ形ベース領域（５ｂ）の
形成後に、１００ＯＡ程度の膜厚を有する５１０２膜（
２）の表面」二に３００ＯＡ程度の膜厚を有する第１の
パッシベーション膜（８ａ）を形成する。次いで、この
パッシベーション１（８ａ）の表面上にレジスト）［３
ｂ）を成膜し、レジスト膜（３ｂ）のｐ形ベース領域（
５ｂ）の表面部のｎ＋形エミッタ領域を形成すべき部分
上の部分およびｎ形Ｓ１基板（１）の主面部のｎ＋形コ
ンタクト領域を形成すべき部分上の部分にそれぞれ窓（
４ｂ）および窓（４ｃ）を開ける。次に、第２図（Ｂ）
に示すように、窓（４ｂ）、（４ｃ）が開けられたレジ
スト膜（３ｂ）をマスクとしたエツチング処理を第１の
パッシベーション膜（ｓａ）およヒ５１０２膜（２）ニ
施シてそれぞれ孔（６ａ）および孔（６ｂ）を開けてｐ
形ベース領域（５ｂ）の表面部のｎ＋形エミッタ領域を
形成すべき部分およびｎ形Ｓｉ基板（１）の主面部の♂
形コンタクト領域を形成すべき部分を露出させる。次に
、第２図（Ｃ）　Ｋ示すように、窓（４ｂ）、（４ｃ）
カ開けられたレジスト膜（３ｂ）と孔（６ａ）　、　（
６ｂ）が開けられた第１のパッシベーション膜（８ａ）
およヒ８１０２　ｇ（２）とをマスクとして、ｐ形ベー
ス領域（５ｂ）の表面部の露出部分およびｎ形Ｓｉ基板
（１）の主面部の露出部分にＡｓイオンを注入し、しか
るのちにレジスト膜（３ｂ）を除去して熱処理を行い、
これらの露出部分に注入されたＡｓイオンを拡散させて
ｎ＋形エミッタ領域（７ａ）およびｎ＋形コンタクト領
域（７ｂ）を形成する。次に、第２図（Ｄ）に示すよう
に、ｎ十形エミンク領域（７ａ）の表面上およびｎ＋形
コンタクト領域（７ｂ）の表面上と第１のパッシベーシ
ョン膜（８ａ）の表面上とにわたって第２のパッシベー
ション膜（８ｂ）を形成する。このとき、第２のパッシ
ベーション膜（８ｂ）の表面部の孔（６ａ）および孔（
６ｂ）に対応する部分にそれぞれ第１のパッシベーショ
ン膜（８ａ）の膜厚とＳ　ｉＯ２膜（２）の膜厚との和
に等しい４００ＯＡ程度の深さを有する凹部（９ａ）お
よび凹部（９ｂ）ができるので、これらの凹部（９ａ）
、、（９ｂ）を、見出すことが可能となり、レジスタマ
ークとして使用することができる。

次に、第２図（Ｅ）に示すように、第２のパッシベーシ
ョン膜（ａｂ）の凹部（９ａ）、（９ｂ）を含む表面上
にレジスト膜（３ｃ）を成膜し、次いで凹部（９ａ）、
（９ｂ）をレジスタマークとして、レジスト膜（３ｃ）
の凹部（９ａ）および凹部（９ｂ）上の部分にそれぞれ
窓（４ｄ）および窓（４ｅ）を開けると同時に、レジス
Ｈ１！Ｉｌ’３Ｃ）のｐ形ベース領域（５ｂ）の表面部
のｎ＋形エミッタ領域（ｙａ）の形成部分以外の部分の
一部分に対応する部分に窓（４ｆ）を開ける。次（屹、
第２図ＩＰ）　Ｋ示すように、窓（４ｄ）、（４ｅ）、
（４ｆ）が開けられたレジスト膜（３ｃ）をマスクとし
たエツチング処理を第２のパッシベーション膜（ｓｂ）
に施シて、第２のパッシベーション膜（８ｂ）のレジス
ト膜（３ｃ）の窓（４ｄ）および窓（４ｅ）に対応する
部分にそれぞれ孔（ｌＯａ）および孔（１ｏｂ）を開け
ると同時に、レジスト膜（３ｃ）の窓（４ｔ）に対応す
る部分に孔（１ＯＣ）を開けて、ｎ＋形エミッタ領域（
’７ａ）、　ｎ形コンタクト領域（７ｂ）およびｐ形ペ
ース領域（５ｂ）のＡｔ配線を接続すべき部分を露出さ
せたのちに、レジスト膜（３ｃ）を除去する。

最後に、図示してないが、第２のパッシベーション（８
ｂ）の表面上に孔（１０ａ）　、孔（１０ｂ）および孔
（１０ｃ）を通してｎ＋形エミッタ領域（７ａ）、’ｎ
＋形コンタクト領域（７ｂ）およびｐ形ベース領域（５
ｂ）に接続されだＡｔ配線を形成すると、この実施例の
方法によるトランジスタが得られる。

この実施例の方法では、第２のノＳツシベーション膜（
８ｂ）の表面部にできた凹部（９ａ）をレジスタマーク
としてレジスト膜（３ｃ）に窓（４−ｄ）を開けるので
、第２のパッシベーション膜（８ｂ）　Ｋ　ｎ＋形エミ
ッタ領域（７ａ）との間に位置ずれが生じないようにＡ
ｔ配線接続用の孔（１０ａ）を開けることができる。

従って、ｎ形エミッタ領Ｍ（’７ａ）の形状寸法を小さ
くしても、孔（ｌｏａ）を通してｎ＋形エミッタ領域（
７ａ）に接続されたＡｔ配線によってｎ＋形エミッタ領
域（７ａ）とｐ形ベース領域（５ｂ）とが短絡しないよ
うにすることができるので、この実施例の方法によるｌ
・ランジスタを用いたＩＣでは、集積度の向上を図るこ
とができる。しかも、第２のノくツシベーション膜（８
ｂ）の表面の凹部（９ａ）、（９ｂ）の形成部分以外の
部分が段差のない平坦な平面であるので、第２のパッシ
ベーション膜（８ｂ）の表面上でのｐ、を配線の形成が
、選択拡散法による製造方法のような段差による影響を
受けることがない。

なお、この実施例では、ｎ形シリコン基板（］）を用い
る場合について述べたが、この発明はこれに限らず、ｐ
形シリコン基板を用いる場合にも適用することができる
。この場合には、この実施例において、ｎ形領域をｐ影
領域にし、ｐ形領Ｈ’ｃ　ｎ形領域にすればよい１ １発１月の効果〕 以上、説明したように、この発明のトランジスタ製造方
法では、コレクタ領域を構成する半導体基板の工面上に
形成された絶縁膜を通して不純物イオンを注入して上記
半導体基板の主面部の一部にベース領域を形成し、次に
上記絶縁膜の表面上に第１のパッシベーション膜を形成
し、上記ベース領域の表面部のエミッタ領域を形成すべ
き部分上の上記絶縁膜および上記第１のパッシベーショ
ン膜に第１の孔を開けてエミッタ領域を形成したのちに
、このエミッタ領域および」二記第１のパッシベーショ
ン膜の各表面上にわたって第２のパッシヘーション膜ヲ
形成シ、この第２のパッシベーション膜の表面部の上記
第］の孔に対応する部分に形成される凹部の深さが深く
なるようにして、この四部を上記第２のパッシベーショ
ン膜に上記エミッタ領域の表面部への金属配線接続用の
第２の孔を開ける際のレジスタマークにしたので、上記
第２の孔と上記エミッタ領域との間に位置ずれが生じな
いようにすることができる。従って、上記エミッタ領域
の形状寸法を小さくしても、上記第２の孔を通して上記
エミッタ領域に接続された金属配線によって上記エミッ
タ領域と上記ペース領域とが短絡しないようにすること
ができるので、この発明の方法によるトランジスタを用
いた工Ｃでは、集積度の向上を図ることができる。しか
も、上記第２のパッシベーション膜の表面の上記凹部の
形成部分以外の部分が段差のない平坦な平面であるので
、上記第２のパッシベーション膜の表面上での金属配線
の形成が、選択拡散法による製造方法のような段差によ
る影響を受けることがない。

【図面の簡単な説明】

第１図は従来のトランジスタの製造方法の一例の主要段
階の状態を順次示す断面図、第２図はこの発明の一実施
例のトランジスタの製造方法の主要段階の状態を順次示
す断面図である。 図において、（１）はｎ形シリコン基板（第１導電形の
半導体基板）、（２）はＳｉＯ□膜（絶縁膜）、（３ｂ
）および（３ｃ）はレジスト膜（第１および第２のレジ
スト膜）、（４ｂ）および（４ｄ）は窓（第１および第
２の窓）、（５ｂ）はｐ形ベース領域（第２導電形のペ
ース領域）、（６ａ）は孔（第１の孔）、（７ａ）はｎ
＋形エミッタ領域（第１導電形のエミッタ領域美（ｓａ
）ｉｄｇｘのパッシベーション膜、（ｓｂ）　Ｉｄ、Ｆ
　２のパッシベーション膜、（９ａ）は凹部、（ｌｏａ
）は孔（第２の孔）である。 なお、図中同一符号はそれぞれ同−一または相当部分を
示す。 代理人　大岩増雄 第１図 第１図 （Ｆ） （Ｈ） 第２１２ ／ａ　　　　　　　　　　　、５子　　　７　　　７−
ｔｆ−第２図 （Ｅ） （Ｆ）

Claims (1)

【特許請求の範囲】
1. （１）第１導電形の半導体基板の主面上に形成された絶
   縁膜の上記半導体基板の主面部のベース領−域を形成す
   べき部分上の部分を選択的に通して上記半導体基板の主
   面部の一部に第２導電形の不純物イオンを打込んで第２
   導電形のベース領域を形成する工程、上記絶縁膜の表面
   上に所幾厚さの第１のパッシベーション膜および第１の
   レジスト膜を順次形成する工程、上記第１のレジスト膜
   の上記ベース領域の表面部のエミッタ領域を形成すべき
   部分上の部分に第１の窓を開ける工程、この第１の窓が
   開けられた上記第１のレジスト膜をマスクとして上記第
   １のパッシベーション膜およヒ上記絶縁膜にエツチング
   処理を施して上記ベース領域の表面部への不純物イオン
   打込み用の第１の孔を開ける工程、上記第１の窓が開け
   られた上記第１のレジスト膜を再度マスクとして上記第
   １０窓および上記第１の孔を通して上記ベース領域の表
   面部の一部に第１導電形の不純物イオンを打込み上記第
   １のレジスト膜を除去して熱処理を行い第１導電形のエ
   ミッタ領域を形成する工程、このエミッタ領域の表面上
   および上記第１のパッシベーション膜の表面上にわたっ
   て第２のパッシベーション膜および第２のレジスト膜を
   順次形成する工程、上記第２のパッシベーション膜の表
   面部の上記第１の孔に対応する部分に形成され上記絶縁
   膜の膜厚と上記第１のパッシベーション膜の膜厚との和
   に等しい深さを有する凹部をレジスタマーりとして上記
   第２のレジスト膜の上記エミッタ領域の表面の金属配線
   を接続すべき部分上の部分に第２の窓を開ける工程、並
   びＫこの第２の窓が開けられた上記第一２のレジスト膜
   をマスクとして上記第２のパッシベーション膜ニエッチ
   ンｙ処理ヲｍして上記エミッタ領域の表面部への金属配
   線接続用の第２の孔を開ける工程を備えたトランジスタ
   の製造方法。