JPH02305462A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上移せた半導体集積回路の製造方法に関す
るものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法が１最
新ＬＳＩプロセス技術」工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ＋型の埋込み層（４）が形成され
ている。

またこの埋込み層（４〉の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ＋型の分離領域轄）がある、この分離領域（旦）は、
エピタキシャル層表面より一気に拡散しても良いし、第
２図の如く、上下分離法によって拡散しても良い。

また前記分離領域（りによって、前記エピタキシャル層
（３）より成るアイランド（６）が形成され、このアイ
ランド（６）がＮ型のコレクタ領域と成る。またこのア
イランド（６）内に形成されたＰ型のベース領域（７）
と、このベース領域（７）内に形成されたＮ４″型のエ
ミッタ領域（８）と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域（９）とがあり、また前記エピタキシャル層（３
）上に形成されたＳｉｎ！膜のコンタクト孔を介して形
成された夫々の電極がある。

次にこのバイポーラトランジスタ（１〉の製造方法につ
いて述べる。先ずＰ型の半導体基板〈２）上に、Ｓｉｎ
、膜を形成し、このＳｉｎ、膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（りは、上下分離に
よって達成されているので、拡散孔を介してボロンを前
記半導体基板（２）に拡散し、Ｐ＋型の下側拡散層（１
０）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）に５ｉｆｔ膜
を形成する。この５ｉ０＊膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（りの上側拡散領域（１１）の拡散孔が形成され
、この拡散孔を介してボロンが拡散されて前記分離領域
（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉＯ１膜に前記
ベース領域（８）の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域（８）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記Ｓｉｎ。

膜にエミッタ領域（８）およびコレクタコンタクト領域
（９）の拡散孔を形成し、この拡散孔を介してヒ素を拡
散し、エミッタ領域（８）とコレクタコンタクト領域（
９）を形成する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉＯ１膜に前記
エミッタ領域（８）、ベース領域（７）およびコレクタ
コンタクト領域（９）のコンタクト孔を形成し、例えば
ＡＩ蒸着して夫々の電極を形成する第５の工程がある。

一方、拡散抵抗素子も半導体集積回路に組込まれ、前述
の工程の中に組込まれて形成されている。

（ハ）発明が解決しようとした課題 前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。

第２図では、上下分離領域（５）の上側拡散領域（１１
）の拡散深さおよびベース領域（７）の拡散深さを、夫
々４μｍおよび１μｍとしたと、横方向へ夫々同程度広
がる。またマスク合わせやエツチングによって第２図の
破線の如く、左側にずれてベース領域（７）が形成され
る事がある。もちろん右及び紙面に対して垂直方向にず
れても同様な事がいえる。この事を考えて、実際は矢印
で示した幅（約２μｍ）の余裕を設け、各拡散領域との
接触を防止している。従って両側で４μｍの余裕を、集
積化されるトランジスタの夫々に設定するため、集積度
の向上の障害となっていた。

更に前記拡散抵抗も前述の如く余裕が設けられ、やはり
集積度の向上の障害となっていた。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体層（２４）
の予定の拡散抵抗領域（３１）と分離領域り２９）とに
対応する前記半導体層（２４）上の絶縁膜（２５）に不
純物の導入孔（３４）　、　（３２）を形成する工程と
、前記予定の拡散抵抗領域（３１〉上の前記導入孔（３
４）にマスク（３５）を設け、不純物を拡散して前記分
離領域（２９）を形成する工程と、 前記マスク（３５）を除去した後、前記全ての導入孔（
３２）　、　（３４）から不純物を拡散して前記拡散抵
抗領域（３１）を形成する工程とを備えることで解決す
るものである。

また、半導体層（２４）の予定のベース領域（３０）、
予定の分離領域（２９）および予定の拡散抵抗領域（３
１）に対応する前記絶縁膜（２５）に不純物の導入孔（
３３）　、　（３２）　、　（３４）を形成する工程と
、前記予定のベース領域（３０）および予定の拡散抵抗
領域（３１）上の前記導入孔（３３）　、　（３４）に
マスクを設け、不純物を拡散して前記分離領域（２９）
を形成する工程と、 前記マスクを除去した後、前記全ての導入孔（３２）　
、　（３３）　、　（３４）から不純物を拡散して前記
ベース領域（３０）および前記拡散抵抗領域（３１）を
形成する工程を備えることで解決するものである。

（＊）作用 エピタキシャル層（２４）表面にマスク可能な厚いシリ
コン酸化膜より成る絶縁膜（２５）を形成し、この絶縁
膜（２５）に予定の拡散抵抗領域（３１）と予定の分離
領域（２９）の不純物導入孔（３４）　、　（３２）を
形成する。

その後拡散抵抗領域（３１）の導入孔（３４）にマスク
（３５）をして、不純物を拡散すると、前記絶縁膜（２
５）が不純物のブロッキングマスクとなり、分離領域（
２９）が形成される。

更には、前記マスク（３５）を除去して全面に不純物を
拡散すると、前述同様に絶縁膜（２５）がブロッキング
マスクとなって、拡散抵抗領域（３１）が形成される。

従って一度に導入孔（３２）　、　（３４）を形成する
ことで、分離領域（２９）、拡散抵抗領域（３１）の形
成位置が決定できるので、従来設けていた形成位置のず
れによる余裕を省くことができる。

同様な理由により、一度にベース領域（３０）、拡散抵
抗領域（３１）および分離領域（２９）の導入孔（３３
）　、　（３４）　、　（３２）を形成し、この導入孔
でセルファラインすることで前記余裕を省くことができ
る。

（へ）実施例 以下に本発明の実施例である半導体集積回路の製造方法
を詳述する。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏｍ／
ｃｍ”程度のＰ型シリコン半導体基板（２１）の表面に
熱酸化膜を形成した後、Ｎ０型の埋込み層（２２）の形
成予定領域を蝕刻した後、この開口部を介してＮ型の不
純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐ＋型の上下分離領域の下側拡
散層（２３）の形成予定領域上の熱酸化膜を開口し、こ
の開口部を介してＰ型の不純物であるボロンをドープす
る。

次に第１図Ｃの如く、前記半導体基板（２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗０．１〜５Ω・■（７）
Ｎ型のエピタキシャル層（２４）を２〜８μｍの厚さで
形成する。この時は、先にドープした不純物は上下に若
干拡散が行なわれている。

次に、温度約１０００°Ｃ１数時間の熱酸化によって、
前記エピタキシャル層（２４）表面に、熱酸化膜を形成
した後、この半導体基板全体を再度熱処理して、先にド
ープした不純物を再拡散する。

従って前記下側拡散領域（２３）は、前記エピタキシャ
ル層（２４）の約半分まで上方拡散される。また本工程
によってエピタキシャル層（２４）表面の熱酸化膜は数
千人の厚さまで成長をし、この熱酸化膜（２５）は、後
述のマスクと同様な働きを示す。ただし、前記熱酸化膜
を全て除去し、例えばシリコン窒化膜等を拡散マスクと
しても良いし、ＣＶＤ法でシリコン酸化膜を形成しても
良い。

またエピタキシャル層厚を従来にくらべ約半分以下とす
れば、その分前配下側拡散領域（２３）もシャロー化さ
れる。従って横方向の広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ３容量素子（亜）
の下層電極領域（２７）上の前記シリコン酸化膜（２５
）を除去し、全面に例えばリングラスを形成する。その
後所定温度、所定時間の熱処理を加え、リンをエピタキ
シャル層（２４）内に拡散させる。その後、リングラス
を所定のエツチング液で除去し、所定の深さまで達する
ように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（蔓）の
上側拡散領域（２９）、予定のベース領域（３ｏ）およ
び予定の拡散抵抗領域（３１）と対応する前記シリコン
酸化膜（２５）に不純物の導入孔（３２）　、　（３３
）　。

（３４）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層（２
４）が露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層（２４）のダメージを減少し
、またイオンをランダムに分散して均一に注入するため
に用いる。

続いて、第１図Ｆの如く、前記予定のベース領域（３０
）および拡散抵抗領域（３１）上の前記導入孔（３３）
、　（３４）にマスク（３５）を設け、不純物を拡散し
て前記上側拡散領域（２９）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（３５）を全面に被覆した後、前記上側拡
散領域（２９）に対応するマスク（３５）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入し、上側拡散
領域（２９）を形成する。

本工程では、図の如くマスク（３５）の開口部をシリコ
ン酸化膜（２５）の導入孔（３２）より大きく形成して
も、このシリコン酸化膜（２５）がマスクとして働くの
で前記導入孔（３２）と前記上側拡散領域（２９〉の形
成位置が一致することを示している。

その後、前記マスク〈３５）の除去、所定の熱処理を行
ない、第１図Ｇの如く前記上側拡散領域（２９）を下側
拡散領域（２３）へ到達させる。

続いて、第１図Ｇの如く前記全ての導入孔（３２）　、
　（３３）　、　（３４）から不純物を拡散して前記ベ
ース領域（３０）および拡散抵抗領域（３１）を形成す
る工程がある。

ここでは、前工程のマスク（３５）が全て除去され、前
記上側拡散領域（２９）、ベース領域（３０）および抵
抗拡散領域〈３１〉の導入孔（３２）　、　（３３）　
、　（３４）が露出される。この状態でボロン（Ｂ）を
イオン注入する。

従ってベース領域（３０）が形成され、同時に抵抗拡散
領域（３１）が形成される。しかも同時に上側拡散領域
（２９）に再度不純物が拡散される。

本発明の特徴とした所は、前述した第１図Ｅ乃至第１図
Ｇにある。

従来は分離領域（都）の形成およびベース領域（３０）
の形成時に、設計値からのずれが生じても両頭域の接触
が生じないように余裕を設けていた。しかし本願は予め
一度に導入孔（３２）　、　（３３）　、　（３４）を
形成し、この導入孔で形成位置を決めているので、前記
余裕を設ける必要がない。

つまり第１図Ｆの如く、ベース領域（３ｏ）の導入孔（
３３）および拡散抵抗領域（３１）の導入孔（３４）に
マスクを設けるだけで、分離領域（２９）の形成位置は
、前記分離領域（２９）の導入孔（３２）で決定できる
。またベース領域（３ｏ）および拡散抵抗領域（３１）
の形成位置は、マスクを設ける工程を用いないで、予め
形成したベース領域（３ｏ）の導入孔（３３）および拡
散抵抗領域（３１）の導入こう孔（３４）で決定してい
る。従って従来例で示したマスクの形成ずれやベース領
域および拡散抵抗領域の導入孔のずれによる心配は全く
不要となる。第１図Ｅの如く、一端精度良く導入孔（３
２）　、　（３３）　、　（３４）が形成されれば、こ
の精度で夫々の拡散領域（２９）　、　（３０）　、　
（３１）の形成位置が実現できる。しかもイオン注入で
形成しているので、熱拡散より拡散領域の横方向への広
がりを最小限にすることができる。またベース領域（３
０）の拡散深さを従来のそれより浅くすることで更に横
方向への広がりを防止できる。

これらの理由により、ベース領域（３０）および拡散抵
抗領域（３１）の周辺に渡り余裕が不要となり、平面的
には縦、横の方向で不要となるので余裕を大幅に削減で
き、夫れ夫れのセルサイズを縮小できる。そのため集積
度の高いチップでは、大幅にチップサイズを小さくでき
る。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（２９）上の導入孔（３２）にマス
ク（３５）を設け、その後不純物を拡散してベース領域
（３０）を拡散しても良い。またベース領域（３０）と
拡散抵抗領域（３１）を夫れ夫れ別々に形成しても良い
。

第１図Ｆで説明した様に、ベース領域（３０）や拡散抵
抗領域（３１）と対応するマスク（３５）の開口部を、
前記導入孔（３３）　、　（３４）よりやや大きくする
だけで、精度良くベース領域（３０）および拡散抵抗領
域（３１）を決定できる。

続いて第１図Ｈの如く、ベース領域（３０）内に形成予
定のベースコンタクト領域（３６）に対応する領域と、
分離領域（２９）および拡散抵抗領域（３１）のコンタ
クト領域（３７）上が開孔されるように、マスクとなる
ホトレジスト膜（３８）を形成する工程がある。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて前記ホトレジスト膜（３８）を除去し、前記ベー
ス領域（３０）以外のシリコン酸化膜（２５）が約１０
００人となるようにエツチングをする。その後、全面に
ノンドープのシリコン酸化膜、リンドープのシリコン酸
化膜を夫れ夫れ数千人積層し、全面の膜厚にあまり差が
生じないようにしている。これは、第１図Ｈで示したシ
リコン酸化膜であると、予定のエミッタ領域（３９）上
のシリコン酸化膜は、予定のコレクタコンタクト領域（
４０）上のシリコン酸化膜より薄いため、コレクタコン
タクト領域（４０）の導入孔が完全に開くまでには、エ
ミッタ領域（３９）となるエピタキシャル層がエツチン
グされてしまう、そのために、前述の如く、２種類のシ
リコン酸化膜を形成し、膜厚差を無くしてエミッタ領域
（３９）のエピタキシャル層のエツチングを防止してい
る。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ８容量素子（翻）の予定の誘電体薄膜（４１
）が形成される領域のシリコン酸化膜（４２）を除去し
、誘電体薄膜（４１）を形成する工程がある。

ここでシリコン酸化膜（４２）は、ウェットエツチング
により開口され、全面に数百人のシリコン窒化膜（４１
）が形成される。そしてケミカルドライエツチングによ
って図の如くエツチングされる。

最後に、全面にホトレジスト膜を形成し、異方性エツチ
ングによって、予定のエミッタ領域（３９）、予定のコ
レクタコンタクト領域（４０〉、予定の下層電極のコン
タクト領域（４３）、および拡散抵抗領域（３１）のコ
ンタクト領域（３７）上のシリコン酸化膜（４２）を除
去する。そして前記ホトレジスト膜を除去した後、再度
予定のエミッタ領域（３９）、予定のコレクタコンタク
ト領域（４０）および前記下層電極領域（２７）のフン
タクト領域（４３）に対応するエピタキシャル層が露出
する様に、ホトレジスト膜を形成する。

そしてこのホトレジスト膜をマスクとして、ヒ素（Ａｓ
）をイオン注入し、エミッタ領域（３９〉、コレクタコ
ンタクト領域（４０）および下層電極領域（２７）のフ
ンタクト領域（４３）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（３９）を下方拡散した後、ライトエツチングをし
て、第１図Ｊの如くアルミニウム電極を形成している。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
拡散抵抗領域と予定の分離領域とに対応する絶縁膜に不
純物の導入孔を予め精度良く形成し、予定の拡散抵抗領
域上の導入孔にマスクを設けて分離領域を形成し、この
マスクを除去し、全ての導入孔に不純物を導入して拡散
抵抗領域を形成することで、予め精度良く形成した導入
孔によって拡散抵抗領域の形成位置が決定できる。

従って拡散抵抗領域によるずれは大幅に削減でき、従来
設けていたずれによる余裕を大幅に減らすことができる
。

従ってこの余裕は拡散抵抗領域の周辺で減らせるので、
セルサイズの縮小を可能とし、その上、集積回路となれ
ばこのセルの数だけこの縮小面積が減らせるので、大幅
なチップサイズの縮小が可能となる。

また拡散抵抗領域と分離領域は同導電型であるので、マ
スクを形成せずに形成できる。従ってホトレジスト工程
を削減できるのでその分歩留りを向上できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、拡散抵抗領域を形
成する工程においても、このマスクの開口部を予定の拡
散抵抗領域の導入孔より大きくすることによって、予め
形成した導入孔の精度で位置決めができる。従って余分
な不純物を分離領域に注入すること無しに、精度良く位
置決めができ、前述と同様に大幅なセルサイズの縮小が
可能となる。

また予め半導体層の予定のベース領域、拡散抵抗領域お
よび予定の分離領域とに対応する絶縁膜に不純物の導入
孔を精度良く形成し、予定のベース領域および予定の拡
散抵抗領域上の導入孔にマスクを設けて分離領域を形成
し、このマスクを除去し、全ての導入孔に不純物を導入
してベース領域および拡散抵抗領域を形成することで、
予め、精度良く形成した導入孔によって、ベース領域お
よび拡散抵抗領域の形成位置が決定できる。従ってベー
ス領域および拡散抵抗領域によるずれは大幅に削減でき
、従来設けていたずれによる余裕を大幅に減らすことが
できる。

従ってこの余裕はベース領域および拡散抵抗領域の周辺
で減らせるので、セルサイズの大幅な縮小を可能とし、
その上、集積回路となればこのセルの数だけこの縮小面
積が減らせるので、更に大幅なチップサイズの縮小が可
能となる。

またベース領域、拡散抵抗領域および分離領域は同導電
型であるので、マスクを形成せずに形成できる。従って
ホトレジスト工程を削減できるのでその分歩留りを向上
できる。

次に、分離領域の形成工程の後で、マスクを除去し、こ
の分離領域上に再度マスクを設けて、ベース領域および
拡散抵抗領域を形成する工程においても、このマスクの
開口部を予定のベース領域および拡散抵抗領域の導入孔
より大きくすることによって、予め形成した導入孔の精
度で位置決めができる。従って余分な不純物を分離領域
に注入すること無しに、精度良く位置決めができ、前述
と同様に大幅なセルサイズの縮小が可能となる。

更に予め形成した導入孔の形成の後に、ダミー酸化膜を
形成することで、後のイオン注入工程によるエピタキシ
ャル層へのダメージを減少でき、均一に注入することが
できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図は従来の半導体集積回路の
断面図である。

Claims (8)

【特許請求の範囲】
1. （１）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定の拡散抵抗領域と分離領域とに対応する前記
   絶縁膜に不純物の導入孔を形成する工程と、 前記予定の拡散抵抗領域上の前記導入孔にマスクを設け
   、不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記拡散抵抗領域を形成する工程とを備える
   ことを特徴とした半導体集積回路の製造方法。
2. （２）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定の拡散抵抗領域と分離領域とに対応する前記
   絶縁膜に不純物の導入孔を形成する工程と、 前記予定の拡散抵抗領域上の前記導入孔にマスクを設け
   、不純物を拡散して前記分離領域を形成する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して前記拡散抵抗
   領域を形成する工程とを備えることを特徴とした半導体
   集積回路の製造方法。
3. （３）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定の拡散抵抗領域と分離領域
   とに対応する前記シリコン酸化膜に不純物の導入孔を形
   成する工程と、 前記予定の拡散抵抗領域上の前記導入孔にマスクを設け
   、一導電型の不純物を拡散して前記分離領域を形成する
   工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記拡散抵抗領域を形成する工程と、 前記拡散抵抗領域内の予定のコンタクト領域の導入孔を
   形成する工程と、 前記予定のコンタクト領域の導入孔から不純物を拡散し
   て前記コンタクト領域を形成する工程とを備えることを
   特徴とした半導体集積回路の製造方法。
4. （４）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定の拡散抵抗領域と分離領域
   とに対応する前記シリコン酸化膜に不純物の導入孔を形
   成する工程と、 前記予定の拡散抵抗領域上の前記導入孔にマスクを設け
   、一導電型の不純物を拡散して前記分離領域を形成する
   工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して拡散抵抗領域
   を形成する工程と、 前記マスクを除去した後、前記拡散抵抗領域内の予定の
   コンタクト領域の導入孔を形成する工程と、 前記予定のコンタクト領域の導入孔から不純物を拡散し
   て前記コンタクト領域を形成する工程とを備えることを
   特徴とした半導体集積回路の製造方法。
5. （５）前記導入孔を形成する工程の後で、この導入孔の
   表面にダミー酸化膜を形成することを特徴とした請求項
   第１項、第２項、第３項または第４項記載の半導体集積
   回路の製造方法。
6. （６）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域、予定の分離領域および予定の
   拡散抵抗領域に対応する前記絶縁膜に不純物の導入孔を
   形成する工程と、 前記予定のベース領域および予定の拡散抵抗領域上の前
   記導入孔にマスクを設け、不純物を拡散して前記分離領
   域を形成する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域および前記拡散抵抗領域を形
   成する工程とを備えることを特徴とした半導体集積回路
   の製造方法。
7. （７）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域、予定の分離領域および予定の
   拡散抵抗領域に対応する前記絶縁膜に不純物の導入孔を
   形成する工程と、 前記予定のベース領域および予定の拡散抵抗領域上の前
   記導入孔にマスクを設け、不純物を拡散して前記分離領
   域を形成する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して前記ベース領
   域および拡散抵抗領域を形成する工程とを備えることを
   特徴とした半導体集積回路の製造方法。
8. （８）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域、予定の分離
   領域および予定の拡散抵抗領域とに対応する前記シリコ
   ン酸化膜に不純物の導入孔を形成する工程と、 前記予定のベース領域および前記予定の拡散抵抗領域上
   の前記導入孔にマスクを設け、一導電型の不純物を拡散
   して前記分離領域を形成する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して前記ベース領
   域および拡散抵抗領域を形成する工程と、 前記予定のベースコンタクト領域および前記拡散抵抗領
   域内の予定のコンタクト領域の導入孔を形成する工程と
   、 前記予定のコンタクト領域および前記予定の分離領域の
   導入孔から不純物を拡散して前記コンタクト領域を形成
   する工程と、 前記エピタキシャル層の予定のコレクタコンタクト領域
   と前記ベース領域内の予定のエミッタ領域の導入孔を形
   成する工程と、 前記予定のコレクタコンタクト領域と前記予定のエミッ
   タ領域の導入孔から不純物を拡散して前記コレクタコン
   タクト領域と前記エミッタ領域を形成する工程とを備え
   ることを特徴とした半導体集積回路の製造方法。