JPH01291424A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01291424A JPH01291424A JP12281888A JP12281888A JPH01291424A JP H01291424 A JPH01291424 A JP H01291424A JP 12281888 A JP12281888 A JP 12281888A JP 12281888 A JP12281888 A JP 12281888A JP H01291424 A JPH01291424 A JP H01291424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- type
- ions
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 150000002500 ions Chemical class 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１要〕
半導体装置、特にｐ型不純物を固相拡散により形成され
たｐｎ接合構造に関し、 Ｇａイオンをドープした熱酸化膜による拡散によらずに
浅い接合深さを有するｐ型拡散領域を形成することを目
的とし、 Ｓｉ基板上に化学気相成長法によりＳｉＯ□膜（ＣＶＤ
ＳｉＯ２ｔｌ！ｉりを堆積すル工程と、前記ＣＶ ＤＳ
ｉＯ，膜にＧａイオンを導入する工程と、熱拡散により
前記ＣＶ Ｄ ５ｉＯｉ膜から前記Ｓｉ基板内にＧａイ
オンを導入する工程によって形成されるｐ型拡散領域を
有することを含み構成する。
たｐｎ接合構造に関し、 Ｇａイオンをドープした熱酸化膜による拡散によらずに
浅い接合深さを有するｐ型拡散領域を形成することを目
的とし、 Ｓｉ基板上に化学気相成長法によりＳｉＯ□膜（ＣＶＤ
ＳｉＯ２ｔｌ！ｉりを堆積すル工程と、前記ＣＶ ＤＳ
ｉＯ，膜にＧａイオンを導入する工程と、熱拡散により
前記ＣＶ Ｄ ５ｉＯｉ膜から前記Ｓｉ基板内にＧａイ
オンを導入する工程によって形成されるｐ型拡散領域を
有することを含み構成する。
本発明は半導体装置およびその製造方法に関するもので
あり、更に詳しく言えば浅いｐ型拡散領域とその形成方
法、特にバイポーラトランジスタのベース領域の構造と
形成方法に関するものである。
あり、更に詳しく言えば浅いｐ型拡散領域とその形成方
法、特にバイポーラトランジスタのベース領域の構造と
形成方法に関するものである。
第４．５図は従来例に係る説明図である。
第４図は従来例の半導体製造方法によるバイポーラトラ
ンジスタの構造図を示している。
ンジスタの構造図を示している。
図において、１はｎ型Ｓｉ基板、２はフィールド絶縁膜
、３は５ｔＪ４膜、４．６はＳｉＯ□膜、５は不純物を
含有するポリＳｉ膜により形成されたベース引出電極、
７は内、外部ベースを形成するｐ１拡散領域、８はｎ＋
拡散層、９はエミッタ電極であり、不図示のコレクタ電
極を含めてｎｐｎ型のバイポーラトランジスタを構成す
る。
、３は５ｔＪ４膜、４．６はＳｉＯ□膜、５は不純物を
含有するポリＳｉ膜により形成されたベース引出電極、
７は内、外部ベースを形成するｐ１拡散領域、８はｎ＋
拡散層、９はエミッタ電極であり、不図示のコレクタ電
極を含めてｎｐｎ型のバイポーラトランジスタを構成す
る。
第５図は従来例の半導体装置の製造方法に係る課題を説
明する図であり、ｐ９不純物拡散領域を形成する状態を
示している。
明する図であり、ｐ９不純物拡散領域を形成する状態を
示している。
図において、外部ベース領域７ａと内部ベース領域７ｂ
とにより構成されるｐ゛不純物拡散領域７は、不純物を
含有するポリ５ｉｔｌ１２５と、エミッタ形成領域とな
るｎ型ｓｔｙ板１とに、熱酸化膜である５ｉＯｚ膜６と
１１とを介して、イオン注入法によりＢ゛イオン１０注
入し、その後熱処理（アニール）して形成される。また
、外部ベース領域７ａは、アニールにより自己整合的に
、内部ベース領域７ｂは、アニールによりＢ１イオン注
入領域が活性化されてそれぞれ形成される。なお、ｎｐ
ｎ型バイポーラトランジスタのベース拡ＭＬＪ域はトラ
ンジスタ動作を高速化するために浅い不純物拡散領域を
必要とする。
とにより構成されるｐ゛不純物拡散領域７は、不純物を
含有するポリ５ｉｔｌ１２５と、エミッタ形成領域とな
るｎ型ｓｔｙ板１とに、熱酸化膜である５ｉＯｚ膜６と
１１とを介して、イオン注入法によりＢ゛イオン１０注
入し、その後熱処理（アニール）して形成される。また
、外部ベース領域７ａは、アニールにより自己整合的に
、内部ベース領域７ｂは、アニールによりＢ１イオン注
入領域が活性化されてそれぞれ形成される。なお、ｎｐ
ｎ型バイポーラトランジスタのベース拡ＭＬＪ域はトラ
ンジスタ動作を高速化するために浅い不純物拡散領域を
必要とする。
しかし、Ｂ゛イオン注入法による従来の方法では内部ベ
ース領域７ｂとなる不純物拡散領域の深さがＳｉＯ□膜
１１膜厚１や熱処理条件等のばらつきの影響を受け、浅
いベース拡散領域を再現性よくつくることが困難であっ
た。
ース領域７ｂとなる不純物拡散領域の深さがＳｉＯ□膜
１１膜厚１や熱処理条件等のばらつきの影響を受け、浅
いベース拡散領域を再現性よくつくることが困難であっ
た。
〔発明が解決しようとする課題］
そこで従来例の５ｉ０２膜１１を介してｎ型Ｓｉ基板１
にＢ°イオンを注入するＢ゛イオン注入法に変えて、Ｂ
０イオンよりも質量の重いＧａ’ イオンを注入して浅
いｐｎ接合を形成するＧａ”イオン注入法が検討されて
いる。
にＢ°イオンを注入するＢ゛イオン注入法に変えて、Ｂ
０イオンよりも質量の重いＧａ’ イオンを注入して浅
いｐｎ接合を形成するＧａ”イオン注入法が検討されて
いる。
このＧａ”イオン注入法は熱酸化膜（Ｓ ｉ Ｏｚ Ｈ
）１１中にＧａゝイオンをドープし、熱拡散によってｎ
型Ｓｉ基板１に内部ベース領域７ｂを自己整合的に形成
するものである。
）１１中にＧａゝイオンをドープし、熱拡散によってｎ
型Ｓｉ基板１に内部ベース領域７ｂを自己整合的に形成
するものである。
しかし、Ｇａ＋イオンの熱酸化膜１１巾における拡散係
数が速いために低温による短時間の熱処理をして、拡散
速度を低下させるがｎ型Ｓｉｉ板１に多量のＧａ”イオ
ンが拡散され、浅いｐｎ整合を再現性良く形成すること
ができないという課題がある。
数が速いために低温による短時間の熱処理をして、拡散
速度を低下させるがｎ型Ｓｉｉ板１に多量のＧａ”イオ
ンが拡散され、浅いｐｎ整合を再現性良く形成すること
ができないという課題がある。
本発明は、かかる従来例の課題に鑑み創作されたもので
あり、Ｇａ＋イオンをドープした熱酸化膜による拡散に
よらずに浅い接合深さを有するＰ型拡散領域を形成する
ことを可能とする半導体装置及びその製造方法の提供を
目的とする。
あり、Ｇａ＋イオンをドープした熱酸化膜による拡散に
よらずに浅い接合深さを有するＰ型拡散領域を形成する
ことを可能とする半導体装置及びその製造方法の提供を
目的とする。
本発明の半導体装置及びその製造方法は、その実施例を
第１〜３図に示すように、その製造原理を、シリコン（
Ｓｉ ）基板上に化学気相成長法により二酸化シリコン
（ＳｉＯ□）膜を堆積する工程と、前記ＣＶ Ｄ ５ｔ
ｏｚｌ１９にガリウム（Ｇａ ）イオンを導入する工程
と、熱拡散により前記ＣＶ ＤＳｉＯ□膜から前記Ｓｉ
基板内にＧａイオンを導入する工程によってｐ型拡散領
域を形成することを特徴とし、その装置を素子分離帯に
より画定される一導電型の半導体基板に、ｐ型拡散領域
と、ｎ型拡散領域とを具備し、ベース拡散領域が、請求
項１項記載の半導体装置の製造方法により形成されたｐ
型拡散領域であることを特徴とし、 その製造方法を素子分離帯により画定されるＳｉ基板上
に、５ｉＯ１膜と窒化シリコン（Ｓｉ３Ｎｍ ）膜とを
順次形成し、ついでこの上に選択的に開口部を有する第
１の多結晶Ｓｉ膜を形成する工程と、その後、熱処理を
して前記多結晶Ｓｉ膜の上に絶縁膜を形成し、その後前
記５ｉｓＮａ ｒｆＡと前記ＳｉＯ２膜を除去して、前
記Ｓｉ基板を露出する開口部を形成する工程と、 前記開口部に第２の多結晶Ｓｉ膜を充填し、しかる後、
Ｓｉ基板が露出するまで前記第２の多結晶Ｓｉ膜を除去
する工程と、 前記露出したＳｉ基板面を覆うＣＶ ＤＳｉＯ，膜を形
成し、前記ＣＶＤ５ｉＯ□膜にＧａイオンを導入する工
程と、 その後熱処理をして、前記Ｓｉ基板内にＧａイオンを導
入し、Ｐ型ベース拡散領域を形成する工程と、前記Ｓｉ
基板の全面に多結晶Ｓｉを堆積した後、異方性エツチン
グによって前記開口部の段差部に多結晶Ｓｉの側壁を形
成する工程と、 前記ＣＶ ＤＳｉＯｚ膜を除去し、前記ｐ型ベース拡散
領域を露出する開口部を形成する工程と、前記開口部を
覆うようにｎ型の不純物を含む多結晶Ｓｉ膜を形成する
工程と、 前記多結晶Ｓｉ膜からのｎ型不純物の拡散により、ｎ型
エミッタ拡散領域を形成する工程を有することを特徴と
し、上記目的を達成する。
第１〜３図に示すように、その製造原理を、シリコン（
Ｓｉ ）基板上に化学気相成長法により二酸化シリコン
（ＳｉＯ□）膜を堆積する工程と、前記ＣＶ Ｄ ５ｔ
ｏｚｌ１９にガリウム（Ｇａ ）イオンを導入する工程
と、熱拡散により前記ＣＶ ＤＳｉＯ□膜から前記Ｓｉ
基板内にＧａイオンを導入する工程によってｐ型拡散領
域を形成することを特徴とし、その装置を素子分離帯に
より画定される一導電型の半導体基板に、ｐ型拡散領域
と、ｎ型拡散領域とを具備し、ベース拡散領域が、請求
項１項記載の半導体装置の製造方法により形成されたｐ
型拡散領域であることを特徴とし、 その製造方法を素子分離帯により画定されるＳｉ基板上
に、５ｉＯ１膜と窒化シリコン（Ｓｉ３Ｎｍ ）膜とを
順次形成し、ついでこの上に選択的に開口部を有する第
１の多結晶Ｓｉ膜を形成する工程と、その後、熱処理を
して前記多結晶Ｓｉ膜の上に絶縁膜を形成し、その後前
記５ｉｓＮａ ｒｆＡと前記ＳｉＯ２膜を除去して、前
記Ｓｉ基板を露出する開口部を形成する工程と、 前記開口部に第２の多結晶Ｓｉ膜を充填し、しかる後、
Ｓｉ基板が露出するまで前記第２の多結晶Ｓｉ膜を除去
する工程と、 前記露出したＳｉ基板面を覆うＣＶ ＤＳｉＯ，膜を形
成し、前記ＣＶＤ５ｉＯ□膜にＧａイオンを導入する工
程と、 その後熱処理をして、前記Ｓｉ基板内にＧａイオンを導
入し、Ｐ型ベース拡散領域を形成する工程と、前記Ｓｉ
基板の全面に多結晶Ｓｉを堆積した後、異方性エツチン
グによって前記開口部の段差部に多結晶Ｓｉの側壁を形
成する工程と、 前記ＣＶ ＤＳｉＯｚ膜を除去し、前記ｐ型ベース拡散
領域を露出する開口部を形成する工程と、前記開口部を
覆うようにｎ型の不純物を含む多結晶Ｓｉ膜を形成する
工程と、 前記多結晶Ｓｉ膜からのｎ型不純物の拡散により、ｎ型
エミッタ拡散領域を形成する工程を有することを特徴と
し、上記目的を達成する。
〔作用〕
本発明によればｐ型ベース拡散領域はＧａイオンをドー
プされたＣ Ｖ ＤＳｉＯ２膜の熱処理をすることによ
り形成される。
プされたＣ Ｖ ＤＳｉＯ２膜の熱処理をすることによ
り形成される。
本発明の発明者の実験結果によると、ＧａイオンのＣＶ
Ｄ５ｉ（ｈ中の拡散係数は熱酸化膜中の拡散係数よりも
遅いので、従来の熱酸化膜にかえてＣｖＤＳｉ０２膜を
用いることにより、半導体基板に拡散するＧａ量を再現
性良く制御することが可能となり、浅いｐｎ接合を形成
することができる。
Ｄ５ｉ（ｈ中の拡散係数は熱酸化膜中の拡散係数よりも
遅いので、従来の熱酸化膜にかえてＣｖＤＳｉ０２膜を
用いることにより、半導体基板に拡散するＧａ量を再現
性良く制御することが可能となり、浅いｐｎ接合を形成
することができる。
本発明により、例えばベース拡散領域を形成すると、従
来の方法、例えば、ＢやＧａのイオン注入法、によって
形成される拡散領域よりも飛躍的に浅い接合深さを有す
るベース拡散領域を形成することができる。
来の方法、例えば、ＢやＧａのイオン注入法、によって
形成される拡散領域よりも飛躍的に浅い接合深さを有す
るベース拡散領域を形成することができる。
次に図を参照しながら本発明の実施例について説明する
。
。
第１〜４図は本発明の実施例の半導体装置及びその製造
方法を説明す゛る図であり、第１図は本発明の実施例に
係るｎｐｎ型バイポーラトランジスタの構造図を示して
いる。
方法を説明す゛る図であり、第１図は本発明の実施例に
係るｎｐｎ型バイポーラトランジスタの構造図を示して
いる。
図において、２１はｎ型Ｓｉ基板、２２は−っのバイポ
ーラトランジスタの形成領域を画定するフィールド絶縁
膜、２２ａは絶縁膜、２４，２７゜３０はＳｉＯ□膜、
２３．３１はＳｉ３Ｎ４膜である。
ーラトランジスタの形成領域を画定するフィールド絶縁
膜、２２ａは絶縁膜、２４，２７゜３０はＳｉＯ□膜、
２３．３１はＳｉ３Ｎ４膜である。
また、２５ａはベース引出電極であり、不純物イオンを
含存するポリ５ｉｌ１２５等により形成される電極であ
る。なお、３３ａはベース拡散領域であり、外部ベース
？ｉＩ域、内部ベース領域とにより形成される。また内
部ベース領域３４は、５ｉＪ４Ｗｉ３１とＣＶＤ法によ
る５ｔｏｉｒ９．３０とを介しテｎ型Ｓｉ基板２１にＧ
ａ＋イオンが注入され、その後熱拡散処理がされて、自
己整合的に形成される拡散層である。
含存するポリ５ｉｌ１２５等により形成される電極であ
る。なお、３３ａはベース拡散領域であり、外部ベース
？ｉＩ域、内部ベース領域とにより形成される。また内
部ベース領域３４は、５ｉＪ４Ｗｉ３１とＣＶＤ法によ
る５ｔｏｉｒ９．３０とを介しテｎ型Ｓｉ基板２１にＧ
ａ＋イオンが注入され、その後熱拡散処理がされて、自
己整合的に形成される拡散層である。
なお、３８はエミッタ領域を形成するｎ゛拡散層、３７
ａはエミッタ電極である。
ａはエミッタ電極である。
これ等と不図示のコレクタ電橋を含めてＳＳＴ構造を有
するバイポーラトランジスタを構成する。
するバイポーラトランジスタを構成する。
第２図は本発明の実施例に係るバイポーラトランジスタ
の形成工程図である。
の形成工程図である。
まずｎ型Ｓｉ基板２１に一つのｎｐｎ型トランジスタの
形成領域を画定するフィールド絶縁膜２２を例えばＬＯ
ＣＯ３法により形成し、その後全面に熱酸化膜２２ａお
よび耐熱酸化性の絶縁膜として、５ｉＪｎ膜２３と、素
子絶縁をする５ｉ０２膜２４と、ベース引出し電極２５
ａとなるｐ型不純物を含有するポリＳｉ膜２５とを形成
し、その後レジストをマスクにして、ポリＳｉ膜２５を
選択的に除去して開口部２６を設け、エミッタの引出領
域を形成する（同図（ａ））。
形成領域を画定するフィールド絶縁膜２２を例えばＬＯ
ＣＯ３法により形成し、その後全面に熱酸化膜２２ａお
よび耐熱酸化性の絶縁膜として、５ｉＪｎ膜２３と、素
子絶縁をする５ｉ０２膜２４と、ベース引出し電極２５
ａとなるｐ型不純物を含有するポリＳｉ膜２５とを形成
し、その後レジストをマスクにして、ポリＳｉ膜２５を
選択的に除去して開口部２６を設け、エミッタの引出領
域を形成する（同図（ａ））。
次にｐ型不純物を含有するポリＳｉ膜２５を熱酸化して
、その表面にＳｉＯ□膜２７膜形７する。その後５ｉＪ
４膜２３と絶縁膜２２ａを選択的に除去し、ｎ型Ｓｉ基
板２１とポリＳｉ膜２５との間に開口部２８を形成する
。なお、Ｓｉ３Ｎ、膜２３の除去にはリン酸の水溶液に
よる等方性エンチング、絶縁膜２２ａのＳｉＯ□膜の除
去にはフッ酸の水溶液による等方性エツチングをそれぞ
れ行なう（同図（ｂ））。
、その表面にＳｉＯ□膜２７膜形７する。その後５ｉＪ
４膜２３と絶縁膜２２ａを選択的に除去し、ｎ型Ｓｉ基
板２１とポリＳｉ膜２５との間に開口部２８を形成する
。なお、Ｓｉ３Ｎ、膜２３の除去にはリン酸の水溶液に
よる等方性エンチング、絶縁膜２２ａのＳｉＯ□膜の除
去にはフッ酸の水溶液による等方性エツチングをそれぞ
れ行なう（同図（ｂ））。
次いで、開口部２８を低圧ＣＶＤ法等によるポリＳｉ膜
２９により埋め戻し電気的に接合する。なお、開口部２
８以外に成長したポリＳｉ膜２９はＲＩＥ法等の異方性
エツチングにより除去しエミッタ形成領域のｎ型Ｓｉ基
板２１を露出する（同図（Ｃ））。
２９により埋め戻し電気的に接合する。なお、開口部２
８以外に成長したポリＳｉ膜２９はＲＩＥ法等の異方性
エツチングにより除去しエミッタ形成領域のｎ型Ｓｉ基
板２１を露出する（同図（Ｃ））。
次にｎ型Ｓｉ基板２１の全面に膜厚１０００ （入〕程
度のＣＶＤ酸化膜（ＳｉＯ２膜）と膜厚３００ （入］
程度のＳｉ ３Ｎ、膜３１とを順次積層して形成する。
度のＣＶＤ酸化膜（ＳｉＯ２膜）と膜厚３００ （入］
程度のＳｉ ３Ｎ、膜３１とを順次積層して形成する。
なお、Ｓｉ３Ｎ、膜３１は、後の熱処理におけるＧａ”
イオンのアウトデイヒユージョンを防止する膜であり、
無くても良い。その後Ｇａ”イオン３２をＳｉ３Ｎ４膜
３１を介してＣＶＤ酸化膜３ｏに大半が留まるように注
入する。なお、Ｇａ’ イオン３５の注入条件は、例え
ば注入エネルギーを１００Ｋｅ■、ドーズ量を３ Ｘ
１０−” ｃｍ−”とする（同図（ｄ））。
イオンのアウトデイヒユージョンを防止する膜であり、
無くても良い。その後Ｇａ”イオン３２をＳｉ３Ｎ４膜
３１を介してＣＶＤ酸化膜３ｏに大半が留まるように注
入する。なお、Ｇａ’ イオン３５の注入条件は、例え
ば注入エネルギーを１００Ｋｅ■、ドーズ量を３ Ｘ
１０−” ｃｍ−”とする（同図（ｄ））。
その後、ｎ型Ｓｉ基板２１を熱処理（アニール）する。
その熱処理条件は、加熱温度を９００°Ｃ１熱処理時間
を３０分及びｏ２雰囲気とする。この熱処理により、自
己整合的にポリＳｉ膜２５よりＧａ”イオンがｎ型Ｓｉ
基板２１に拡散して、Ｐ型の外部ベース領域３３が形成
され、ＣＶＤ酸化膜３０よりＧａ”イオンがｎ型Ｓｉ基
板２１に拡散してＰ型の内部ベース領域３４が形成され
る。なお内部ベース領域３４の拡散層の深さは５００〔
人〕程度となる。
を３０分及びｏ２雰囲気とする。この熱処理により、自
己整合的にポリＳｉ膜２５よりＧａ”イオンがｎ型Ｓｉ
基板２１に拡散して、Ｐ型の外部ベース領域３３が形成
され、ＣＶＤ酸化膜３０よりＧａ”イオンがｎ型Ｓｉ基
板２１に拡散してＰ型の内部ベース領域３４が形成され
る。なお内部ベース領域３４の拡散層の深さは５００〔
人〕程度となる。
これにより、浅いｐｎ接合を形成することが可能となる
。なおＣＶＤ酸化膜と熱酸化膜とにＧａ”イオンを注入
し、熱処理して拡散層の深さを比較する実験例を後述す
る（同図（ｅ））。
。なおＣＶＤ酸化膜と熱酸化膜とにＧａ”イオンを注入
し、熱処理して拡散層の深さを比較する実験例を後述す
る（同図（ｅ））。
次いで、全面に低圧ＣＶＤ法等によるポリＳｉ膜３５を
形成し、ＲＩＥ法等により異方性エツチングをし、エミ
ック形成領域の開口部２６に保護＋１９としてサイドウ
オール（ポリＳｉ膜の側壁３５）を形成スる。その後レ
ジストをマスクにしてＲＩＥ法等により５ｔＪｓ ｅ
３１ （！： ＣＶ Ｄ酸化膜３ｏとを選択的に除去し
、内部ベース領域３４を露出する開口部３６を形成する
（同図（ｆ））。
形成し、ＲＩＥ法等により異方性エツチングをし、エミ
ック形成領域の開口部２６に保護＋１９としてサイドウ
オール（ポリＳｉ膜の側壁３５）を形成スる。その後レ
ジストをマスクにしてＲＩＥ法等により５ｔＪｓ ｅ
３１ （！： ＣＶ Ｄ酸化膜３ｏとを選択的に除去し
、内部ベース領域３４を露出する開口部３６を形成する
（同図（ｆ））。
次に、低圧ＣＶＤ法によるｎ型不純物を含有するｎ°ポ
リＳｉ膜３７を前記開口部３６を覆うようにＳｉ基板２
１の全面に成長して、その後公知のりソグラフィ技術等
によりパターニングしエミッタ引出電極を形成する。な
苔、ノンドープのポリＳｉ膜をｎ型Ｓｉ基板２１の全面
に成長し、その後、ｎ型の不純物をイオン注入法により
ドーピングしても良い。ついでＳｉ基板２１を熱処理す
ることにより、ポリＳｉ膜３７からｎ型不純物が拡散し
てｎ゛拡散層３８が自己整合的に形成され、エミッタ領
域が形成される（同図（ｇ））。
リＳｉ膜３７を前記開口部３６を覆うようにＳｉ基板２
１の全面に成長して、その後公知のりソグラフィ技術等
によりパターニングしエミッタ引出電極を形成する。な
苔、ノンドープのポリＳｉ膜をｎ型Ｓｉ基板２１の全面
に成長し、その後、ｎ型の不純物をイオン注入法により
ドーピングしても良い。ついでＳｉ基板２１を熱処理す
ることにより、ポリＳｉ膜３７からｎ型不純物が拡散し
てｎ゛拡散層３８が自己整合的に形成され、エミッタ領
域が形成される（同図（ｇ））。
なお、不図示のコレクタ領域も能動領域と併行して形成
され、ベース引出し電極のコンタクトホール形成工程と
共にコレクタ電極コンタクトホールを形成する。
され、ベース引出し電極のコンタクトホール形成工程と
共にコレクタ電極コンタクトホールを形成する。
これ等の形成工程によりｎｐｎ型のバイポーラトランジ
スタを製造することができる。
スタを製造することができる。
第３図は本発明の実施例の半導体装置の製造方法に係る
実験プロセスフローであり、ＣＶＤ酸化膜と熱酸化膜と
にＧａ”イオンを注入し、熱処理して拡散層の深さを比
較する実験例を説明する図である。
実験プロセスフローであり、ＣＶＤ酸化膜と熱酸化膜と
にＧａ”イオンを注入し、熱処理して拡散層の深さを比
較する実験例を説明する図である。
図において、まず抵抗率１０〔Ωｍ〕、面方位（１００
）のｎ型Ｓｉ基板（ＣＺ−ｎ −３ｉ （１００）１０
０ｍ）のサンプルを熱処理条件として、加熱温度を１１
００（”Ｃ）、乾燥酸素雰囲気中において、膜厚３００
０ （入）程度の熱ＳｉＯ□膜を成長し、これをサンプ
ル１とする。同様にＣＺ−ｎ−５ｉ（１００）１００ｍ
のサンプルを気相成長条件として処理温度を８００℃、
５ｉｎｓガス気相反応法により膜ＪＩＪ、３０００．Ｃ
人〕程度ノＣＶＤ５ｉＯｔＷｉヲ成長し、これをサンプ
ル２とする。
）のｎ型Ｓｉ基板（ＣＺ−ｎ −３ｉ （１００）１０
０ｍ）のサンプルを熱処理条件として、加熱温度を１１
００（”Ｃ）、乾燥酸素雰囲気中において、膜厚３００
０ （入）程度の熱ＳｉＯ□膜を成長し、これをサンプ
ル１とする。同様にＣＺ−ｎ−５ｉ（１００）１００ｍ
のサンプルを気相成長条件として処理温度を８００℃、
５ｉｎｓガス気相反応法により膜ＪＩＪ、３０００．Ｃ
人〕程度ノＣＶＤ５ｉＯｔＷｉヲ成長し、これをサンプ
ル２とする。
次に、両サンプル１，２上ニＣＶ Ｄ ５ｉｓＮ４膜
を膜厚３００〔人〕程度成長し、その後注入エネルギー
１００ （ＫｅＶ）、ドーズ量３ Ｘ １０−”（ｃｍ
−”）のＧａ”イオンを両サンプル１．２のＣＶＤ
５ｉｚＮｎ膜を介して注入し、熱処理（９００℃、３０
分）を行なう。
を膜厚３００〔人〕程度成長し、その後注入エネルギー
１００ （ＫｅＶ）、ドーズ量３ Ｘ １０−”（ｃｍ
−”）のＧａ”イオンを両サンプル１．２のＣＶＤ
５ｉｚＮｎ膜を介して注入し、熱処理（９００℃、３０
分）を行なう。
その後、両サンプル１．２の熱Ｓｉ島膜及びＣＶＤ
５ｉｓＮ４膜を除去し、シート抵抗ρ１と拡散層の深さ
ｘｊを測定する。
５ｉｓＮ４膜を除去し、シート抵抗ρ１と拡散層の深さ
ｘｊを測定する。
その結果を下表に示す。
これにより、サンプル２のＣＶ Ｄ ５ｉＯｚ膜の拡
散層の深さＸｊ＝５０ （ｎｍ）がサンプル１の熱Ｓｉ
Ｏ２膜の拡散層の深さＸｊ−４２０（ｎｍｌに比べて、
１／８．４になり、はるかにサンプル２の方が浅いｐｎ
接合を得ることが可能となる。
散層の深さＸｊ＝５０ （ｎｍ）がサンプル１の熱Ｓｉ
Ｏ２膜の拡散層の深さＸｊ−４２０（ｎｍｌに比べて、
１／８．４になり、はるかにサンプル２の方が浅いｐｎ
接合を得ることが可能となる。
以上説明したように本発明によれば、ＣＶＤ絶縁膜を介
してＧａ”イオン熱拡散することにより浅いｐｎ接合を
再現性良（形成することができる。
してＧａ”イオン熱拡散することにより浅いｐｎ接合を
再現性良（形成することができる。
このためｎｐｎ型バイポーラトランジスタ等のベース拡
散領域を極めて浅いｐｎ接合とすることができ、これに
よりトランジスタ動作の高速化を図ることが可能となる
。
散領域を極めて浅いｐｎ接合とすることができ、これに
よりトランジスタ動作の高速化を図ることが可能となる
。
第１図は、本発明の実施例に係るｎｐｎ型バイポーラト
ランジスタの構造図、 第２図は、本発明の実施例に係るｎｐｎ型バイポーラト
ランジスタの形成工程図、 第３図は、本発明の実施例の半導体装置の製造方法に係
る実験プロセスフロー、 第４図は、従来例の半導体製造方法によるバイポーラト
ランジスタに係る構造図、 第５図は、従来例の半導体装置の製造方法に係る課題を
説明する図である。 （符号の説明） １．２１・ｎ型Ｓｉ基板（Ｓｉ基板）、２．２２・・・
フィールド絶縁膜（素子分離帯）、３．２３．３１・・
・５ｉＪｎ膜、 ４、 ６． ２２ ａ、 ２４．．２１・・・５ｉＯ
ｚｎ’ｊ！ （素子絶縁膜）、 ５．２５ａ・・・ベース引出電極、 ２５．２９・・・ポリＳｉ膜（第１．２．３の多結晶Ｓ
ｉ膜）、 ３５・・・ポリＳｉ膜の側壁（多結晶Ｓｉの側壁）、７
．３３ａ・・・Ｐ゛不純物拡散領域（ベース拡散領域）
、 ８．３８・・・ｎ９拡散１！（ｎ型エミッタ拡散領域）
、９．３７ａ・・・エミッタ電極、 １０・・・Ｂ９イオン、 １１・・・熱ＳｉＯ□膜（熱酸化膜）、７ａ、３４・・
・内部ベース領域（ｐ型拡散領域又はベース拡散領域）
、 ７ｂ、３３・・・外部ベース領域、 ３０・・・ＣＶ Ｄ ３１０ｗ膜、 ２６．２８．３６・・・開口部、 ３２・・・Ｇａ”イオン、 ３７・・・ｎ０ポリＳｉ膜（ｎ型の不純物を含を含む多
結晶Ｓｉ膜）。
ランジスタの構造図、 第２図は、本発明の実施例に係るｎｐｎ型バイポーラト
ランジスタの形成工程図、 第３図は、本発明の実施例の半導体装置の製造方法に係
る実験プロセスフロー、 第４図は、従来例の半導体製造方法によるバイポーラト
ランジスタに係る構造図、 第５図は、従来例の半導体装置の製造方法に係る課題を
説明する図である。 （符号の説明） １．２１・ｎ型Ｓｉ基板（Ｓｉ基板）、２．２２・・・
フィールド絶縁膜（素子分離帯）、３．２３．３１・・
・５ｉＪｎ膜、 ４、 ６． ２２ ａ、 ２４．．２１・・・５ｉＯ
ｚｎ’ｊ！ （素子絶縁膜）、 ５．２５ａ・・・ベース引出電極、 ２５．２９・・・ポリＳｉ膜（第１．２．３の多結晶Ｓ
ｉ膜）、 ３５・・・ポリＳｉ膜の側壁（多結晶Ｓｉの側壁）、７
．３３ａ・・・Ｐ゛不純物拡散領域（ベース拡散領域）
、 ８．３８・・・ｎ９拡散１！（ｎ型エミッタ拡散領域）
、９．３７ａ・・・エミッタ電極、 １０・・・Ｂ９イオン、 １１・・・熱ＳｉＯ□膜（熱酸化膜）、７ａ、３４・・
・内部ベース領域（ｐ型拡散領域又はベース拡散領域）
、 ７ｂ、３３・・・外部ベース領域、 ３０・・・ＣＶ Ｄ ３１０ｗ膜、 ２６．２８．３６・・・開口部、 ３２・・・Ｇａ”イオン、 ３７・・・ｎ０ポリＳｉ膜（ｎ型の不純物を含を含む多
結晶Ｓｉ膜）。
Claims (3)
- （１）シリコン（Ｓｉ）基板上に化学気相成長法により
二酸化シリコン（ＳｉＯ＿２）膜を堆積する工程と、前
記ＣＶＤＳｉＯ＿２膜にガリウム（Ｇａ）イオンを導入
する工程と、熱拡散により前記ＣＶＤＳｉＯ＿２膜から
前記Ｓｉ基板内にＧａイオンを導入する工程によってｐ
型拡散領域を形成することを特徴とする半導体装置の製
造方法。 - （２）素子分離帯により画定される一導電型の半導体基
板に、ｐ型拡散領域と、ｎ型拡散領域とを具備し、ベー
ス拡散領域が、請求項１項記載の半導体装置の製造方法
により形成されたｐ型拡散領域であることを特徴とする
半導体装置。 - （３）素子分離帯（２２）により画定されるＳｉ基板（
２１）上に、ＳｉＯ＿２膜（２２ａ）と窒化シリコン（
Ｓｉ＿３Ｎ＿４）膜（２３）とを順次形成し、ついでこ
の上に選択的に開口部（２６）を有する第１の多結晶Ｓ
ｉ膜（２５）を形成する工程と、その後、熱処理をして
前記多結晶Ｓｉ膜（２５）の上に絶縁膜（２７）を形成
し、その後前記Ｓｉ＿３Ｎ＿４膜（２３）と前記ＳｉＯ
＿２膜（２２ａ）を除去して、前記Ｓｉ基板（２１）を
露出する開口部（２８）を形成する工程と、 前記開口部（２８）に第２の多結晶Ｓｉ膜（２９）を充
填し、しかる後、Ｓｉ基板（２１）が露出するまで前記
第２の多結晶Ｓｉ膜（２９）を除去する工程と、 前記露出したＳｉ基板（２１）面を覆うＣＶＤＳｉＯ＿
２膜（３０）を形成し、前記ＣＶＤＳｉＯ＿２膜（３０
）にＧａイオン（３２）を導入する工程と、その後熱処
理をして、前記Ｓｉ基板（２１）内にＧａイオン（３２
）を導入し、ｐ型ベース拡散領域（３４）を形成する工
程と、 前記Ｓｉ基板（２１）の全面に多結晶Ｓｉを堆積した後
、異方性エッチングによって前記開口部（２６）の段差
部に多結晶Ｓｉの側壁（３５）を形成する工程と、 前記ＣＶＤＳｉＯ＿２膜（３０）を除去し、前記ｐ型ベ
ース拡散領域（３４）を露出する開口部（３６）を形成
する工程と、 前記開口部（３６）を覆うようにｎ型の不純物を含む多
結晶Ｓｉ膜（３７）を形成する工程と、前記多結晶Ｓｉ
膜（３７）からのｎ型不純物の拡散により、ｎ型エミッ
タ拡散領域（３８）を形成する工程を有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12281888A JPH01291424A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12281888A JPH01291424A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291424A true JPH01291424A (ja) | 1989-11-24 |
Family
ID=14845397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12281888A Pending JPH01291424A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221730B1 (en) | 1998-02-03 | 2001-04-24 | Nec Corporation | Fabrication method of semiconductor device with HSG configuration |
-
1988
- 1988-05-19 JP JP12281888A patent/JPH01291424A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221730B1 (en) | 1998-02-03 | 2001-04-24 | Nec Corporation | Fabrication method of semiconductor device with HSG configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| JPH01291424A (ja) | 半導体装置及びその製造方法 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JP2002016081A (ja) | 半導体装置の製造方法 | |
| JPH0334332A (ja) | 半導体装置の製造方法 | |
| JPS5918674A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH022133A (ja) | 半導体装置の製造方法 | |
| JPS62181469A (ja) | トランジスタの製造方法 | |
| JPH03206622A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPH02113535A (ja) | 半導体装置の製造方法 | |
| JPH0616513B2 (ja) | Ｎｐｎ型バイポーラトランジスタの製造方法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 | |
| JPH04245438A (ja) | 半導体装置の製造方法 | |
| JPH03203244A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JP2001319933A (ja) | 半導体装置の製造方法 |