JPH03203244A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にＭＯＳ）ラ
ンシスターの二重拡散によるソース・ドレインの形成方
法を含む半導体装置の製造方法に関する。

〔従来の技術〕

ＭＯＳ）ランシスターの二重拡散によるソース・ドレイ
ンの従来の製造方法を第３図（ａ）及至（ｅ）に示す。

まず第３図（ａ）に示すように、Ｐ型シリコン基板３０
１に素子分離の為に選択的に酸化膜３０２を形成した後
、ゲート酸化膜となる薄い酸化膜３０３を形成し、Ｎ型
不純物を高濃度に含む多結晶シリコン３０４を選択的に
ゲート酸化膜３０３上に形成する。その後、第３図（ｂ
）に示すように、酸化を行ないゲートとなる多結晶シリ
コンの周囲に保護膜として酸化膜３０５を形成し、セル
フ・アラインでリンをイオン注入し、Ｎ型拡散層３０６
を形成する。窒素雰囲気中で熱処理を行いＮ型拡散層を
所望の深さまで押し込む。次に第３図（ｃ）に示すよう
に、酸化膜３０７を基板表面に成長する。異方的に酸化
膜をエツチングすることにより第３図（ｄ）に示すよう
にゲート電極となる多結晶シリコン３０４の側面に酸化
膜３０７を残す、その後、セルフ・アラインでヒ素をイ
オン注入する。最後に第１図（ｅ）に示すように、高濃
度にリンを含む酸化膜３０９を成長し、熱処理を行って
段差部をなめらかにした後、ソース・ドレイン及びゲー
トの各電極３１０を設け、二重拡散によって形成された
ソース・ドレインを有するＭＯＳ）ランシスターが構成
される。

〔発明が解決しようとする課題〕

上述した従来の製造方法では、浅いソース・ドレイン拡
散層をセルフ・アラインで形成する為に、ゲート・多結
晶シリコンの側面に形成した酸化膜の壁を用いている。

しかし、この壁は常圧気相成長法により形成した酸化膜
を異方的にエッチ・バックすることにより形成している
為に、ウェハー内およびウェハー間相互の膜厚分布差が
大きく均一にエッチ・バックすることが難しく、従って
酸化膜の壁の厚さを制御が困難であるという欠点があっ
た。

本発明の目的は、セルファラインによる拡散層形成のた
めのゲート多結晶シリコンの側面に形成する酸化膜の壁
を精度良く形成することが可能な半導体装置の製造方法
を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、シリコン基板表面に
シリコン酸化膜、多結晶シリコン膜、シリコン窒化膜を
順次形成する工程と、フォト・レジストをマスクとして
前記シリコン窒化膜、多結晶シリコン膜を異方的に除去
し、部分的に残った多結晶シリコン膜の側面を酸化する
工程と、前工程により形成した多結晶シリコン膜側面の
酸化膜をマスクとして不純物をシリコン基板に注入する
工程を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）長芋（ｈ）は本発明の第１の実施例を説明
するための工程順に示した半導体チップの断面図である
。まず第１図（ａ）に示すように、Ｐ型シリコン基板１
０１」二に素子分離の為に選択的に４００〜８０００Ａ
の酸化膜１０２を形成した後、ゲート酸化膜となる１０
０〜３００人の酸化膜を形成する。その後第１図（ｂ）
に示すように、ゲートとなる多結晶シリコン膜１０４を
成長し、イオン注入技術又は拡散技術を用いてリンを導
入する。多結晶シリコン膜１０４の膜厚は４０００〜８
０００人が適当であり、リンを導入後の層抵抗は２０〜
５０Ω／口程度になる様にする。さらに、１０００〜１
５００人のシリコン窒化膜１０５を成長する。

次に第１図（ｃ）に示すようにＲＩＥを用いて、多結晶
シリコン膜１０４と窒化膜１０５を異方的にエツチング
する。次に、第１図（ｄ）に示すように、酸化を行ない
露出している多結晶シリコン膜を酸化膜１０６に変える
。酸化には加圧酸化を用い５気圧程度の気圧内で酸化す
ることにより低濃度Ｐ型基板１０１とＮ空高濃度多結晶
シリコン膜１０４゛の酸化レートに差をつけ多結晶シリ
コン膜１０４だけを選択的に酸化することが可能になる
。

従って酸化膜１０３の膜厚を大きく変化させることなく
２０００〜４０００人の酸化膜１０６を形成することが
できる。

更に第１図（ｅ）に示すように、基板にヒ素をイ５− オン注入することにより、ソース及びドレイン領域１０
７を形成する。この時の注入エネルギーは５０〜１００
ＫｅＶ、　　ドーズ量は１×１０１５〜５ＸＩＯ”ａｍ
−”である。イオン注入は酸化膜を介して行なう。その
後第１図（ｆ）に示すように、窒化膜１０５を熱リン酸
でエツチング除去した後、酸化膜１０３，１０６をフッ
酸でエツチングする。

その後、リンをイオン注入する。注入エネルギーは１０
０〜１５０Ｋｅｖ、ドーズ量は５×１０１３〜ＩＸ１０
”ｃｍ−２である。次に、第１図（ｇ）に示すように、
酸化を行ない表面を再度酸化し、酸化膜１０９を形成す
る。また、同時にイオン注入層を７ニールする。最後に
高濃度にリンを含む酸化膜１１０を表面に形成し、熱処
理を行って段差部をなめらかにした後、ソース、ドレイ
ンゲートの各電極１１１を設け、第１図（ｈ）に示すよ
うな二重拡散によって形成されたソース、ドレインを有
するＭＯＳ）ランシスターが構成される。以上はＮ型チ
ャンネルＭＯ８）ランシスターについて述べたがＰ型チ
ャンネルＭＯ８）ランシスターにつ６− いても同様である。

第２図は本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図である。

２０１はＰ型シリコン基板、２０２は素子分離の為の酸
化膜、２０３はゲート酸化膜、２０４は高濃度Ｎ型不純
物を含んでいる多結晶シリコン、２０５窒化膜である。

第２図（ａ）までの形成方法は、第１の実施例で説明し
た第１図（ｃ）までの形成方法と同様である。その後、
第２図（ｂ）に示すように、リンを多結晶シリコン２０
４と酸化膜２０２をマスクにセルフ・アラインでイオン
注入１−、ソース・ドレイン領域２０６を形成後５気圧
、９００℃程度の条件で酸化を行い側面酸化膜２０７を
形成する。酸化条件及びリンのイオン注入条件は第１の
実施例と同様である。次に、第２図（ｃ）に示すように
、全面にヒ素を低エネルギー、高ドーズ量で注入し、浅
くて濃度の高いソース・ドレイン２０８を形成する。そ
の後、第２図（ｄ）に示すように、熱リン酸で窒化膜２
０５を除去した後、第１の実施例１と同様に高濃”度に
リンを含んだ酸化膜２０９を用いて表面をなだらかにし
、電極２１０を設ける。この実施例では、最終工程まで
酸化膜２０３，２０７を残すことが可能である為に、酸
化工程を再度行なう必要がない。

〔発明の効果〕

以上説明したように本発明は、酸化現象を用いてセルフ
・アラインによる拡散層形成のためのゲート・多結晶シ
リコンの側面に酸化膜の壁を形成するため、ゲート・多
結晶シリコン幅及び酸化時間をコントロールすることに
より側面酸化膜厚及び最終ゲート長を自由に設定可能で
、ホットキャリア効果に強い最適構造を容易に形成でき
るという効果を有する。

【図面の簡単な説明】

第１図（ａ）長草（１］）は本発明の第１の実施例を説
明するための工程順に示した半導体チップの断面図、第
２図（ａ）長草（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの縦断面図、第３
図（ａ）長草（ｅ）は従来例を説明するための工程順に
示したＭＯ８型トランジスターの断面図である。 １０１．２０１，３０１・・・・・・Ｐ型シリコン基板
、１０２．１０３，１０６，１０９，２０２，２０３゜
２０７．３０２，３０３，３０５，３０７・・・・・・
シリコン酸化膜、１０４，２０４，３０４・・・・・・
Ｎ型多結晶シリコン、１０５，２０５・・・・・・シリ
コン窒化膜、１０８，２０６，３０６・・・・・・Ｎ型
拡散層、１０７．２０８，３０８・・・・・・高濃度Ｎ
型拡散層、１１０．２０９，３０９・・・・・・リン含
有シリコン酸化ｍ、１１１，２１０，３１０・・・・・
・アルミニウム電極。

Claims (1)

【特許請求の範囲】
1. シリコン基板表面にシリコン酸化膜、多結晶シリコン膜
   及びシリコン窒化膜を順次形成する工程と、フォト・レ
   ジストをマスクとして前記シリコン窒化膜及び前記多結
   晶シリコン膜を異方的に除去する工程と、部分的に残っ
   た前記多結晶シリコン膜の側面を酸化する工程と、前工
   程により形成した多結晶シリコン膜側面の酸化膜をマス
   クとして不純物をシリコン基板に注入する工程とを含む
   ことを特徴とする半導体装置の製造方法。